JP5653110B2 - チップの製造方法 - Google Patents

チップの製造方法 Download PDF

Info

Publication number
JP5653110B2
JP5653110B2 JP2010167440A JP2010167440A JP5653110B2 JP 5653110 B2 JP5653110 B2 JP 5653110B2 JP 2010167440 A JP2010167440 A JP 2010167440A JP 2010167440 A JP2010167440 A JP 2010167440A JP 5653110 B2 JP5653110 B2 JP 5653110B2
Authority
JP
Japan
Prior art keywords
modified region
workpiece
modified
functional element
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010167440A
Other languages
English (en)
Other versions
JP2012028646A (ja
Inventor
英樹 下井
英樹 下井
佳祐 荒木
佳祐 荒木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2010167440A priority Critical patent/JP5653110B2/ja
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to EP11812308.2A priority patent/EP2600390B1/en
Priority to KR1020127031686A priority patent/KR101914146B1/ko
Priority to CN201180036373.9A priority patent/CN103026468B/zh
Priority to PCT/JP2011/066344 priority patent/WO2012014716A1/ja
Priority to US13/389,053 priority patent/US8802544B2/en
Priority to TW100126371A priority patent/TWI527101B/zh
Publication of JP2012028646A publication Critical patent/JP2012028646A/ja
Application granted granted Critical
Publication of JP5653110B2 publication Critical patent/JP5653110B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/04—Automatically aligning, aiming or focusing the laser beam, e.g. using the back-scattered light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4885—Wire-like parts or pins
    • H01L21/4896—Mechanical treatment, e.g. cutting, bending
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate

Description

本発明は、基板上に機能素子が形成されて成るチップを製造するための製造方法に関する。
従来のチップの製造方法では、まず、シリコンで形成された板状の加工対象物を要求される所望厚さまで研磨して薄化し、この薄化後の加工対象物の一主面上に機能素子を形成する。そして、例えば特許文献１に記載されているように、加工対象物にレーザ光を集光させ、加工対象物の内部に改質領域を形成した後、この加工対象物に対し外部応力を印加する。これにより、加工対象物が改質領域を起点として切断して個片化し、その結果、チップが得られることとなる。
特開２００４−３４３００８号公報
ここで、上記従来技術では、例えば極めて薄いチップを製造する場合、前述のように研磨により加工対象物を薄化することから、加工対象物のハンドリングが極めて難しい。さらに、この場合、研磨後の加工対象物はその薄さに起因した柔軟性を有することから、加工対象物に機能素子を形成する際に加工対象物を平坦化させることは容易でなく、この点においても、加工対象物のハンドリングが困難である。よって、上記従来技術では、所望厚さのチップを容易に製造できることが強く望まれる。
そこで、本発明は、所望厚さのチップを容易に製造することができるチップの製造方法を提供することを課題とする。
上記課題を解決するために、本発明に係るチップの製造方法は、基板上に機能素子が形成されて成るチップを製造するための製造方法であって、シリコンで形成された板状の加工対象物の一主面に機能素子を形成する機能素子形成工程と、加工対象物にレーザ光を集光させることにより、加工対象物における一主面から基板の厚さに対応する所定深さの位置に、第１改質領域を一主面に沿って形成する第１改質領域形成工程と、加工対象物にレーザ光を集光させることにより、加工対象物における一主面側に、一主面から見て基板の側縁に対応して延在する第２改質領域を、加工対象物の厚さ方向に沿って第１改質領域に繋がるように形成する第２改質領域形成工程と、機能素子形成工程、第１及び第２改質領域形成工程の後、第１及び第２改質領域に沿ってエッチングを選択的に進展させることにより、加工対象物の一部を切り取って基板を形成するエッチング工程と、を含み、第１及び第２改質領域形成工程では、一主面の反対側の他主面から加工対象物にレーザ光を入射して集光させることを特徴とする。
本発明に係るチップの製造方法では、第１及び第２改質領域が加工対象物に形成され、これら第１及び第２改質領域に沿ってエッチングが選択的に進展されることにより、加工対象物の一部が切り取られて基板が形成される。その結果、研磨により加工対象物を薄化することなく、所望厚さを有するチップが形成されることとなる。従って、加工対象物のハンドリングを容易にし、所望厚さのチップを容易に製造することが可能となる。
ここで、エッチング工程では、加工対象物における一主面側の一部を基板として切り取る場合がある。
また、第１及び第２改質領域形成工程は、機能素子形成工程の後に実施されることが好ましい。この場合、第１及び第２改質領域を形成する際、機能素子にレーザ光が照射されるのを抑制することができ、レーザ光の照射による影響が機能素子に及ぶ（換言すると、機能素子の存在による影響がレーザ光に及ぶ）のを抑制することが可能となる。
また、機能素子形成工程は、第１及び第２改質領域形成工程の後に実施されることが好ましい。この場合、機能素子の形成前に第１及び第２改質領域が形成されるため、かかる第１及び第２改質領域の形成に際してレーザ光の照射が容易となる。
また、機能素子形成工程は、第１改質領域形成工程の後に実施され、第２改質領域形成工程は、機能素子形成工程の後に実施されることが好ましい。この場合、機能素子の形成後に第２改質領域が形成されるため、機能素子の形成の際、例えば外力等によって加工対象物が第２改質領域に沿って意図せず切断されるのを抑制することができる。
また、エッチング工程では、加工対象物における一主面と反対側の他主面側を第１改質領域に沿って切り取って加工対象物を薄化すると共に、薄化された加工対象物を第２改質領域に沿って切断し、基板を形成する場合がある。
本発明によれば、所望厚さのチップを容易に製造することが可能となる。
改質領域の形成に用いられるレーザ加工装置の概略構成図である。 改質領域の形成の対象となる加工対象物の平面図である。 図２の加工対象物のIII−III線に沿っての断面図である。 レーザ加工後の加工対象物の平面図である。 図４の加工対象物のV−V線に沿っての断面図である。 図４の加工対象物のVI−VI線に沿っての断面図である。 （ａ）は第１実施形態を説明するための加工対象物の側断面図、（ｂ）は図７（ａ）の続きを示す加工対象物の側断面図、（ｃ）は図７（ｂ）の続きを示す加工対象物の側断面図である。 図７（ｃ）の加工対象物の表面側を拡大して示す平面図である。 図７（ｃ）の続きを示す加工対象物の側断面図である。 本実施形態の変形例を示す加工対象物の側断面図である。 （ａ）は第２実施形態を説明するための加工対象物の側断面図、（ｂ）は図１１（ａ）の続きを示す加工対象物の側断面図である。 （ａ）は第３実施形態を説明するための加工対象物の側断面図、（ｂ）は図１２（ａ）の続きを示す加工対象物の側断面図、（ｃ）は図１２（ｂ）の続きを示す加工対象物の側断面図である。 （ａ）は第４実施形態を説明するための加工対象物の側断面図、（ｂ）は図１３（ａ）の続きを示す加工対象物の側断面図である。 （ａ）は他の実施形態を説明するための加工対象物の側断面図、（ｂ）は図１４（ａ）の続きを示す加工対象物の側断面図、（ｃ）は図１４（ｂ）の続きを示す加工対象物の側断面図である。
以下、本発明の好適な実施形態について、図面を参照して詳細に説明する。なお、以下の説明において同一又は相当要素には同一符号を付し、重複する説明を省略する。
本実施形態に係るチップの製造方法では、加工対象物の内部にレーザ光を集光させて改質領域を形成する。そこで、まず、改質領域の形成について、図１〜図６を参照して以下に説明する。
図１に示すように、レーザ加工装置１００は、レーザ光Ｌをパルス発振するレーザ光源１０１と、レーザ光Ｌの光軸（光路）の向きを９０°変えるように配置されたダイクロイックミラー１０３と、レーザ光Ｌを集光するための集光用レンズ１０５と、を備えている。また、レーザ加工装置１００は、集光用レンズ１０５で集光されたレーザ光Ｌが照射される加工対象物１を支持するための支持台１０７と、支持台１０７を移動させるためのステージ１１１と、レーザ光Ｌの出力やパルス幅等を調節するためにレーザ光源１０１を制御するレーザ光源制御部１０２と、ステージ１１１の移動を制御するステージ制御部１１５と、を備えている。
このレーザ加工装置１００においては、レーザ光源１０１から出射されたレーザ光Ｌは、ダイクロイックミラー１０３によってその光軸の向きを９０°変えられ、支持台１０７上に載置された板状の加工対象物１の内部に集光用レンズ１０５によって集光される。これと共に、ステージ１１１が移動させられ、加工対象物１がレーザ光Ｌに対して改質領域形成予定ライン５に沿って相対移動させられる。これにより、改質領域形成予定ライン５に沿った改質領域が加工対象物１に形成されることとなる。
加工対象物１としては、半導体材料や圧電材料等が用いられ、図２に示すように、加工対象物１には、改質領域形成予定部として改質領域形成予定ライン５が設定されている。ここでの改質領域形成予定ライン５は、直線状に延びた仮想線である。加工対象物１の内部に改質領域を形成する場合、図３に示すように、加工対象物１の内部に集光点Ｐを合わせた状態で、レーザ光Ｌを改質領域形成予定ライン５に沿って（すなわち、図２の矢印Ａ方向に）相対的に移動させる。これにより、図４〜図６に示すように、改質領域７が改質領域形成予定ライン５に沿って加工対象物１の内部に形成され、この改質領域７が、後述のエッチング（食刻）による除去領域８となる。
なお、集光点Ｐとは、レーザ光Ｌが集光する箇所のことである。また、改質領域形成予定ライン５は、直線状に限らず曲線状であってもよいし、これらが組み合わされた３次元状であってもよいし、座標指定されたものであってもよい。また、改質領域７は、連続的に形成される場合もあるし、断続的に形成される場合もある。また、改質領域７は列状でも点状でもよく、要は、改質領域７は少なくとも加工対象物１の内部に形成されていればよい。また、改質領域７を起点に亀裂が形成される場合があり、亀裂及び改質領域７は、加工対象物１の外表面（表面、裏面、若しくは側面）に露出していてもよい。
ちなみに、ここでは、レーザ光Ｌが、加工対象物１を透過すると共に加工対象物１の内部の集光点近傍にて特に吸収され、これにより、加工対象物１に改質領域７が形成される（すなわち、内部吸収型レーザ加工）。一般的に、表面３から溶融され除去されて穴や溝等の除去部が形成される（表面吸収型レーザ加工）場合、加工領域は表面３側から徐々に裏面側に進行する。
ところで、本実施形態に係る改質領域７は、密度、屈折率、機械的強度やその他の物理的特性が周囲とは異なる状態になった領域をいう。改質領域７としては、例えば、溶融処理領域、クラック領域、絶縁破壊領域、屈折率変化領域等があり、これらが混在した領域もある。さらに、改質領域７としては、加工対象物１の材料において密度が非改質領域の密度と比較して変化した領域や、格子欠陥が形成された領域がある（これらをまとめて高密転移領域ともいう）。
また、溶融処理領域や屈折率変化領域、改質領域７の密度が非改質領域の密度と比較して変化した領域、格子欠陥が形成された領域は、さらにそれら領域の内部や改質領域７と非改質領域との界面に亀裂（割れ、マイクロクラック）を内包している場合がある。内包される亀裂は改質領域７の全面に渡る場合や一部分のみや複数部分に形成される場合がある。加工対象物１としては、シリコンを含む、又はシリコンからなるものが挙げられる。
ここで、本実施形態では、加工対象物１に改質領域７を形成した後、この加工対象物１にエッチング処理を施すことにより、改質領域７に沿って（すなわち、改質領域７、改質領域７に含まれる亀裂、又は改質領域７からの亀裂に沿って）エッチングを選択的に進展させ、加工対象物１における改質領域７に沿った部分を除去する。なお、この亀裂は、クラック、微小クラック、割れ等とも称される（以下、単に「亀裂」という）。
本実施形態のエッチング処理では、例えば、毛細管現象等を利用して、加工対象物１の改質領域７に含まれる又は該改質領域７からの亀裂にエッチング剤を浸潤させ、亀裂面に沿ってエッチングを進展（進行）させる。これにより、加工対象物１では、亀裂に沿って選択的且つ速いエッチングレート（エッチング速度）でエッチングを進展させ除去する。これと共に、改質領域７自体のエッチングレートが速いという特徴を利用して、改質領域７に沿って選択的にエッチングを進展させ除去する。
エッチング処理としては、例えばエッチング剤に加工対象物を浸漬する場合（ディッピング方式：Dipping）と、加工対象物を回転させつつエッチング剤を塗布する場合（スピンエッチング方式：SpinEtching）とがある。また、ここでのエッチングには、等方性エッチング及び異方性エッチングを含んでいる。
エッチング剤としては、例えば、ＫＯＨ(水酸化カリウム)、ＴＭＡＨ(水酸化テトラメチルアンモニウム水溶液)、ＥＤＰ（エチレンジアミンピロカテコール）、ＮａＯＨ（水酸化ナトリウム）、ＣｓＯＨ（水酸化セシウム）、ＮＨ４ＯＨ（水酸化アンモニウム）、ヒドラジン等が挙げられる。また、エッチング剤としては、液体状のものだけでなく、ゲル状（ゼリー状，半固形状）のものを用いることができる。ここでのエッチング剤は、常温〜１００℃前後の温度で用いられ、必要とされるエッチングレート等に応じて適宜の温度に設定される。例えば、シリコンで形成された加工対象物１をＫＯＨでエッチング処理する場合には、好ましいとして、約６０℃とされる。
なお、等方性エッチングの場合には、比較的薄い加工対象物（例えば、厚さ１０μｍ〜１００μｍ）に適用でき、結晶方位や改質領域に依存せずに、等方向にエッチングを進行させることができる。また、この場合、表面に亀裂が露出していると、エッチング液が当該亀裂を伝わって内部に浸潤され、改質領域において厚さ方向の全面が改質領域の起点とされることから、切断面が半円形に窪むようにエッチングされたチップを取り出すことが可能となる。他方、異方性エッチングの場合には、比較的薄い加工対象物だけでなく厚いもの（例えば、厚さ８００μｍ〜１００μｍ）にも適用できる。また、この場合、改質領域を形成する面が面方位と異なるときにも、この改質領域に沿ってエッチングを進行させることができる。つまり、ここでの異方性エッチングでは、結晶方位に倣った面方位のエッチングに加えて、結晶方位に依存しないエッチングも可能である。
［第１実施形態］
次に、本発明の第１実施形態に係るチップの製造方法ついて説明する。図７〜９は、本実施形態を説明するためのフロー図である。図７〜９に示すように、本実施形態では、加工対象物１の内部にレーザ光Ｌを集光させて改質領域７を形成し、加工対象物１の表面（一主面）３上に機能素子１５及び保護膜１６を形成した後、改質領域７に沿ってエッチングを選択的に進展させて加工対象物１の一部を基板１１として切り抜き、所望厚さのチップ１０を複数形成する。
図９に示すように、チップ１０は、例えばＩＣタグ等に用いられるＩＣチップであり、基板１１と、基板１１の表面１１ａに形成された機能素子１５と、機能素子１５を覆うように基板１１上に形成された保護膜１６と、を備えている。基板１１は、所定厚さＨを有する矩形板状外形を呈しており、ここでは、例えば縦５ｍｍ×横５ｍｍ×厚さ１５０μｍとされている。機能素子１５は、例えば、結晶成長により形成された半導体動作層、フォトダイオード等の受光素子、レーザダイオード等の発光素子、或いは回路として形成された回路素子等である。保護膜１６は、エッチングに耐性を有するＳｉＮ（窒化珪素）膜等の耐エッチング膜である。
図７（ａ）に示すように、加工対象物１は、照射するレーザ光Ｌの波長（例えば１０６４ｎｍ）に対して透明なシリコン基板であり、ここでは、例えば厚さ３００μｍとされている。また、加工対象物１は、（１００）面となる表面３及び表面３と反対側の裏面（他主面）２１を有している。この加工対象物１には、基板１１の外形に対応するように改質領域形成予定部が３次元的な座標指定によりプログラマブルに設定されている。
ちなみに、以下の説明においては、図示するように、加工対象物１の厚さ方向（レーザ光Ｌの照射方向）をＺ方向とし、加工対象物１の表面３に沿う一方向をＸ方向とし、Ｘ，Ｚ方向に直交する方向をＹ方向として説明する。
本実施形態のチップ１０の製造方法では、まず、加工対象物１の表面３側を上方にして加工対象物１を載置台に載置して保持する。そして、加工対象物において表面３から所定厚さＨの位置にレーザ光Ｌの集光点（以下、単に「集光点」という）を合わせ、集光点をＸ方向に移動させながらレーザ光Ｌを表面３から入射させてＯＮ・ＯＦＦ照射する（スキャン）。そして、このスキャンを、集光点のＹ方向位置を変えて繰り返し行う。
これにより、加工対象物１における表面３から所定厚さＨに対応する所定深さ位置に、改質領域（第１改質領域）７ａを表面３に沿って連続的に形成する。換言すると、基板１１の裏面１１ｂ（図９参照）に対応するものとして、加工対象物１内にて表面３に沿う平面状を成して拡がる改質領域７ａを、表面３から所定厚さＨの位置に形成する。
これと共に、上記スキャンを集光点位置のＹ方向位置及びＺ方向位置を変えて繰り返し行う。これにより、図７（ｂ），図８に示すように、加工対象物１の内部における表面３側にて、表面３から見て基板１１の側縁に対応して延在し且つ表面３に露出する改質領域（第２改質領域）７ｂを、Ｚ方向に沿って改質領域７ａに繋がるように連続的に形成する。換言すると、基板１１の側面１１ｃ（図９参照）に対応するものとして、表面３視において格子状に延在する改質領域７ｂを、表面３から所定厚さＨの位置に至るまでＺ方向に沿って形成する。
なお、ここでは、パルスレーザ光をレーザ光Ｌとしてスポット照射することから、形成される改質領域７ａ，７ｂは改質スポットで構成されている。また、改質領域７ａ，７ｂ及び改質スポットには、該改質領域７ａ，７ｂ及び改質スポットから発生した亀裂が内包されて形成されている（以下、同じ）。
続いて、図７（ｃ），図８に示すように、加工対象物１の表面３に機能素子１５を複数形成し、これら機能素子１５を覆うように保護膜１６を複数形成する。具体的には、複数の機能素子１５のそれぞれを、表面３視で格子状の改質領域７ｂに囲繞されるよう表面３にマトリクス状に形成する。そして、複数の保護膜１６を、隣接する保護膜１６間において改質領域７ｂが表面３に露出するよう隙間をあけながら機能素子１５上に覆設する。
続いて、加工対象物１に対しエッチング処理を施す。具体的には、図９に示すように、例えば８５℃のＫＯＨをエッチング剤１７として用い、このエッチング剤１７に加工対象物１を約６０分間浸漬する（いわゆる、ウェットエッチング）。これにより、表面３側から改質領域７ｂへエッチング剤を進入させて浸潤させ、内部へ向けてエッチングを改質領域７ｂに沿って選択的に進展させる。そして、改質領域７ａへエッチング剤を進入させて浸潤させ、エッチングを改質領域７ａに沿って選択的に進展させる。
その結果、加工対象物１の改質領域７ａ，７ｂに沿った部分が除去され、加工対象物１の表面３側が複数の基板１１として切り取られて離間される。以上により、複数のチップ１０が個片化されて製造されることとなる。
以上、本実施形態では、改質領域７ａ，７ｂが加工対象物１に形成され、これら改質領域７ａ，７ｂに沿ってエッチングが選択的に進展されることにより、加工対象物１の必要な部位のみがチップ１０の基板１１として切り取られ、その結果、所望厚さのチップ１０が形成されることとなる。従って、本実施形態では、研磨等で加工対象物１を薄化する必要性を低減して加工対象物１のハンドリングを容易にし、所望厚さのチップ１０を容易に製造することが可能となる。
また、改質領域７の形成位置を制御することによりチップ１０の形状や厚さを容易に制御できることから、チップ１０を容易に薄板化ひいては軽量化することができ、例えば極薄のチップ１０をも容易に製造することができる。また、外部応力を印加することなくチップ１０を個片化できるため、外部応力の印加によって加工対象物１が破損或いは強度低下するのを抑制することができる。また、切削加工時のように加工による粉塵が発生しないため、環境に配慮した加工方法を実現できる。さらには、加工時間を短縮し、安価なチップ１０の提供が可能となる。
ちなみに、研磨により加工対象物１を加工する場合には、一般的に、研磨厚が５０μｍ以下になるとハンドリングが特に難しく、研磨工程中に加工対象物１に破損が生じ易くなってしまう場合がある。
また、本実施形態では、上述したように、機能素子１５の形成前に改質領域７ａ，７ｂが形成されるため、かかる改質領域７ａ，７ｂの形成に際してレーザ光Ｌの照射が容易となる。また、改質領域７ａ，７ｂの形成後に機能素子１５が形成されるため、改質領域７ａ，７ｂを形成する際、レーザ光Ｌの照射による悪影響が機能素子１５に及ぶ（換言すると、機能素子１５の存在による悪影響や制約がレーザ光Ｌに及ぶ）のを抑制することが可能となる。
なお、本実施形態では、表面３から所定厚さＨの深さ位置に１つの改質領域７ａが形成され、この改質領域７ａに繋がるよう改質領域７ｂがＺ方向に沿って形成されるが、これに限定されるものではなく、改質領域７ａ，７ｂは、例えば以下のように形成されてもよい。
すなわち、図１０に示す例では、改質領域７ａは、加工対象物１における所定深さＨの位置に、互いに離間して複数形成されている。ここでの複数の改質領域７ａは、表面３視において基板１１の裏面１１ｂに対応する矩形状にそれぞれ形成されている。そして、改質領域７ｂは、各改質領域７ａの縁部に繋がり且つ厚さ方向に沿って表面３に至るよう複数形成されている。ここでの複数の改質領域７ｂは、表面３視において基板１１の外縁に対応する矩形枠状にそれぞれ形成されている。
また、本実施形態では、一定厚さの複数のチップ１０が加工対象物１から同時に切り抜かれるよう製造されるが、これに限定されるものではなく、互いに異なる厚さの複数のチップ１０が加工対象物１から同時に切り抜かれるよう製造されてもよい。例えば、表面３からの深さ位置が各チップ１０に対応して段階的に異なるように改質領域７ａを形成することで、互いに異なる所望厚さを有する複数のチップ１０を、一枚の加工対象物１から製造することが可能となる。
［第２実施形態］
次に、本発明の第２実施形態について説明する。なお、本実施形態の説明においては、上記第１実施形態と異なる点について主に説明する。
図１１は、本実施形態を説明するためのフロー図である。図１１（ａ）に示すように、本実施形態では、加工対象物１の表面３に機能素子１５を複数形成し、これら機能素子１５を覆うように保護膜１６を複数形成する。そして、図１１（ｂ）に示すように、集光点を移動させながらレーザ光Ｌを裏面２１から加工対象物１に入射させて集光させ、改質領域７ａ，７ｂを形成する。
以上、本実施形態においても、上記効果と同様な効果、すなわち、所望厚さのチップ１０を容易に製造するという効果を奏する。
また、本実施形態では、上述したように、改質領域７ａ，７ｂを形成する際、レーザ光Ｌを裏面２１から入射させて集光させるため、機能素子１５の形成後に改質領域７ａ，７ｂを形成する場合でも、機能素子１５にレーザ光Ｌが照射されるのを抑制することができ、レーザ光Ｌの照射による悪影響が機能素子１５に及ぶ（換言すると、機能素子１５の存在による悪影響や制約がレーザ光Ｌに及ぶ）のを抑制することが可能となる。
［第３実施形態］
次に、本発明の第３実施形態について説明する。なお、本実施形態の説明においては、上記第１実施形態と異なる点について主に説明する。
図１２は、本実施形態を説明するためのフロー図である。図１２（ａ）に示すように、本実施形態では、集光点を移動させながらレーザ光Ｌを加工対象物１に集光させ、改質領域７ａを形成する。続いて、図１２（ｂ）に示すように、加工対象物１の表面３に機能素子１５を複数形成し、これら機能素子１５を覆うように保護膜１６を複数形成する。そして、図１２（ｃ）に示すように、集光点を移動させながらレーザ光Ｌを加工対象物１に集光させ、改質領域７ｂを形成する。
以上、本実施形態においても、上記効果と同様な効果、すなわち、所望厚さのチップ１０を容易に製造するという効果を奏する。
また、本実施形態では、上述したように、機能素子１５の形成後に改質領域７ｂが形成されることから、機能素子１５の形成の際、例えば外力等によって加工対象物１が改質領域７ｂに沿って意図せず切断されるのを抑制できる。また、同様に、改質領域７ａの形成後に改質領域７ｂが形成されることから、改質領域７ａの形成の際、加工対象物１が改質領域７ｂに沿って意図せず切断されるのを抑制できる。
さらに、本実施形態では、改質領域７ａによるゲッタリング効果、すなわち、改質領域７ａにより加工対象物１の不純物を捕獲及び固着する効果を好適に得ることも可能となる。
［第４実施形態］
次に、本発明の第４実施形態について説明する。なお、本実施形態の説明においては、上記第１実施形態と異なる点について主に説明する。
図１３は、本実施形態を説明するためのフロー図である。図１３（ａ）に示すように、本実施形態では、集光点を移動させながらレーザ光Ｌを加工対象物１に集光させ、改質領域７ａ´，７ｂ´を形成する。
改質領域（第１改質領域）７ａ´は、加工対象物１において表面３から所定厚さＨに対応する所定深さ位置に、加工対象物１の側面２３に露出するように表面３に沿って連続的に形成されている。ここでの改質領域７ａ´は、加工対象物１内の表面３から所定厚さＨの位置にて、表面３に沿った平面状を成して側面２３に至るまで拡がっている。改質領域（第２改質領域）７ｂ´は、表面３から見て基板１１の側縁に対応して延在している。ここでの改質領域７ｂ´は、表面３視において格子状に延在している。改質領域７ｂ´は、表面３及び裏面２１に露出すると共に、改質領域７ａ´に繋がるようにＺ方向に沿って形成されている。
これと共に、加工対象物１の表面３に機能素子１５を複数形成し、これら機能素子１５を覆うように保護膜１６´を形成する。保護膜１６´は、エッチングに耐性を有する耐エッチング膜であり、加工対象物１の表面３全域に形成されている。そして、加工対象物１の裏面２１側を上方にして、エキスパンドテープ等のテープ材１９に加工対象物１を載置し保持する。
続いて、図１３（ｂ）に示すように、加工対象物１に対しエッチング処理を施す。これにより、側面２３側から改質領域７ａ´へとエッチング剤を進入させると共に、裏面２１側から改質領域７ｂ´へとエッチング剤を進入させ、エッチングを改質領域７ａ´，７ｂ´に沿って選択的に進展させる。その結果、加工対象物１の改質領域７ａ´に沿った部分が除去され、加工対象物１の裏面２１側が切り取られて（切り出されて）薄化される。これと共に、薄化された加工対象物１において改質領域７ｂ´に沿った部分が除去され、加工対象物１が複数の基板１１に切断される。その後、例えばテープ材１９を拡張させることで、複数のチップ１０が個片化するよう保護膜１６´が切断され、複数のチップ１０が製造される。
以上、本実施形態においても、上記効果と同様な効果、すなわち、所望厚さのチップ１０を容易に製造するという効果を奏する。また、本実施形態では、上述したように、加工対象物１の裏面２１側をエッチングのみで切り出して薄化させてチップ１０を製造することが可能となる。
以上、本発明の好適な実施形態について説明したが、本発明は、上記実施形態に限られるものではなく、各請求項に記載した要旨を変更しない範囲で変形し、又は他のものに適用したものであってもよい。
例えば、改質領域７を形成する際のレーザ光入射面は、加工対象物１の表面３に限定されるものではなく、加工対象物１の裏面２１であってもよい。また、上記第１，２，４実施形態では、改質領域７ａ，７ｂの何れを先に形成してもよく、改質領域７ａ，７ｂの形成は順不同である。
また、上記実施形態でのレーザ光ＬのＯＮ・ＯＦＦ照射は、レーザ光Ｌの出射のＯＮ・ＯＦＦを制御する他に、レーザ光Ｌの光路上に設けられたシャッタを開閉したり、加工対象物１の表面３をマスキングしたり等して実施してもよい。さらに、レーザ光Ｌの強度を、改質領域が形成される閾値（加工閾値）以上の強度と加工閾値未満の強度との間で制御してもよい。
なお、本発明にあっては、基板に対する所望形状の加工に際にも適用することが可能であり、例えば、図１４に示すように、基板５１の凹部５２ａ，５２ｂ内に配線層５３が実装されて成る実装基板５０の製造に適応することも可能である。
この場合、図１４（ａ）に示すように、まず、集光点を移動させながらレーザ光Ｌを加工対象物１に集光させる。これにより、加工対象物１における表面３から凹部５２ａ，５２ｂの深さに対応する所定深さの位置に、改質領域７ｄ，７ｅを表面３に沿って形成する。これと共に、加工対象物１における表面３側に、表面３から見て凹部５２ａ，５２ｂの側縁に対応して延在する改質領域７ｆを、Ｚ方向に沿って改質領域７ｄ，７ｅに繋がるよう形成する。
続いて、図１４（ｂ）に示すように、加工対象物１にエッチング処理を施し、改質領域７ｄ〜ｆに沿ってエッチングを選択的に進展させることにより、加工対象物１の一部を切り取って加工対象物１に凹部５２ａ，５２ｂを形成し、その後、凹部５２ａ，５２ｂ内に配線層５３を実装する。これにより、所望深さ及び形状の凹部５２ａ，５２ｂに配線層５３が形成された実装基板５０を容易に形成することが可能となる。
１…加工対象物、３…表面（一主面）、７…改質領域、７ａ，７ａ´…改質領域（第１改質領域）、７ｂ，７ｂ´…改質領域（第２改質領域）、１０…チップ、１１…基板、１５…機能素子、２１…裏面（他主面）、Ｈ…所定厚さ（基板の厚さ）、Ｌ…レーザ光。

Claims (6)

  1. 基板上に機能素子が形成されて成るチップを製造するための製造方法であって、
    シリコンで形成された板状の加工対象物の一主面に前記機能素子を形成する機能素子形成工程と、
    前記加工対象物にレーザ光を集光させることにより、前記加工対象物における前記一主面から前記基板の厚さに対応する所定深さの位置に、第１改質領域を前記一主面に沿って形成する第１改質領域形成工程と、
    前記加工対象物にレーザ光を集光させることにより、前記加工対象物における前記一主面側に、前記一主面から見て前記基板の側縁に対応して延在する第２改質領域を、前記加工対象物の厚さ方向に沿って前記第１改質領域に繋がるように形成する第２改質領域形成
    工程と、
    前記機能素子形成工程、前記第１及び第２改質領域形成工程の後、前記第１及び第２改質領域に沿ってエッチングを選択的に進展させることにより、前記加工対象物の一部を切り取って前記基板を形成するエッチング工程と、を含み、
    前記第１及び第２改質領域形成工程では、前記一主面の反対側の他主面から前記加工対象物にレーザ光を入射して集光させることを特徴とするチップの製造方法。
  2. 前記エッチング工程では、前記加工対象物における前記一主面側の一部を前記基板として切り取ることを特徴とする請求項１記載のチップの製造方法。
  3. 前記第１及び第２改質領域形成工程は、前記機能素子形成工程の後に実施されることを特徴とする請求項１又は２記載のチップの製造方法。
  4. 前記機能素子形成工程は、前記第１及び第２改質領域形成工程の後に実施されることを特徴とする請求項１又は２記載のチップの製造方法。
  5. 前記機能素子形成工程は、前記第１改質領域形成工程の後に実施され、
    前記第２改質領域形成工程は、前記機能素子形成工程の後に実施されることを特徴とする請求項１又は２記載のチップの製造方法。
  6. 前記エッチング工程では、前記加工対象物における前記一主面と反対側の他主面側を前記第１改質領域に沿って切り取って前記加工対象物を薄化すると共に、薄化された前記加工対象物を前記第２改質領域に沿って切断し、前記基板を形成することを特徴とする請求項１記載のチップの製造方法。
JP2010167440A 2010-07-26 2010-07-26 チップの製造方法 Active JP5653110B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2010167440A JP5653110B2 (ja) 2010-07-26 2010-07-26 チップの製造方法
KR1020127031686A KR101914146B1 (ko) 2010-07-26 2011-07-19 칩의 제조 방법
CN201180036373.9A CN103026468B (zh) 2010-07-26 2011-07-19 芯片的制造方法
PCT/JP2011/066344 WO2012014716A1 (ja) 2010-07-26 2011-07-19 チップの製造方法
EP11812308.2A EP2600390B1 (en) 2010-07-26 2011-07-19 Chip manufacturing method
US13/389,053 US8802544B2 (en) 2010-07-26 2011-07-19 Method for manufacturing chip including a functional device formed on a substrate
TW100126371A TWI527101B (zh) 2010-07-26 2011-07-26 The manufacturing method of the wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010167440A JP5653110B2 (ja) 2010-07-26 2010-07-26 チップの製造方法

Publications (2)

Publication Number Publication Date
JP2012028646A JP2012028646A (ja) 2012-02-09
JP5653110B2 true JP5653110B2 (ja) 2015-01-14

Family

ID=45529932

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010167440A Active JP5653110B2 (ja) 2010-07-26 2010-07-26 チップの製造方法

Country Status (7)

Country Link
US (1) US8802544B2 (ja)
EP (1) EP2600390B1 (ja)
JP (1) JP5653110B2 (ja)
KR (1) KR101914146B1 (ja)
CN (1) CN103026468B (ja)
TW (1) TWI527101B (ja)
WO (1) WO2012014716A1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120299219A1 (en) * 2011-05-27 2012-11-29 Hamamatsu Photonics K.K. Laser processing method
US20130344684A1 (en) * 2012-06-20 2013-12-26 Stuart Bowden Methods and systems for using subsurface laser engraving (ssle) to create one or more wafers from a material
US9404198B2 (en) * 2012-07-30 2016-08-02 Rayton Solar Inc. Processes and apparatuses for manufacturing wafers
US9499921B2 (en) 2012-07-30 2016-11-22 Rayton Solar Inc. Float zone silicon wafer manufacturing system and related process
US8809166B2 (en) * 2012-12-20 2014-08-19 Nxp B.V. High die strength semiconductor wafer processing method and system
ITAN20130231A1 (it) * 2013-12-05 2015-06-06 Munoz David Callejo Procedimento per ottenere una pluralita' di lamine da un lingotto di materiale con struttura monocristallina
US20150158117A1 (en) * 2013-12-05 2015-06-11 David Callejo Muñoz System and method for obtaining laminae made of a material having known optical transparency characteristics
JP2017071074A (ja) * 2015-10-05 2017-04-13 国立大学法人埼玉大学 内部加工層形成単結晶基板の製造方法、および、単結晶基板の製造方法
JP6341959B2 (ja) 2016-05-27 2018-06-13 浜松ホトニクス株式会社 ファブリペロー干渉フィルタの製造方法
TWI717519B (zh) 2016-05-27 2021-02-01 日商濱松赫德尼古斯股份有限公司 法布立-培若干涉濾光器之製造方法
WO2018204206A2 (en) 2017-05-01 2018-11-08 Icu Medical, Inc. Medical fluid connectors and methods for providing additives in medical fluid lines
US11517732B2 (en) 2018-11-07 2022-12-06 Icu Medical, Inc. Syringe with antimicrobial properties
CN116213967A (zh) * 2018-12-21 2023-06-06 东京毅力科创株式会社 周缘去除装置和周缘去除方法
JP7203863B2 (ja) * 2018-12-21 2023-01-13 東京エレクトロン株式会社 基板処理装置及び基板処理方法
DE102019201438A1 (de) * 2019-02-05 2020-08-06 Disco Corporation Verfahren zum Herstellen eines Substrats und System zum Herstellen eines Substrats
JP7230650B2 (ja) 2019-04-05 2023-03-01 Tdk株式会社 無機材料基板の加工方法、デバイス、およびデバイスの製造方法
JP7129558B2 (ja) * 2019-04-19 2022-09-01 東京エレクトロン株式会社 処理装置及び処理方法
JP7405365B2 (ja) * 2020-01-31 2023-12-26 国立大学法人東海国立大学機構 レーザ加工方法、半導体部材製造方法、及び、レーザ加工装置
JP7427189B2 (ja) * 2020-01-31 2024-02-05 国立大学法人東海国立大学機構 レーザ加工方法、半導体部材製造方法、及び、レーザ加工装置
DE102020108247A1 (de) 2020-03-25 2021-09-30 Trumpf Laser- Und Systemtechnik Gmbh Grossvolumiges entfernen von material durch laser-unterstütztes ätzen

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04150212A (ja) 1990-10-09 1992-05-22 Seiko Epson Corp 水晶基板のエッチング加工方法
JP2873937B2 (ja) 1996-05-24 1999-03-24 工業技術院長 ガラスの光微細加工方法
JP4659300B2 (ja) 2000-09-13 2011-03-30 浜松ホトニクス株式会社 レーザ加工方法及び半導体チップの製造方法
JP4880820B2 (ja) 2001-01-19 2012-02-22 株式会社レーザーシステム レーザ支援加工方法
EP2400539B1 (en) 2002-03-12 2017-07-26 Hamamatsu Photonics K.K. Substrate dividing method
CA2428187C (en) 2002-05-08 2012-10-02 National Research Council Of Canada Method of fabricating sub-micron structures in transparent dielectric materials
JP4150212B2 (ja) 2002-05-17 2008-09-17 パナソニック コミュニケーションズ株式会社 印刷システム
JP4329374B2 (ja) 2002-07-29 2009-09-09 パナソニック電工株式会社 発光素子およびその製造方法
JP4158481B2 (ja) 2002-10-21 2008-10-01 セイコーエプソン株式会社 レーザー加工方法およびその装置、並びにその装置を用いた穴あけ加工方法
JP2004160618A (ja) 2002-11-15 2004-06-10 Seiko Epson Corp マイクロマシン及びマイクロマシンの製造方法
JP4334864B2 (ja) 2002-12-27 2009-09-30 日本電波工業株式会社 薄板水晶ウェハ及び水晶振動子の製造方法
JP2004223586A (ja) 2003-01-24 2004-08-12 Institute Of Physical & Chemical Research 透明材料内部の処理方法
JP2004259846A (ja) * 2003-02-25 2004-09-16 Ogura Jewel Ind Co Ltd 基板上形成素子の分離方法
JP2004304130A (ja) 2003-04-01 2004-10-28 Seiko Epson Corp 半導体装置の製造方法
JP2004343008A (ja) 2003-05-19 2004-12-02 Disco Abrasive Syst Ltd レーザ光線を利用した被加工物分割方法
JP2004351494A (ja) 2003-05-30 2004-12-16 Seiko Epson Corp レーザーに対して透明な材料の穴あけ加工方法
JP2004359475A (ja) 2003-06-02 2004-12-24 Seiko Epson Corp 光学素子の製造方法及び光学装置
JP4182841B2 (ja) * 2003-08-28 2008-11-19 セイコーエプソン株式会社 単結晶基板の加工方法
JP2005086175A (ja) 2003-09-11 2005-03-31 Hamamatsu Photonics Kk 半導体薄膜の製造方法、半導体薄膜、半導体薄膜チップ、電子管、及び光検出素子
JP2005121916A (ja) 2003-10-16 2005-05-12 Seiko Epson Corp レンチキュラレンズ用凹部付き基板の製造方法、レンチキュラレンズ用凹部付き基板、レンチキュラレンズ基板、透過型スクリーンおよびリア型プロジェクタ
JP2005121915A (ja) 2003-10-16 2005-05-12 Seiko Epson Corp マイクロレンズ用凹部付き基板の製造方法、マイクロレンズ用凹部付き基板、マイクロレンズ基板、液晶パネル用対向基板、液晶パネルおよび投射型表示装置
JP2005144586A (ja) 2003-11-13 2005-06-09 Seiko Epson Corp 構造体の製造方法、液滴吐出ヘッド、液滴吐出装置
JP2005144622A (ja) 2003-11-18 2005-06-09 Seiko Epson Corp 構造体の製造方法、液滴吐出ヘッド、液滴吐出装置
JP2005152693A (ja) 2003-11-20 2005-06-16 Seiko Epson Corp 構造体の製造方法、液滴吐出ヘッド、液滴吐出装置
JP2005208175A (ja) 2004-01-20 2005-08-04 Seiko Epson Corp 光部品及びその製造方法、光モジュール、光通信装置、電子機器
JP2005206401A (ja) 2004-01-21 2005-08-04 Seiko Epson Corp 構造体の製造方法、液滴吐出ヘッド及び液滴吐出装置
US7202141B2 (en) * 2004-03-29 2007-04-10 J.P. Sercel Associates, Inc. Method of separating layers of material
JP2005294325A (ja) 2004-03-31 2005-10-20 Sharp Corp 基板製造方法及び基板製造装置
JP2005306702A (ja) 2004-04-26 2005-11-04 Namiki Precision Jewel Co Ltd テーパー形状を有する微小穴の形成方法
JP4694795B2 (ja) * 2004-05-18 2011-06-08 株式会社ディスコ ウエーハの分割方法
JP2005351774A (ja) 2004-06-10 2005-12-22 Seiko Epson Corp マイクロアレイ作製用ヘッドの製造方法、マイクロアレイ作製用ヘッドおよびマイクロアレイ作製用装置
JP4634089B2 (ja) 2004-07-30 2011-02-16 浜松ホトニクス株式会社 レーザ加工方法
JP4630971B2 (ja) 2004-12-21 2011-02-09 並木精密宝石株式会社 パルスレーザによる微小構造の形成方法
JP2006290630A (ja) 2005-02-23 2006-10-26 Nippon Sheet Glass Co Ltd レーザを用いたガラスの加工方法
JP2007036758A (ja) 2005-07-27 2007-02-08 Seiko Epson Corp Ａｔカット水晶振動片、その製造方法、及び水晶デバイス
JP2007101833A (ja) 2005-10-04 2007-04-19 Seiko Epson Corp マイクロレンズの製造方法、マイクロレンズ、空間光変調装置、スクリーン及びプロジェクタ
US7838331B2 (en) * 2005-11-16 2010-11-23 Denso Corporation Method for dicing semiconductor substrate
JP2007165850A (ja) * 2005-11-16 2007-06-28 Denso Corp ウェハおよびウェハの分断方法
US8603351B2 (en) * 2007-05-25 2013-12-10 Hamamatsu Photonics K.K. Working method for cutting
JP4612024B2 (ja) * 2007-07-27 2011-01-12 株式会社アマチ 回転表示装置
JP5225639B2 (ja) * 2007-09-06 2013-07-03 浜松ホトニクス株式会社 半導体レーザ素子の製造方法
JP5198887B2 (ja) * 2008-01-24 2013-05-15 株式会社ディスコ 積層型半導体装置の製造方法
JP2010021398A (ja) 2008-07-11 2010-01-28 Disco Abrasive Syst Ltd ウェーハの処理方法
JP2010153590A (ja) * 2008-12-25 2010-07-08 Hamamatsu Photonics Kk 切断用加工方法
JP5614738B2 (ja) * 2010-01-26 2014-10-29 国立大学法人埼玉大学 基板加工方法

Also Published As

Publication number Publication date
US8802544B2 (en) 2014-08-12
EP2600390A1 (en) 2013-06-05
TW201220378A (en) 2012-05-16
TWI527101B (zh) 2016-03-21
KR101914146B1 (ko) 2018-11-02
WO2012014716A1 (ja) 2012-02-02
CN103026468B (zh) 2015-11-25
KR20130088746A (ko) 2013-08-08
EP2600390B1 (en) 2019-08-21
EP2600390A4 (en) 2016-05-18
US20120135585A1 (en) 2012-05-31
CN103026468A (zh) 2013-04-03
JP2012028646A (ja) 2012-02-09

Similar Documents

Publication Publication Date Title
JP5653110B2 (ja) チップの製造方法
JP5537081B2 (ja) 加工対象物切断方法
JP5771391B2 (ja) レーザ加工方法
JP5491761B2 (ja) レーザ加工装置
WO2012164649A1 (ja) レーザ加工方法
JP5389264B2 (ja) レーザ加工方法
JP5476063B2 (ja) 加工対象物切断方法
EP2599576B1 (en) Laser processing method
US10290545B2 (en) Laser processing method
JP2005184032A (ja) 基板の分割方法
US8945416B2 (en) Laser processing method
JP2011206838A (ja) レーザ加工方法
JP5969214B2 (ja) 半導体デバイスの製造方法
US20180272465A1 (en) Laser processing method, and laser processing device
JP5530522B2 (ja) 半導体デバイスの製造方法
JP2006114938A (ja) 半導体基板の切断方法
JP2011171382A (ja) 分割方法
JP2013157455A (ja) 半導体デバイスの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140520

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140716

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141118

R150 Certificate of patent or registration of utility model

Ref document number: 5653110

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250