CN106158762A - 电子封装件及其制法 - Google Patents
电子封装件及其制法 Download PDFInfo
- Publication number
- CN106158762A CN106158762A CN201510151214.3A CN201510151214A CN106158762A CN 106158762 A CN106158762 A CN 106158762A CN 201510151214 A CN201510151214 A CN 201510151214A CN 106158762 A CN106158762 A CN 106158762A
- Authority
- CN
- China
- Prior art keywords
- encapsulated layer
- electronic
- preparation
- substrate body
- electronic packing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title 1
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 238000012856 packing Methods 0.000 claims description 46
- 238000002360 preparation method Methods 0.000 claims description 30
- 238000010276 construction Methods 0.000 claims description 9
- 230000005611 electricity Effects 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000002372 labelling Methods 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 18
- 238000004806 packaging method and process Methods 0.000 abstract 3
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 238000012545 processing Methods 0.000 description 14
- 239000008187 granular material Substances 0.000 description 6
- 238000005538 encapsulation Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 239000000084 colloidal system Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
一种电子封装件及其制法，该电子封装件包括：基板本体、设于该基板本体上的电子元件、以及形成于该基板本体以包覆该电子元件的封装层，且该电子元件具有凹部，使该封装层也形成于该凹部中，藉以令该凹部作为对位标记，故于后续制作该封装层的开孔时，光源能有效进行对位，因而能提升该开孔的良率。
Description
技术领域
本发明涉及一种封装制程，尤指一种提升制程良率的电子封装件及其制法。
背景技术
随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。目前半导体装置已开发出不同的封装型态，而为提升电性功能及节省封装空间，遂堆加多个封装结构以形成封装堆迭结构(Package on Package，简称POP)。
图1A至图1D为现有用于封装堆迭结构的电子封装件1的制法的剖面示意图。
如图1A所示，将一具有多个导电柱12的基板本体10结合于该承载件30上，再设置多个如半导体晶片的电子元件11于该基板本体10上。
如图1B所示，形成一封装层13于该基板本体10上，以令该封装层13包覆该些电子元件11与该些导电柱12。
如图1C所示，进行研磨制程，以移除部分该封装层13，使该电子元件11与该封装层13的表面齐平。
如图1D所示，移除该承载件30，再进行线路重布层(Redistribution layer，简称RDL)制程，以形成一线路结构14于该基板本体10下侧。接着，以激光方式形成多个开孔130于该封装层13上，使该些导电柱12的部分表面外露于该些开孔130，以供堆迭另一电子封装件(图略)。之后，进行切单制程。
惟，现有电子封装件1的制法中，于进行研磨制程时，该封装层13的颗粒会经过该电子元件11的表面，使该电子元件11的表面产生研磨印痕(saw mark)现象，即产生多个不规则的刮痕110(如图1C’所示)，以致于当后续进行激光钻孔制程时，无法有效对位，造成该开孔130的良率偏低，导致降低该电子封装件1的良率。
详细地，目前该开孔130的制作是利用红外线(infrared，简称IR)光源穿透硅晶片进行对位，再进行激光钻孔制程，故若该电子元件11的表面产生刮痕110，会造成IR光源无法找到定位点、或造成IR光源找错定位点。
因此，如何克服上述现有技术的对位问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述现有技术的种种缺失，本发明为提供一种电子封装件及其制法，于后续制作封装层的开孔时，光源能有效进行对位，因而能提升该开孔的良率。
本发明的电子封装件，包括：基板本体，其具有相对的第一表面与第二表面；至少一电子元件，其设于该基板本体的第一表面上，其中，该电子元件具有相对的第一侧与第二侧，该电子元件以其第一侧电性连接该基板本体的第一表面，且该第二侧上具有凹部；以及封装层，其形成于该基板本体的第一表面上，以令该封装层包覆该电子元件及形成于该凹部中。
本发明还提供一种电子封装件的制法，其包括：设置至少一电子元件于基板本体上，其中，该基板本体具有相对的第一表面与第二表面，该电子元件具有相对的第一侧与第二侧，该电子元件以其第一侧电性连接该基板本体的第一表面，且该第二侧上具有凹部；以及形成封装层于该基板本体的第一表面上，以令该封装层包覆该电子元件及形成于该凹部中。
前述的电子封装件及其制法中，该基板本体的第一表面上具有多个导电柱，该封装层还包覆该些导电柱。例如，形成多个开孔于该封装层上，使该些导电柱的部分表面外露于该封装层的开孔，其中，该开孔于制作时，先以光源藉由该凹部进行对位，再形成该开孔。
前述的电子封装件及其制法中，该凹部是作为对位标记。
前述的电子封装件及其制法中，该电子元件的第二侧与该封装层的表面齐平。
前述的电子封装件及其制法中，还包括移除部分该封装层，使该电子元件的第二侧外露于该封装层的表面。
前述的电子封装件及其制法中，还包括形成线路结构于该基板本体的第二表面上。
由上可知，本发明的电子封装件及其制法，藉由该凹部的设计，使该封装层形成于该凹部中，以于进行研磨制程时，该封装层的颗粒会压入该些凹部的封装层中，故该电子元件的第二侧的表面不会产生研磨印痕现象。因此，于制作该开孔时，红外线光源能藉由该凹部进行对位，因而能提升该开孔的良率，进而提升该电子封装件的良率。
附图说明
图1A至图1D为现有电子封装件的制法的剖面示意图；其中，图1C’为图1C的局部上视图；以及
图2A至图2F为本发明的电子封装件的制法的剖面示意图。
符号说明
1,2 电子封装件
10,20 基板本体
11,21 电子元件
110 刮痕
12,22 导电柱
13,23 封装层
130,230 开孔
14,24 线路结构
20a 第一表面
20b 第二表面
200,200’ 电性接触垫
21’ 电子结构
21a 第一侧
21b 第二侧
210 凹部
211 导电凸块
212 底胶
23’ 颗粒
23a 表面
240 介电层
241 线路层
242 导电盲孔
30 承载件
M 对位标记
L,S 切割路径。
具体实施方式
以下藉由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用于配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用于限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等用语，也仅为便于叙述的明了，而非用于限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
图2A至图2F为本发明的电子封装件2的制法的剖面示意图。
如图2A所示，提供一电子结构21’及一设于承载件30上的基板本体20。
于本实施例中，该基板本体20具有相对的第一表面20a与第二表面20b，且该承载件30为绝缘板、金属板、或如硅材、玻璃等的半导体板材，以下以该承载件30为半导体板材为例。
此外，该基板本体20的第一表面20a上具有多个导电柱22，例如金属柱(如铜柱或焊球)，且可依需求采用不同的制程制作该些导电柱22，并无特别限制。
又，该电子结构21’具有相对的第一侧21a与第二侧21b，该第一侧21a上具有多个导电凸块211，且该第二侧21b上具有多个凹部210。具体地，该电子结构21’为主动元件、被动元件或其二者组合等的未切单结构，且该主动元件为例如半导体晶片，而该被动元件为例如电阻、电容及电感。
另外，该些凹部210以激光钻孔方式制作，且较佳者，该些凹部210呈现规则状排列。
如图2B所示，先沿如图2A所示的切割路径L将该电子结构21’切单，以获取多个电子元件21。接着，设置多个电子元件21于该基板本体20的第一表面20a上。
于本实施例中，该电子元件21以覆晶方式设于该基板本体20的第一表面20a上，即以其第一侧21a电性连接该基板本体20的第一表面20a。具体地，该电子元件21以多个导电凸块211结合该基板本体20的电性接触垫200，再以底胶212包覆该些导电凸块211与电性接触垫200。
如图2C所示，形成一封装层23于该基板本体20的第一表面20a上，以令该封装层23包覆该些电子元件21与该些导电柱22，且该封装层23也形成于该凹部210中。
于本实施例中，该封装层23为如环氧树脂(epoxy)的封装胶体或介电材。
如图2D所示，移除部分该封装层23，使该电子元件21的第二侧21b外露于该封装层23的表面23a。
于本实施例中，藉由整平制程，例如机械研磨或化学机械研磨(Chemical-Mechanical Polishing，简称CMP)等研磨方式，移除部分该封装层23，使该电子元件21的第二侧21b与该封装层23的表面23a齐平。
此外，经研磨后，该封装层23的颗粒23’会压入该些凹部210的封装层23中而不会附着于该电子元件21的第二侧21b的表面上，故该电子元件21的第二侧21b的表面上不会产生刮痕，且该凹部210(也可包含其内的封装层23)可作为后续对位制程的IR光源的对位标记(alignment mark)M。
如图2E所示，移除该承载件30，以外露该基板本体20的第二表面20b。
如图2F所示，形成一线路结构24于该基板本体20的第二表面20b上，且该线路结构24电性连接该基板本体20。接着，形成多个开孔230于该封装层23上，使该些导电柱22的部分表面外露于该封装层23的开孔230。之后，沿如图2E所示的切割路径S，进行切单制程，以获取多个电子封装件2，并于后续制程中，可将另一电子封装件(图略)堆迭于该些开孔230中的导电柱22上。
于本实施例中，该线路结构24包含至少一介电层240、形成于该介电层240上的线路层241、及形成于该介电层240中的多个导电盲孔242，且该线路层241藉由该些导电盲孔242电性连接该基板本体20的电性接触垫200’。
此外，该些开孔230的制作是利用IR光源藉由该对位标记M而进行对位，之后再进行激光钻孔制程。
本发明的制法中，藉由该凹部210的设计，以于进行研磨制程时，该封装层23的颗粒23’会嵌入该些凹部210的封装层23中，故该电子元件21的第二侧21b的表面不会产生研磨印痕现象。因此，于制作该开孔230时，红外线光源能藉由该对位标记M进行对位，因而能提升该开孔230的良率，进而提升该电子封装件2的良率。
本发明提供一种电子封装件2，包括：一基板本体20、多个电子元件21以及一封装层23。
所述的基板本体20具有相对的第一表面20a与第二表面20b，且该第一表面20a上具有多个导电柱22。
所述的电子元件21设于该基板本体20的第一表面20a上，其中，该电子元件21具有相对的第一侧21a与第二侧21b，该电子元件21以其第一侧21a电性连接该基板本体20的第一表面20a，且该第二侧21b上具有多个凹部210。
所述的封装层23形成于该基板本体20的第一表面20a上，以令该封装层23包覆该些电子元件21与该些导电柱22，且该封装层23也形成于该凹部210中。于一实施例中，该些导电柱22的部分表面外露于该封装层23。
于一实施例中，该电子元件21的第二侧21b与该封装层23的表面23a齐平，使该电子元件21的第二侧21b外露于该封装层23的表面23a。
于一实施例中，该凹部210是作为对位标记M。
于一实施例中，所述的电子封装件2还包括一线路结构24，其形成于该基板本体20的第二表面20b上。
综上所述，本发明的电子封装件及其制法，其藉由该凹部的设计，以于进行研磨制程时，该封装层的颗粒会埋入该些凹部的封装层中，使该凹部周围的第二侧的表面可作为对位标记，故于制作该开孔时，光源能穿透该电子元件以进行对位，因而能提升该开孔的良率，进而提升该电子封装件的良率。
上述实施例仅用于例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。
Claims (16)
1.一种电子封装件，其特征为，该电子封装件包括：
基板本体，其具有相对的第一表面与第二表面；
至少一电子元件，其设于该基板本体的第一表面上，其中，该电子元件具有相对的第一侧与第二侧，该电子元件以其第一侧电性连接该基板本体的第一表面，且该第二侧上具有凹部；以及
封装层，其形成于该基板本体的第一表面上，以令该封装层包覆该电子元件及形成于该凹部中。
2.如权利要求1所述的电子封装件，其特征为，该基板本体的第一表面上具有多个导电柱，该封装层还包覆该些导电柱。
3.如权利要求2所述的电子封装件，其特征为，该些导电柱的部分表面外露于该封装层。
4.如权利要求1所述的电子封装件，其特征为，该电子元件的第二侧与该封装层的表面齐平。
5.如权利要求1所述的电子封装件，其特征为，该电子元件的第二侧外露于该封装层的表面。
6.如权利要求1所述的电子封装件，其特征为，该凹部是作为对位标记。
7.如权利要求1所述的电子封装件，其特征为，该电子封装件还包括线路结构，其形成于该基板本体的第二表面上。
8.一种电子封装件的制法，其特征为，该制法包括：
设置至少一电子元件于基板本体上，其中，该基板本体具有相对的第一表面与第二表面，该电子元件具有相对的第一侧与第二侧，该电子元件以其第一侧电性连接该基板本体的第一表面，且该第二侧上具有凹部；以及
形成封装层于该基板本体的第一表面上，以令该封装层包覆该电子元件及形成于该凹部中。
9.如权利要求8所述的电子封装件的制法，其特征为，该基板本体的第一表面上具有多个导电柱，该封装层还包覆该些导电柱。
10.如权利要求9所述的电子封装件的制法，其特征为，该些导电柱的部分表面外露于该封装层。
11.如权利要求10所述的电子封装件的制法，其特征为，该制法还包括形成多个开孔于该封装层上，使该些导电柱的部分表面外露于该封装层的开孔。
12.如权利要求11所述的电子封装件的制法，其特征为，该开孔于制作时，先以光源藉由该凹部进行对位，再形成该开孔。
13.如权利要求8所述的电子封装件的制法，其特征为，该凹部是作为对位标记。
14.如权利要求8所述电子封装件的制法，其特征为，该电子元件的第二侧与该封装层的表面齐平。
15.如权利要求8所述的电子封装件的制法，其特征为，该制法阿海包括移除部分该封装层，使该电子元件的第二侧外露于该封装层的表面。
16.如权利要求8所述的电子封装件的制法，其特征为，该制法还包括形成线路结构于该基板本体的第二表面上。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW104109162 | 2015-03-23 | ||
| TW104109162A TWI597809B (zh) | 2015-03-23 | 2015-03-23 | 電子封裝件及其製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106158762A true CN106158762A (zh) | 2016-11-23 |
| CN106158762B CN106158762B (zh) | 2019-04-02 |
Family
ID=57338280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510151214.3A Active CN106158762B (zh) | 2015-03-23 | 2015-04-01 | 电子封装件及其制法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN106158762B (zh) |
| TW (1) | TWI597809B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI638411B (zh) * | 2017-01-11 | 2018-10-11 | 矽品精密工業股份有限公司 | 電子封裝件之製法 |
| CN109768016A (zh) * | 2017-11-09 | 2019-05-17 | 爱思开海力士有限公司 | 包括晶片过度移位指示图案的半导体封装 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5834323A (en) * | 1997-01-21 | 1998-11-10 | Accurel Systems International Corporation | Method of modification and testing flip-chips |
| US20090309212A1 (en) * | 2008-06-11 | 2009-12-17 | Stats Chippac, Ltd. | Semiconductor Device and Method of Forming Stress Relief Layer Between Die and Interconnect Structure |
| CN104037142A (zh) * | 2013-03-06 | 2014-09-10 | 台湾积体电路制造股份有限公司 | 封装对准结构及其形成方法 |
-
2015
- 2015-03-23 TW TW104109162A patent/TWI597809B/zh active
- 2015-04-01 CN CN201510151214.3A patent/CN106158762B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5834323A (en) * | 1997-01-21 | 1998-11-10 | Accurel Systems International Corporation | Method of modification and testing flip-chips |
| US20090309212A1 (en) * | 2008-06-11 | 2009-12-17 | Stats Chippac, Ltd. | Semiconductor Device and Method of Forming Stress Relief Layer Between Die and Interconnect Structure |
| CN104037142A (zh) * | 2013-03-06 | 2014-09-10 | 台湾积体电路制造股份有限公司 | 封装对准结构及其形成方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI638411B (zh) * | 2017-01-11 | 2018-10-11 | 矽品精密工業股份有限公司 | 電子封裝件之製法 |
| CN109768016A (zh) * | 2017-11-09 | 2019-05-17 | 爱思开海力士有限公司 | 包括晶片过度移位指示图案的半导体封装 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201635464A (zh) | 2016-10-01 |
| CN106158762B (zh) | 2019-04-02 |
| TWI597809B (zh) | 2017-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9224699B2 (en) | Method of manufacturing semiconductor package having magnetic shield unit | |
| US8937370B2 (en) | Memory device and fabricating method thereof | |
| TWI511207B (zh) | 具有底膠之積體電路封裝系統及其製造方法 | |
| CN103208482B (zh) | 通孔组件模块及其形成方法 | |
| CN106206509B (zh) | 电子封装件及其制法与基板结构 | |
| CN106935563B (zh) | 电子封装件及其制法与基板结构 | |
| JP2008235401A (ja) | 半導体装置及びその製造方法 | |
| JPWO2007066409A1 (ja) | 半導体装置およびその製造方法 | |
| US20150262975A1 (en) | Manufacturing method of semiconductor device and semiconductor device | |
| CN106206476A (zh) | 电子封装件及其制法 | |
| KR20130051708A (ko) | 반도체 패키지 및 그 제조 방법 | |
| JP2003086762A (ja) | 半導体装置及びその製造方法 | |
| CN108074904A (zh) | 电子封装件及其制法 | |
| CN102593085B (zh) | 芯片封装结构以及芯片封装制程 | |
| CN103855173A (zh) | 一种图像传感器的圆片级封装方法及封装结构 | |
| KR101917247B1 (ko) | 적층 반도체 패키지 및 그 제조방법 | |
| TWI566339B (zh) | 電子封裝件及其製法 | |
| US8980689B2 (en) | Method of fabricating semiconductor multi-chip stack packages | |
| CN106158762A (zh) | 电子封装件及其制法 | |
| KR102295522B1 (ko) | 반도체 패키지 | |
| US10886241B1 (en) | Semiconductor package structure | |
| US8786099B2 (en) | Wiring substrate and semiconductor package | |
| KR101411734B1 (ko) | 관통 전극을 갖는 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스 | |
| CN106206477A (zh) | 电子封装结构及电子封装件的制法 | |
| US8860202B2 (en) | Chip stack structure and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |