JP2002373953A - 気密封止ｉｃパッケージの製造方法 - Google Patents
気密封止ｉｃパッケージの製造方法Info
- Publication number
- JP2002373953A JP2002373953A JP2001182441A JP2001182441A JP2002373953A JP 2002373953 A JP2002373953 A JP 2002373953A JP 2001182441 A JP2001182441 A JP 2001182441A JP 2001182441 A JP2001182441 A JP 2001182441A JP 2002373953 A JP2002373953 A JP 2002373953A
- Authority
- JP
- Japan
- Prior art keywords
- insulating paste
- chip
- substrate
- package
- electrode wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 気密封止ＩＣパッケージの生産性を上げ製造
費用を低減する製造方法を提供する。 【解決手段】 外部電極と内部電極配線を有する基板に
ＩＣチップを搭載する領域とＩＣチップとワイヤで接続
する基板内の内部電極配線の領域にマスクをかけ、マス
クのない領域に絶縁ペーストを塗布し、印刷法を用いて
ＩＣチップを搭載しワイヤを接続する領域以外の領域に
絶縁性ペーストを形成する。熱処理を行い絶縁性ペース
トを固化する。絶縁性ペーストのない領域の所望の位置
に多数のチップを搭載し、基板の内部電極配線とＩＣチ
ップの電極とをワイヤで接続する。ＩＣチップのまわり
を囲んだ絶縁性ペーストの枠の上に板状のふたを接着す
る。その後で絶縁性ペーストの中間位置で切断し１個１
個のＩＣパッケージとする。
費用を低減する製造方法を提供する。 【解決手段】 外部電極と内部電極配線を有する基板に
ＩＣチップを搭載する領域とＩＣチップとワイヤで接続
する基板内の内部電極配線の領域にマスクをかけ、マス
クのない領域に絶縁ペーストを塗布し、印刷法を用いて
ＩＣチップを搭載しワイヤを接続する領域以外の領域に
絶縁性ペーストを形成する。熱処理を行い絶縁性ペース
トを固化する。絶縁性ペーストのない領域の所望の位置
に多数のチップを搭載し、基板の内部電極配線とＩＣチ
ップの電極とをワイヤで接続する。ＩＣチップのまわり
を囲んだ絶縁性ペーストの枠の上に板状のふたを接着す
る。その後で絶縁性ペーストの中間位置で切断し１個１
個のＩＣパッケージとする。
Description
【０００１】
【発明の属する技術分野】本発明は気密封止ＩＣパッケ
ージの製造方法に関する。
ージの製造方法に関する。
【０００２】
【従来の技術】これまでの気密封止ＩＣパッケージは図
に示すように、枠４７を有する個片の基板４１にＩＣチ
ップ４５をのせワイヤ４６をはり、枠４７にあわせるよ
うに板状のふた４９をのせていた。
に示すように、枠４７を有する個片の基板４１にＩＣチ
ップ４５をのせワイヤ４６をはり、枠４７にあわせるよ
うに板状のふた４９をのせていた。
【０００３】
【発明が解決しようとする課題】従来の気密封止ＩＣパ
ッケージは、１個1個別別に製造されているため生産性
が著しく低く、それゆえ非常に高価なものとなってい
た。
ッケージは、１個1個別別に製造されているため生産性
が著しく低く、それゆえ非常に高価なものとなってい
た。
【０００４】
【課題を解決するための手段】上記の問題点を解決する
ために、本発明は複数以上のＩＣチップを載せられる基
板を用い、マスクを用いて絶縁ペーストを所望の形状に
形成した後、絶縁ペーストのない領域にＩＣチップを搭
載しワイヤ配線をはる。次に板状のふたを被せた後で、
基板を切断することにより１個1個のＩＣパッケージに
する。
ために、本発明は複数以上のＩＣチップを載せられる基
板を用い、マスクを用いて絶縁ペーストを所望の形状に
形成した後、絶縁ペーストのない領域にＩＣチップを搭
載しワイヤ配線をはる。次に板状のふたを被せた後で、
基板を切断することにより１個1個のＩＣパッケージに
する。
【０００５】
【発明の実施の形態】本発明は、ＩＣチップの表面を空
気などの気体で取り囲んだ気体封止型のパッケージの製
造方法に関するものである。以下にこの発明の実施例を
図面に基づいて説明する。
気などの気体で取り囲んだ気体封止型のパッケージの製
造方法に関するものである。以下にこの発明の実施例を
図面に基づいて説明する。
【０００６】図１は、本発明の製造方法の工程順を示す
ＩＣパッケージの断面図を示す。図１(ａ)に示すよう
に、外部電極１２と内部電極配線１３を有する基板１１
が用意される。この基板１１内には複数以上のたくさん
のＩＣチップが搭載され、最終的に個片にされる。従っ
て基板のサイズは大型であり、最終的に１個１個のＩＣ
パッケージになるような外部電極１２も内部電極配線１
３も繰り返しのパターンとなっている。基板１１の材料
は、セラミックやガラスエポキシやポリイミドやガラス
などが挙げられる。
ＩＣパッケージの断面図を示す。図１(ａ)に示すよう
に、外部電極１２と内部電極配線１３を有する基板１１
が用意される。この基板１１内には複数以上のたくさん
のＩＣチップが搭載され、最終的に個片にされる。従っ
て基板のサイズは大型であり、最終的に１個１個のＩＣ
パッケージになるような外部電極１２も内部電極配線１
３も繰り返しのパターンとなっている。基板１１の材料
は、セラミックやガラスエポキシやポリイミドやガラス
などが挙げられる。
【０００７】次に図１(ｂ)に示すように、ＩＣチップを
搭載する領域およびＩＣチップの電極とワイヤで接続す
る内部配線の領域をマスク１４で被う。このマスク１４
は普通メタルマスクであるが、他の材料でも良い。この
後で絶縁ペーストを塗布した時にマスクで被われた領域
にはペーストが塗布しないように完全なマスクとなるこ
とが必要である。マスク１４の高さは、固化後の高さが
後で形成されるワイヤの最高点よりも高くなるように設
計されなければならない。
搭載する領域およびＩＣチップの電極とワイヤで接続す
る内部配線の領域をマスク１４で被う。このマスク１４
は普通メタルマスクであるが、他の材料でも良い。この
後で絶縁ペーストを塗布した時にマスクで被われた領域
にはペーストが塗布しないように完全なマスクとなるこ
とが必要である。マスク１４の高さは、固化後の高さが
後で形成されるワイヤの最高点よりも高くなるように設
計されなければならない。
【０００８】次に図１(ｃ)に示すように、絶縁ペースト
１７を基板全体に塗布する。この時にはマスク１４で被
われていない領域はもちろんのことマスク１４の上にも
絶縁ペースト１７が塗布されている。絶縁ペーストの材
料は、エポキシ樹脂やセラミックやポリイミドなどであ
る。
１７を基板全体に塗布する。この時にはマスク１４で被
われていない領域はもちろんのことマスク１４の上にも
絶縁ペースト１７が塗布されている。絶縁ペーストの材
料は、エポキシ樹脂やセラミックやポリイミドなどであ
る。
【０００９】次に図１(ｄ)に示すように、ローラー１８
でレベル出しを行い、マスクで被われていない領域に充
分絶縁ペースト１７がゆき渡りかつマスクの上の絶縁ペ
ースト１７をはき出す。ここではローラー１８を用いた
場合を示しているが、はけなどを使うこともできる。
でレベル出しを行い、マスクで被われていない領域に充
分絶縁ペースト１７がゆき渡りかつマスクの上の絶縁ペ
ースト１７をはき出す。ここではローラー１８を用いた
場合を示しているが、はけなどを使うこともできる。
【００１０】はきだされた状態が図１(ｅ)である。マス
ク１４のない領域は絶縁ペースト１７が充填されマスク
１４の領域にはマスク１４の上も含め絶縁ペースト１７
がない。絶縁ペースト１７はマスク１４の高さと同じ程
度の厚みを有する。
ク１４のない領域は絶縁ペースト１７が充填されマスク
１４の領域にはマスク１４の上も含め絶縁ペースト１７
がない。絶縁ペースト１７はマスク１４の高さと同じ程
度の厚みを有する。
【００１１】次に図１(ｆ)に示すように、マスク１４を
取り外すことにより、絶縁ペースト１７のない領域と絶
縁ペースト１７が壁状に形成されている領域ができる。
これを熱処理することにより、絶縁ペースト１７はさら
に強固になる。この熱処理により絶縁ペースト１７は縮
小する場合があるが、縮小して高さが低くなってもワイ
ヤの最高点よりも絶縁ペースト１７を高くするようにし
なければならない。この所望のパターンに形成された絶
縁ペースト１７はＩＣチップを搭載する領域およびワイ
ヤを接続する領域を取り囲んでいる。
取り外すことにより、絶縁ペースト１７のない領域と絶
縁ペースト１７が壁状に形成されている領域ができる。
これを熱処理することにより、絶縁ペースト１７はさら
に強固になる。この熱処理により絶縁ペースト１７は縮
小する場合があるが、縮小して高さが低くなってもワイ
ヤの最高点よりも絶縁ペースト１７を高くするようにし
なければならない。この所望のパターンに形成された絶
縁ペースト１７はＩＣチップを搭載する領域およびワイ
ヤを接続する領域を取り囲んでいる。
【００１２】次に図１(ｇ)に示すように、ＩＣチップ１
５を内部電極配線１３の所望の位置に接着する。つまり
絶縁性ペースト１７にはさまれた絶縁ペースト１７のな
い領域の中でＩＣチップを載せるべき位置にＩＣチップ
１５を接着する。尚、ＩＣチップ１５の接着する位置に
は、内部電極配線１３はなくて良い場合もある。たとえ
ば、ＩＣチップ１５の表面をできるだけ低くする必要が
ある場合や、ＩＣチップ１５を電気的に導通する必要が
ない場合や、ＩＣチップ１５を放熱する必要があまりな
い場合などである。
５を内部電極配線１３の所望の位置に接着する。つまり
絶縁性ペースト１７にはさまれた絶縁ペースト１７のな
い領域の中でＩＣチップを載せるべき位置にＩＣチップ
１５を接着する。尚、ＩＣチップ１５の接着する位置に
は、内部電極配線１３はなくて良い場合もある。たとえ
ば、ＩＣチップ１５の表面をできるだけ低くする必要が
ある場合や、ＩＣチップ１５を電気的に導通する必要が
ない場合や、ＩＣチップ１５を放熱する必要があまりな
い場合などである。
【００１３】次にＩＣチップ１５の表面の電極と内部電
極配線１３とをワイヤ１６で接続する。このワイヤの材
料として、金(Ａｕ)、金合金、アルミニウム(Ａｌ)、ア
ルミニウム合金、銅(Ｃｕ)、銅合金などの金属が使われ
る。ワイヤは一般にワイヤボンダで接続されるので、キ
ャピラリを動かせる程度には、絶縁性ペースト１７と内
部電極配線１３との距離を取る必要がある。尚、ＩＣチ
ップ１５の搭載は絶縁性ペースト１７を形成した後で行
うので、絶縁性ペースト１７の形成処理がＩＣチップ１
５にダメッジを与えることはない。
極配線１３とをワイヤ１６で接続する。このワイヤの材
料として、金(Ａｕ)、金合金、アルミニウム(Ａｌ)、ア
ルミニウム合金、銅(Ｃｕ)、銅合金などの金属が使われ
る。ワイヤは一般にワイヤボンダで接続されるので、キ
ャピラリを動かせる程度には、絶縁性ペースト１７と内
部電極配線１３との距離を取る必要がある。尚、ＩＣチ
ップ１５の搭載は絶縁性ペースト１７を形成した後で行
うので、絶縁性ペースト１７の形成処理がＩＣチップ１
５にダメッジを与えることはない。
【００１４】次に図１(ｈ)に示すように、板状のふた１
９を接着する。この場合、絶縁性ペースト１７の上に接
着材料を付着してからふた１９を接着する方法、あるい
はふた１９の方に絶縁性ペースト１７が来る位置に接着
材を塗布してからふた１９を接着する方法、あるいは絶
縁性ペースト１７とふた１９を熱処理で接着する方法な
どがある。この板状のふた１９として、光を通すことが
必要であればガラスや透明プラスチックなどのその光に
透明な物質からなる材料にする。光を通す必要がなけれ
ば、セラミックやガラスエポキシやポリイミドなどの材
料を用いることができる。またテープ状のシートでも用
途によって使うこともできる。
９を接着する。この場合、絶縁性ペースト１７の上に接
着材料を付着してからふた１９を接着する方法、あるい
はふた１９の方に絶縁性ペースト１７が来る位置に接着
材を塗布してからふた１９を接着する方法、あるいは絶
縁性ペースト１７とふた１９を熱処理で接着する方法な
どがある。この板状のふた１９として、光を通すことが
必要であればガラスや透明プラスチックなどのその光に
透明な物質からなる材料にする。光を通す必要がなけれ
ば、セラミックやガラスエポキシやポリイミドなどの材
料を用いることができる。またテープ状のシートでも用
途によって使うこともできる。
【００１５】次に図１(ｉ)に示すように、絶縁性ペース
ト１７の中間地点で基板を切断する。この切断の方法と
して、ダイシング装置を用いて行う方法やワイヤーソー
を用いて行う方法やレーザーや高圧水を用いて切断する
方法がある。また、ダイシングで行う場合、最初比較的
幅の広いブレードを用いて浅く切断しその後幅の狭いブ
レードで切断することで、切断面にクラックが入ること
を防止する方法を用いることもできる。
ト１７の中間地点で基板を切断する。この切断の方法と
して、ダイシング装置を用いて行う方法やワイヤーソー
を用いて行う方法やレーザーや高圧水を用いて切断する
方法がある。また、ダイシングで行う場合、最初比較的
幅の広いブレードを用いて浅く切断しその後幅の狭いブ
レードで切断することで、切断面にクラックが入ること
を防止する方法を用いることもできる。
【００１６】このようにして、図１(ｊ)に示すように、
ＩＣチップ１５が基板１１および絶縁ペースト１７およ
びふた１９で完全に被われ、気体で封止されたＩＣパッ
ケージを得る。
ＩＣチップ１５が基板１１および絶縁ペースト１７およ
びふた１９で完全に被われ、気体で封止されたＩＣパッ
ケージを得る。
【００１７】さて、ＩＣパッケージの電気特性の測定方
法として、従来と同じく１個のパッケージになった後で
測定することはもちろん可能である。そのほかに、図１
(ｉ)で基板を切断する前に測定することもできる。すな
わち、基板の電極に合せてプローブカードを作成しウエ
ハ測定の時と同じ方法で測定できる。従って多数のＩＣ
パッケージを１回のプロービングで測定することも可能
である。
法として、従来と同じく１個のパッケージになった後で
測定することはもちろん可能である。そのほかに、図１
(ｉ)で基板を切断する前に測定することもできる。すな
わち、基板の電極に合せてプローブカードを作成しウエ
ハ測定の時と同じ方法で測定できる。従って多数のＩＣ
パッケージを１回のプロービングで測定することも可能
である。
【００１８】図２は、図１(ｇ)の平面図を示す。基板２
１内に多数のＩＣチップ２５が搭載されている。ＩＣチ
ップ２５およびワイヤ２６は露出している。ＩＣチップ
２５の間には絶縁性ペースト２７が壁状に形成されてい
る。マスクを用いた印刷法を用いているので絶縁ペース
ト２７は精度良くパターニングされている。
１内に多数のＩＣチップ２５が搭載されている。ＩＣチ
ップ２５およびワイヤ２６は露出している。ＩＣチップ
２５の間には絶縁性ペースト２７が壁状に形成されてい
る。マスクを用いた印刷法を用いているので絶縁ペース
ト２７は精度良くパターニングされている。
【００１９】図３は、図１(ｉ)の平面図を示す。点線で
示す位置で切断される。絶縁ペースト３７のほぼ中間位
置で切断される。
示す位置で切断される。絶縁ペースト３７のほぼ中間位
置で切断される。
【００２０】
【発明の効果】以上、説明したように基板内に多数のＩ
Ｃパッケージを一挙に作り込み、最後に切断して１個1
個のＩＣパッケージにするので、生産性が大幅に向上し
製造費も大幅に低減する。また、切断する前に１枚の基
板になっている時に電気特性を測定できるので、ウエハ
プローバーと同様の思想で多数のＩＣの電気特性を一挙
に測定できることになり、テストに要する費用を大幅に
削減できる。
Ｃパッケージを一挙に作り込み、最後に切断して１個1
個のＩＣパッケージにするので、生産性が大幅に向上し
製造費も大幅に低減する。また、切断する前に１枚の基
板になっている時に電気特性を測定できるので、ウエハ
プローバーと同様の思想で多数のＩＣの電気特性を一挙
に測定できることになり、テストに要する費用を大幅に
削減できる。
【図１】本発明のＩＣパッケージの製造方法を示す図で
ある。
ある。
【図２】図１(ｇ)の平面図を示す図である。
【図３】図１(ｉ)の平面図を示す図である。
【図４】従来のＩＣパッケージを示す図である。 １１，２１，３１，４１ 半導体基板 １２，４２ 外部電極 １３，２３，３３，４３ 内部電極配線 １５、２５，３５，４５ ＩＣチップ １６，２６，３６，４６ ワイヤ １７，２７，３７ 絶縁ペースト １８ マスク １９，４９ ふた ４７ 枠
Claims (10)
- 【請求項１】 外部電極と内部電極配線とを有する基板
にＩＣチップを搭載する領域およびＩＣチップの電極と
ワイヤで接続する基板内の電極配線の領域をマスクを用
いて被いマスクで被われていない領域に印刷法を用い絶
縁性ペーストを塗布する工程とマスクをはずし絶縁ペー
ストのない領域にＩＣチップを載せてＩＣチップ内の電
極と前記内部電極配線とをワイヤで接続する工程と板状
のふたを前記絶縁ペーストに接着する工程と前記絶縁ペ
ーストの中間地点で切断する工程とからなることを特徴
とする気密封止ＩＣパッケージの製造方法 - 【請求項２】 前記マスクで被われた領域以外の前記絶
縁ペーストを熱処理を行い固化する工程を付加すること
を特徴とする請求項１記載のＩＣパッケージの製造方法 - 【請求項３】 前記外部電極と前記内部電極配線とを有
する前記基板はガラスエポキシ材料であることを特徴と
する請求項１記載のＩＣパッケージの製造方法 - 【請求項４】 前記外部電極と前記内部電極配線とを有
する前記基板はセラミック材料であることを特徴とする
請求項１記載のＩＣパッケージの製造方法 - 【請求項５】 前記板状のふたは、ガラス板であること
を特徴とする請求項１記載のＩＣパッケージの製造方法 - 【請求項６】 前記板状のふたは、セラミック板である
ことを特徴とする請求項１記載のＩＣパッケージの製造
方法 - 【請求項７】 前記絶縁ペーストの硬化後の厚みは前記
ワイヤの最高点より大きいことを特徴とする請求項１記
載のＩＣパッケージの製造方法 - 【請求項８】 前記板状のふたは、テープ状のシートで
あることを特徴とする請求項１記載のＩＣパッケージの
製造方法 - 【請求項９】 前記基板を切断する前に、前記ＩＣパッ
ケージの電気特性を基板全体を用いて測定する工程を含
むことを特徴とする請求項１記載のＩＣパッケージの製
造方法 - 【請求項１０】 プローブカード状の治具を用いて電気
特性を測定することを特徴とする請求項９記載のＩＣパ
ッケージの製造方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001182441A JP2002373953A (ja) | 2001-06-15 | 2001-06-15 | 気密封止ｉｃパッケージの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001182441A JP2002373953A (ja) | 2001-06-15 | 2001-06-15 | 気密封止ｉｃパッケージの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002373953A true JP2002373953A (ja) | 2002-12-26 |
Family
ID=19022540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001182441A Pending JP2002373953A (ja) | 2001-06-15 | 2001-06-15 | 気密封止ｉｃパッケージの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002373953A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009065205A (ja) * | 2003-10-30 | 2009-03-26 | Kyocera Corp | 電子装置の製造方法 |
| JP2017123393A (ja) * | 2016-01-07 | 2017-07-13 | 日亜化学工業株式会社 | 発光装置の製造方法 |
| US9728689B2 (en) | 2015-08-21 | 2017-08-08 | Nichia Corporation | Method of manufacturing light emitting device |
-
2001
- 2001-06-15 JP JP2001182441A patent/JP2002373953A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009065205A (ja) * | 2003-10-30 | 2009-03-26 | Kyocera Corp | 電子装置の製造方法 |
| US9728689B2 (en) | 2015-08-21 | 2017-08-08 | Nichia Corporation | Method of manufacturing light emitting device |
| JP2017123393A (ja) * | 2016-01-07 | 2017-07-13 | 日亜化学工業株式会社 | 発光装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7888179B2 (en) | Semiconductor device including a semiconductor chip which is mounted spaning a plurality of wiring boards and manufacturing method thereof | |
| JPH10163405A (ja) | 集積回路パッケージ、パッケージ入りウエハおよびウエハ・レベル・パッケージ処理方法 | |
| JPH08279591A (ja) | 半導体装置とその製造方法 | |
| US8030138B1 (en) | Methods and systems of packaging integrated circuits | |
| JP2002299546A (ja) | チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法 | |
| JPH04264758A (ja) | 半導体チップキャリア | |
| JP2002373950A (ja) | 気密封止ｉｃパッケージの製造方法 | |
| JP2002373953A (ja) | 気密封止ｉｃパッケージの製造方法 | |
| JP4813693B2 (ja) | 気密封止ｉｃパッケージの製造方法 | |
| JP2003037344A (ja) | 回路装置およびその製造方法 | |
| JP2000183218A (ja) | Ｉｃパッケージの製造方法 | |
| JP2003046054A (ja) | 板状体、リードフレームおよび半導体装置の製造方法 | |
| JP2002373954A (ja) | 気密封止ｉｃパッケージの製造方法 | |
| JP4813692B2 (ja) | 気密封止ｉｃパッケージの製造方法 | |
| JPS61287238A (ja) | 半導体装置の製造方法 | |
| JP2002373906A (ja) | Ｉｃパッケージの製造方法 | |
| JP2003007738A (ja) | Ｉｃパッケージの製造方法 | |
| JP2002373951A (ja) | 気密封止ｉｃパッケージの製造方法 | |
| US7181835B2 (en) | Universal clamping mechanism | |
| JP3600132B2 (ja) | 回路装置の製造方法 | |
| JP2003188333A (ja) | 半導体装置およびその製造方法 | |
| JPH07288269A (ja) | 電子部品及びその製造方法 | |
| JP3600136B2 (ja) | 回路装置の製造方法 | |
| JP2003037345A (ja) | 回路装置およびその製造方法 | |
| JP2989504B2 (ja) | 半導体パッケージにおける半導体チップの評価方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Effective date: 20040303 Free format text: JAPANESE INTERMEDIATE CODE: A7421 |