JP2006186298A - 電子部品実装体の製造方法 - Google Patents

Abstract

【課題】メッキ線で互いに電気的に接続された複数の配線基板領域をもつ集合基板を用いた電子部品実装体の製造方法において、集合基板の状態を維持しつつ、各配線基板領域すなわち電子部品実装体の電気的テストを行なう。
【解決手段】集合基板３２の裏面３２ｂにダイシングテープ３８を貼り付け、メッキ線３６を切断できる程度の切れ込みを集合基板３２の配線基板領域３４間の領域に形成して各配線基板領域３４を電気的に分離した後、ダイシングテープ３８を剥がし、裏面側端子にテスト端子４０を接触させて配線基板領域３４の電気的テストを行なう。
【選択図】図６

Description

本発明は、メッキ線で互いに電気的に接続された複数の配線基板領域をもつ集合基板を用いた電子部品実装体の製造方法に関するものである。

各種携帯情報機器などに実装される電池は、繰り返しの充放電が可能な二次電池が多く使用されている。二次電池の劣化の防止、長時間の電力供給、小型化、安価が重視されている。従来から、例えばリチウムイオンバッテリーなどの電池パックなどには、電気回路の短絡や誤った充電（大電圧や逆電圧）等で流れる過電流に起因する過度の発熱で電池が劣化しないようにするための保護回路を実装した保護回路モジュールが内蔵されている。
例えば、二次電池の充放電回路、すなわち二次電池と充電器や負荷が接続される外部接続端子との間に、ＭＯＳトランジスタからなる電流制御用トランジスタを直列に挿入し、異常充電時に充電制御用の電流制御用トランジスタをオフ状態にして充電を停止し、異常放電時に放電制御用の電流制御用トランジスタをオフ状態にして放電を停止させるように構成された保護回路がある（例えば特許文献１を参照。）。

図９に二次電池の保護回路モジュールの一例の回路図を示す。
保護回路において、電池側外部端子４４ａ，４４ｂ間に二次電池４８が接続され、負荷側外部端子４６ａ，４６ｂ間に外部装置５０が接続され、電池側外部端子４４ａ、負荷側外部端子４６ａ間はプラス側の充放電回路５２ａにより接続され、電池側外部端子４４ｂ、負荷側外部端子４６ｂ間はマイナス側の充放電回路５２ｂにより接続されている。充放電回路５２ｂに電流制御用トランジスタ５４と電流制御用トランジスタ５６が直列に接続されている。電流制御用トランジスタ５４，５６は電界効果トランジスタにより構成されている。

充放電回路５２ａ，５２ｂ間に保護ＩＣ（Integrated circuit）チップ５８が接続されている。保護ＩＣチップ５８の電源電圧端子５８ａは抵抗素子６０を介して充放電回路５２ａに接続され、グランド端子５８ｂは電池側外部端子４４ｂ、電流制御用トランジスタ５４間の充放電回路５２ｂに接続され、充電器マイナス電位入力端子５８ｃは負荷側外部端子４６ｂ、電流制御用トランジスタ５６間の充放電回路５２ｂに抵抗素子６２を介して接続されている。電源電圧端子５８ａ、グランド端子５８ｂ間にコンデンサ６４が接続されている。過放電検出出力端子５８ｄは電流制御用トランジスタ５４のゲートに接続されている。過充電検出出力端子５８ｅは電流制御用トランジスタ５６のゲートに接続されている。
電池側外部端子４４ｂと二次電池４８の間にＰＴＣ素子６６が接続されている。

このような保護回路をもつ従来の保護回路モジュールにおいて、半導体部品である電流制御用トランジスタ５４，５６及び保護ＩＣチップ５８として、パッケージ品が用いられており、パッケージ品を配線基板に実装していた。
しかし、パッケージ品は、半導体チップとリード端子をボンディングワイヤにより接続しているので、コストが高くなるという問題があった。さらに電流制御用トランジスタ５４，５６において半導体チップはボンディングワイヤ及びリード端子を介して配線基板に電気的に接続されるのでオン抵抗を低くすることができないという問題があった。

このような問題を解決すべく、ベアチップを配線基板に実装し、ボンディングワイヤを介してチップ電極と配線基板を電気的に接続するＣＯＢ（Chip On Board）方式を用いたものがある（例えば特許文献２及び特許文献３を参照。）。
しかし、ボンディングワイヤの材料として高価な金を用いられるので、低コスト化には限界があるという問題があった。さらに電流制御用トランジスタにおいて半導体チップはボンディングワイヤを介して配線基板に電気的に接続されるのでオン抵抗を低くすることができないという問題があった。

また、一平面に配列された複数個の外部接続端子をもつベアチップを配線基板にフェイスダウン実装（フリップチップ実装とも呼ばれる）する実装方法がある（例えば特許文献４を参照。）。そして、半導体部品である保護ＩＣチップ及び電流制御用トランジスタを配線基板にフェイスダウン実装した二次電池の保護回路モジュールがある（例えば特許文献５を参照。）。
半導体部品を配線基板にフェイスダウン実装することにより、ワイヤボンディング技術を用いる場合に比べて低コスト化を実現することができ、半導体部品の実装面積を小さくすることもできる。さらに、電界効果トランジスタのオン抵抗の低減を図ることもできる。

ところで、保護回路モジュールを含む電子部品実装体の製造方法において、一表面に配置された表面側端子、及び、電子部品用電極もしくは半導体部品用電極又はその両方と、裏面に配置された裏面側端子を備えた配線基板領域が複数配列されている集合基板を用い、各配線基板領域に半導体部品や電子部品を実装し、表面側端子配置領域を除く半導体部品や電子部品の実装領域を樹脂封止した後、集合基板から配線基板領域を切り出して電子部品実装体を製造する場合、集合基板にメッキ線が形成されていると、メッキ線を切断するまでは複数の配線基板領域が電気的に接続されている状態になっている。したがって、集合基板の状態では各配線基板領域の電気的テストを行なうことができず、集合基板から電子部品実装体を切り出した後に電子部品実装体の電気的テストを行なっていた。

電子部品実装体の製造方法ではないが、半導体パッケージの製造方法であって、リードフレームとリードフレームに接続された複数の半導体チップとを樹脂で封止して、樹脂シートを形成するシート形成工程と、リードフレームを分断することにより、半導体チップ間を電気的に分離させる絶縁工程と、リードフレームを分断された樹脂シートにおいて、半導体チップの電気的特性を個別にテストするシート電気テスト工程と、電気テストされた樹脂シートを半導体チップごとに切断して、半導体パッケージの個片とする個片化工程とを含む製造方法が開示されている（例えば特許文献６を参照。）。この方法では、絶縁工程において、リードフレームを完全に切断し、樹脂シートによって複数の半導体チップが１枚のシート状に維持されるようにハーフカットダイシングを行なっている。また、絶縁工程において、ダイシングを行なうにはダイシングテープを樹脂シートのリードフレームの反対側の面に貼り付けなければならないが、この方法では、樹脂シートは複数の半導体チップを覆ってリードフレーム上の全面に形成されているのでダイシングテープを樹脂シートに貼りつけることができる。

しかし、上述の集合基板のように、表面側端子配置領域を除き、電子部品の実装領域もしくは半導体部品の実装領域又は両領域を樹脂封止する場合、集合基板の一表面には封止樹脂が形成されている領域と形成されていない領域が存在するので、集合基板の一表面にダイシングテープを貼り付けることはできない。

特開２００１−６１２３２号公報 特開２００２−１４１５０６号公報（第２頁、第４頁、図２、図３） 特開２００２−３１４０２９号公報（第２−３頁、図１４、図１５） 特開平１０−１１２４８１号公報 特開２０００−３０７０５２号公報 特開２００３−３１５９５号公報

そこで本発明は、メッキ線で互いに電気的に接続された複数の配線基板領域をもつ集合基板を用いた電子部品実装体の製造方法において、集合基板の状態を維持しつつ、各配線基板領域すなわち電子部品実装体の電気的テストを行なうことを目的とするものである。

本発明にかかる電子部品実装体の製造方法は、一表面に配置された表面側端子、及び、電子部品用電極もしくは半導体部品用電極又はその両方（以下、電子部品用電極等という）と、裏面に配置された裏面側端子を備えた電子部品実装体の配線基板領域が複数配列されておりメッキ線が負荷側外部端子と同じ配線層ではなく裏面側端子に対して表面側端子側の配線層によって形成されている集合基板を用い、各配線基板領域に電子部品もしくは半導体部品又はその両方（以下、電子部品等という）を実装する電子部品実装工程と、上記表面側端子配置領域を除き、上記電子部品等の実装領域を含んで封止樹脂を上記集合基板の表面に形成する樹脂封止工程と、上記集合基板の裏面にダイシングテープを貼り付け、上記メッキ線を切断できる程度の切れ込みを上記集合基板の配線基板領域間の領域に形成して各配線基板領域を電気的に分離するハーフカット工程と、上記ダイシングテープを剥がし、上記裏面側端子にテスト端子を接触させて上記配線基板領域の電気的テストを行なうテスト工程と、上記集合基板の裏面に第２ダイシングテープを貼り付け、上記集合基板の配線基板領域間の領域を切断して電子部品実装体を切り出す個片化工程を含む。

上記テスト工程において、複数の配線基板領域に同時に上記テスト端子をそれぞれ接触させて複数の配線基板領域で同時に電気的テストを行なうようにしてもよい。

また、上記集合基板は、表面と裏面に配線層をもつ２層配線構造のものである例を挙げることができる。この場合、上記メッキ線は集合基板の表面の配線層に形成されている。

また、上記集合基板は３層以上の配線構造をもつものであり、上記メッキ線は上記集合基板の表面の配線層もしくは集合基板内部の配線層又はそれらのうちの複数層に形成されている例を挙げることができる。

また、上記集合基板は４層以上の配線構造をもつものであり、上記メッキ線は上記集合基板の表面の配線層もしくは集合基板内部の最も表面側の配線層又はその両方に形成されている例を挙げることができる。

上記電子部品実装体の一例として二次電池の保護回路モジュールを挙げることができる。

本発明にかかる電子部品実装体は、本発明の電子部品実装体の製造方法により製造されたものである。

本発明の電子部品実装体の製造方法では、一表面に配置された表面側端子及び電子部品用電極等と、裏面に配置された裏面側端子を備えた電子部品実装体の配線基板領域が複数配列されておりメッキ線が負荷側外部端子と同じ配線層ではなく裏面側端子に対して表面側端子側の配線層によって形成されている集合基板を用い、各配線基板領域に電子部品等を実装する電子部品実装工程と、封止樹脂を集合基板の表面に形成する樹脂封止工程と、集合基板の裏面にダイシングテープを貼り付け、メッキ線を切断できる程度の切れ込みを集合基板の配線基板領域間の領域に形成して各配線基板領域を電気的に分離するハーフカット工程と、上記ダイシングテープを剥がし、裏面側端子にテスト端子を接触させて配線基板領域の電気的テストを行なうテスト工程と、集合基板の裏面に第２ダイシングテープを貼り付け、集合基板の配線基板領域間の領域を切断して電子部品実装体を切り出す個片化工程を含むようにしたので、集合基板の状態を維持しつつ、各配線基板領域を他の配線基板領域とは電気的に分離することができ、集合基板の状態で各配線基板領域、すなわち電子部品実装体の電気的テストを行なうことができる。
さらに、ハーフカット工程により集合基板の反りを低減することができ、テスト工程での測定精度を向上させることができる。

上記テスト工程において、例えば集合基板の状態でテスターを用いて、複数の配線基板領域に同時に上記テスト端子をそれぞれ接触させて複数の配線基板領域で同時に電気的テストを行なうようにすれば、個片化された電子部品実装体を１個ずつテストする場合に比べて電子部品実装体の電気的テストが容易になり、テスト工程の時間を短縮でき、テストのコストダウン、ひいては電子部品実装体の製造コストの低減の効果も得られる。

また、上記集合基板として、表面と裏面に配線層をもつ２層配線構造のものを用いるようにすれば、上記ハーフカット工程で集合基板の表面近傍のみに切れ込みを形成して切れ込みの深さを浅くすることができ、上記ダイシングテープを剥がした後の基板割れを防止することができる。

また、上記集合基板として３層以上の配線構造をもつものを用いるようにすれば、電子部品実装体において２層配線構造の集合基板を用いる場合に比べて複雑な回路設計を用いることができる。

また、上記集合基板として、４層以上の配線構造をもつものであり、上記メッキ線は上記集合基板の表面の配線層もしくは集合基板内部の最も表面側の配線層又はその両方に形成されているものを用いるようにすれば、上記ハーフカット工程で上記集合基板に形成する切れ込みの深さを浅くすることができ、上記ダイシングテープを剥がした後の基板割れを防止することができる。さらに、２層配線構造又は３層構造の集合基板を用いる場合に比べて複雑な回路設計を用いることができる。

図１は、本発明の製造方法により製造された電子部品実装体の一例である保護回路モジュールを示す概略図であり、（Ａ）は一表面側の概略斜視図、（Ｂ）は裏面側の概略斜視図、（Ｃ）は（Ａ）のＡ−Ａ位置での断面図である。図２（Ａ）は保護ＩＣチップの実装領域近傍を拡大して示す断面図、図２（Ｂ）は電界効果トランジスタチップの実装領域近傍を拡大して示す断面図、図２（Ｃ）は電子部品の実装領域近傍を拡大して示す断面図である。図１及び図２を参照してこの保護回路モジュールを説明する。

保護回路モジュール１は配線基板２を備えている。配線基板２の一表面２ａに２つの電池側外部端子４ａと、複数の保護ＩＣチップ用電極４ｂと、複数の電界効果トランジスタチップ用電極４ｃと、複数の電子部品用電極４ｄと、配線パターン（図示は省略）が形成されている（（Ｃ）を参照。）。電池側外部端子４ａ、保護ＩＣチップ用電極４ｂ、電界効果トランジスタチップ用電極４ｃ、電子部品用電極４ｄ及び配線パターンは例えば銅により形成されている。保護ＩＣチップ用電極４ｂ、電界効果トランジスタチップ用電極４ｃ及び電子部品用電極４ｄは２つの電池側外部端子４ａ，４ａの間に配置されている。

配線基板２の一表面２ａ上に絶縁性材料層６が形成されている。絶縁性材料層６には電池側外部端子４ａに対応して開口部６ａと、保護ＩＣチップ用電極４ｂに対応して開口部６ｂと、電界効果トランジスタチップ用電極４ｃに対応して開口部６ｃと、電子部品用電極４ｄに対応して開口部６ｄが形成されている。
電池側外部端子４ａ上に、開口部６ａ内に形成された半田８ａを介してニッケル板（金属板）１０が配置されている。

保護ＩＣチップ用電極４ｂの形成領域上にベアチップ状態の保護ＩＣチップ（半導体部品）１２がフェイスダウン実装されている。保護ＩＣチップ１２は、開口部６ｂ内に形成された半田８ｂにより、保護ＩＣチップ１２の一平面に形成された外部接続端子１２ａと保護ＩＣチップ用電極４ｂが接続されて配線基板２に実装されている。

電界効果トランジスタチップ用電極４ｃの形成領域上にベアチップ状態の電界効果トランジスタチップ（半導体部品）１４がフェイスダウン実装されている。電界効果トランジスタチップ１４は、開口部６ｃ内に形成された半田８ｃにより、電界効果トランジスタチップ１４の一平面に形成された外部接続端子１４ａと電界効果トランジスタチップ用電極４ｃが接続されて配線基板２に実装されている。電界効果トランジスタチップ１４は例えば直列に接続された２個の電界効果トランジスタを備えている。

電子部品用電極４ｄの形成領域上に電子部品１５が実装されている。電子部品１５として、例えばＰＴＣ素子などのサーミスタ素子や、抵抗器、コンデンサなどを挙げることができる。電子部品１５は、開口部６ｄ内に形成された半田８ｄにより、電子部品１５の電極１５ａと電子部品用電極４ｄが接続されて配線基板２に実装されている。

保護ＩＣチップ１２の外部接続端子１２ａ及び電界効果トランジスタチップ１４の外部接続端子１４ａは例えば無電解メッキにより形成されたものである。
保護ＩＣチップ１２と絶縁性材料層６の間、及び電界効果トランジスタチップ１４と絶縁性材料層６の間に樹脂材料からなるアンダーフィル１６がそれぞれ充填されている。アンダーフィル１６としては、例えばエポキシ樹脂系のものやシリコン樹脂系のものを挙げることができる。また、アンダーフィルはシリカ粒子が入っているものや入っていないものがある。
電子部品１５と絶縁材料層６の間、及び電子部品１５を実装するための半田８ｄの近傍を含む電子部品１５の周囲に、アンダーフィル１６からなるフィレット形状（テーパ形状）の構造物が形成されている。

保護ＩＣチップ１２の実装領域、電界効果トランジスタチップ１４の実装領域及び電子部品１５の実装領域を含んで、２つのニッケル板１０，１０の間の絶縁性材料層６上に封止樹脂１８が形成されている。保護ＩＣチップ１２、電界効果トランジスタチップ１４及び電子部品１５は封止樹脂１８により覆われて保護されている。

配線基板２の裏面（一表面２ａとは反対側の面）２ｂに例えば３つの負荷側外部端子２０ａと、複数のテスト用端子２０ｂが形成されている。負荷側外部端子２０ａ及びテスト用端子２０ｂは例えば銅により形成されている。
配線基板２の裏面２ｂ上に絶縁性材料層２２が形成されている。絶縁性材料層２２には負荷側外部端子２０ａに対応して開口部２２ａと、テスト用端子２０ｂに対応して開口部２２ｂが形成されている。

負荷側外部端子２０ａ表面に金メッキ層２４ａが形成され、テスト用端子２０ｂ表面に金メッキ層２４ｂが形成されている。

この保護回路モジュールでは、配線基板２の一表面２ａに電池側外部端子４ａが配置され、裏面２ｂに負荷側外部端子２０ａが配置されているので、電池側外部端子４ａ及び負荷側外部端子２０ａが配線基板２の同じ面に配置されている場合に比べて配線基板２の面積を小さくすることができ、保護回路モジュール１の小型化を実現できる。
さらに、保護ＩＣチップ１２及び電界効果トランジスタチップ１４は配線基板２の一表面２ａ側にフェイスダウン実装されているので、ワイヤボンディング技術を用いる場合に比べて低コスト化を実現することができ、保護ＩＣチップ１２及び電界効果トランジスタチップ１４の実装面積を小さくすることができる。
さらに、電界効果トランジスタチップ１４はフェイスダウン実装されているので、電界効果トランジスタチップ１４のオン抵抗の低減を図ることができる。

さらに、保護ＩＣチップ１２、電界効果トランジスタチップ１４及び電子部品１５は封止樹脂１８により覆われているので、保護ＩＣチップ１２、電界効果トランジスタチップ１４及び電子部品１５を保護することができる。

さらに、配線基板２の一表面２ａに、保護ＩＣチップ１２と電界効果トランジスタチップ１４の外部接続端子１２ａ，１４ａ及び負荷側外部端子４ａに対応して開口部６ａ，６ｂ，６ｃをもつ絶縁性材料層６が形成されている。そして、保護ＩＣチップ１２と電界効果トランジスタチップ１４は開口部６ｂ，６ｃ内に形成された半田８ｂ，８ｃによって配線基板２に実装されている。これにより、保護ＩＣチップ１２の隣り合う外部接続端子１２ａ，１２ａの間、及び電界効果トランジスタチップ１４の隣り合う外部接続端子１４ａ，１４ａに絶縁性材料層６を存在させることができ、隣り合う外部接続端子１２ａ，１２ａ間、及び隣り合う外部接続端子１４ａ，１４ａ間の短絡を防止することができる。

さらに、負荷側外部端子２０ａ表面に金メッキ層２４ａが形成されているので、携帯機器や充電器等の負荷の端子と負荷側外部端子２０ａの電気的接続を安定させることができる。また、テスト用端子２０ｂ表面に金メッキ層２４ｂが形成されているので、テスト時の電気的接続を安定させることができる。

さらに、電子部品１５と絶縁材料層６の間、及び電子部品１５を実装するための半田８ｄの近傍に、アンダーフィル１６からなるフィレット形状の構造物が形成されているので、電子部品１５の近傍の封止樹脂１８内に小さな気泡が入り込むことを防止することができ、気泡による外観不良や、加熱時に気泡が大きくなってボイドが発生することによって起こる信頼性不良を防止することができる。
ただし、電子部品１５の周囲にアンダーフィルが形成されていなくてもよい。

この保護回路モジュールでは半導体部品として１個の保護ＩＣチップ１２と１個の電界効果トランジスタチップ１４を備えているが、本発明により製造される保護回路モジュールはこれに限定されるものではなく、例えば１個の保護ＩＣチップと２個の電界効果トランジスタチップを備えているなど、半導体部品の種類及び個数は任意である。また、電子部品１５の種類及び個数も任意である。
また、この保護回路モジュールでは負荷側外部端子４ａを３個備えているが、本発明により製造される保護回路モジュールはこれに限定されるものではなく、負荷側外部端子の個数は２個であってもよいし、４個以上であってもよい。

図３は、二次電池と電池側外部端子を電気的に接続するための配線部材が接続された保護回路モジュールの一例を示す図であり、（Ａ）は一表面側の平面図、（Ｂ）は裏面側の平面図である。図１と同じ部分には同じ符号を付し、それらの部分の説明は省略する。

保護回路モジュール１の一表面側に接続された２つのニッケル板１０の一方に、保護回路モジュール１の負荷側外部端子と二次電池を電気的に接続するための帯状のニッケル配線（配線部材）２６がスポット溶接により接続されている。

図４は、電池パックの一例を一部断面で示す平面図である。
絶縁性部材からなる筐体２８の内部に、保護回路モジュール１と、二次電池３０と、ニッケル配線２６が配置されている。保護回路モジュール１は裏面、すなわち、負荷側外部端子及びテスト用端子の表面に形成された金メッキ層が形成されている面を外側にし、ニッケル板１０及び封止樹脂１８が形成されている面を内側にして配置されている。筐体２８には負荷側外部端子及びテスト用端子の表面に形成された金メッキ層に対応して開口部２８ａが形成されている。

保護回路モジュール１の一方のニッケル板１０に溶接されたニッケル配線２６は二次電池３０の電極３０ａに接続されている。ニッケル配線２６が接続されていないニッケル板１０は二次電池３０の電極３０ｂに接続されている。
保護回路モジュール１によれば、保護回路モジュールの小型化及び低コスト化を実現できるので、電池パックの小型化及び低コスト化を実現できる。

この例では、一方のニッケル板１０を二次電池３０の電極３０ｂに直接接続しているが、これに限定されるものではなく、両方のニッケル板１０を二次電池３０の２つの電極３０ａ，３０ｂにニッケル配線を介して接続するようにしてもよい。

次に、本発明の一実施例である保護回路モジュールの製造方法について図５及び図６を参照して説明する。
図５及び図６は一実施例を説明するための図であり、図５は集合基板を概略的に示す平面図、図６は集合基板の一部分を概略的に示す断面図である。図１と同じ機能を果たす部分には同じ符号を付す。

（１）例えば複数の長方形の配線基板領域３４が設けられた集合基板３２を準備する。ここでは、集合基板３２に配線基板領域３４の長手方向に２個、短手方向に１４個の配線基板領域３４が配列されている。各配線基板領域３４には集合基板３２の一表面３２ａに２つの電池側外部端子４ａ、複数の保護ＩＣチップ用電極４ｂ、複数の電界効果トランジスタチップ用電極４ｃ、複数の電子部品用電極（図示は省略）及び配線パターン（図示は省略）が形成されている。さらに、集合基板３２の一表面３２ａには、配線基板領域３４の短手方向で隣り合う電池側外部端子４ａ，４ａ間にメッキ線３６が形成されている（図５（Ａ）を参照。）。図示はしていないが、メッキ線３６は集合基板３２の一端部に形成されたメッキ用電極に接続されている。

各配線基板領域３４の集合基板３２の裏面３２ｂに、負荷側外部端子（図示は省略）の表面に形成された金メッキ層２４ａとテスト用端子（図示は省略）の表面に形成された金メッキ層（図示は省略）が形成されている（図６（Ａ）を参照。）。金メッキ層２４ａの下地となる負荷側外部端子や、テスト用端子など、集合基板３２の裏面３２ｂに形成された金属材料（図示は省略）は、隣り合う配線基板領域３４，３４間で短絡していない。集合基板３２の裏面３２ｂに形成された金属材料は集合基板３２に形成されたスルーホール（図示は省略）を介してメッキ線３６と電気的に接続されている。金メッキ層２４ａは、金メッキ処理時に、メッキ線３６を介して集合基板３２の裏面３２ｂに形成された金属材料に電圧が印加されて形成されたものである。

（２）電池側外部端子４ａ上、保護ＩＣチップ用電極４ｂ上、電界効果トランジスタチップ用電極４ｃ上に、半田（図示は省略）を介して、ニッケル板１０、保護ＩＣチップ、電界効果トランジスタチップを実装する。保護ＩＣチップ及び電界効果トランジスタチップの実装領域にアンダーフィルを形成する。保護ＩＣチップ及び電界効果トランジスタチップを覆うように、配線基板領域３４の短手方向で連続して封止樹脂１８をポッティング及び硬化させる（図５（Ｂ）及び図６（Ｂ）を参照。）。

（３）集合基板３２の裏面３２ｂにダイシングテープ３８を貼り付ける。ダイシング技術により、集合基板３２の一表面３２ａ側から、配線基板領域３４の短手方向に並ぶ配線基板領域３４の間の集合基板３２に切れ込みをいれてメッキ線３６を切断する（図５（Ｃ）及び図６（Ｃ−１）を参照。）。これにより、各配線基板領域３４は電気的に分断される。ここで、上記集合基板３２に切れ込みを入れる領域は絶縁性材料層６で覆われている。絶縁性材料層６がレジストである場合は、切れ込みを入れる幅と、レジストの構造、層構成（例えば２層レジスト構造であれば上層レジストを下層レジストより後退させた構成）、密着力などを考慮して、切れ込みを入れる際にレジストの剥離や欠けが発生しないように、隣り合う配線基板領域３４間の間隔を決定しておく。

（４）ダイシングテープ３８を剥がした後、配線基板領域３４の金メッキ層２４にテスト端子４０を接触させて配線基板領域３４の機能テストを行なう（図６（Ｃ−２）を参照。）。テスト結果に基づいて、良品と不良品の識別、ロット番号などのマーキングを行なう。

（５）集合基板３２の裏面３２ｂにダイシングテープ（第２ダイシングテープ）４２を貼り付ける。ダイシング技術により、集合基板３２の一表面３２ａ側から、配線基板領域３４間の集合基板３２を切断して、保護回路モジュール１を切り出す（図６（Ｄ−１）を参照。）。その後、ダイシングテープ４２を四方から引っ張って、保護回路モジュール１が剥がれやすくし、さらにダイシングテープ４２に紫外線照射を行なってダイシングテープ４２の粘着力を弱める。ダイシングテープ４２の下から棒状の治具（図示は省略）により１個の保護回路モジュール１を押し上げ、押し上げられた保護回路モジュール１をピックアップ用治具によりバキューム吸着等で取り出す（図５（Ｄ）及び図６（Ｄ−２）を参照。）。その後、キズなどの外観検査を行なう。

従来、保護回路モジュールの集合基板では、集合基板３２の裏面３２ｂにおいて、金メッキ層の下地となる金属材料が隣り合う配線基板領域３４間でメッキ線を介して連続して形成されているために、保護回路モジュールを切り出した後にテストを行なっていた。また、メッキ線を集合基板３２の裏面３２ｂ側から切断しようにも、集合基板３２の表面３２ａには半導体部品が実装されているのでダイシングテープを貼り付けることができなかった。
これに対し、この実施例によれば、集合基板３２の裏面３２ｂにメッキ線は形成されておらず、集合基板３２の表面３２ａに形成されたメッキ線を切断することにより、保護回路モジュールを切り出す前にテストを行なうことができる。
そして、集合基板の状態でテスターを用いて複数の配線基板領域で一括テストを行なうようにすれば、個片化された保護回路モジュールを１個ずつテストする場合に比べて保護回路モジュールの電気的テストが容易になり、テスト工程の時間を短縮でき、テストのコストダウン、ひいては保護回路モジュールの製造コストの低減の効果も得られる。

上記の実施例では、集合基板３２として表面と裏面の２層配線構造のものを用いているが、本発明はこれに限定されるものではない。例えば３層配線構造の集合基板の場合には表面側（半導体部品が実装される側）から第１層目もしくは第２層目又はそれらの両方にメッキ線を配置したり、４層配線構造の集合基板の場合には表面側から第１層目、第２層目もしくは第３層目又はそれらの組合せの配線層にメッキ線を配置したりするなど、少なくとも裏面の配線層にメッキ線を配置しないようにすれば、集合基板の表面側からメッキ線を切断することにより、保護回路モジュールを切り出す前にテストを行なうことができる。
また、上記の実施例では、配線基板領域３４の長手方向に切れ込みを形成しているが、メッキ線を切断するための切れ込みはどのような方向に形成してもよい。また、切れ込みは互いに交差する２方向以上で形成してもよい。

また、図７に示すように、図５（Ｃ）及び図６（Ｃ−２）を参照して説明した上記工程（４）において、ダイシングテープ３８を剥がした後、複数の配線基板領域３４の金メッキ層２４にテスト端子４０をそれぞれ接触させて配線基板領域３４の機能テストを行なうようにしてもよい。これにより、個片化された保護回路モジュールを１個ずつテストする場合に比べて保護回路モジュールの電気的テストが容易になり、テスト工程の時間を短縮でき、テストのコストダウン、ひいては保護回路モジュールの製造コストの低減の効果も得られる。

また、集合基板として３層以上の配線層、例えば図８に示すように４層の配線層をもつ集合基板３２を用いてもよい。図８は製造方法の他の実施例を説明するための工程断面図である。図６と同じ機能を果たす部分には同じ符号を付す。平面図は図５と同じである。図５及び図８を参照してこの実施例を説明する。

（１）集合基板３２の内部に第２層目配線層からなるメッキ線６８と、第３層目配線層７０が形成されている。集合基板３２の内部の図示しない領域において第２層目配線層が形成されている。メッキ線６８以外の第２層目配線層及び第３層目配線層７０は隣り合う配線基板領域３４，３４で分離されている。集合基板３２の一表面３２ａに形成された電池側外部端子４ａ、保護ＩＣチップ用電極４ｂ、電界効果トランジスタチップ用電極４ｃ、電子部品用電極（図示は省略）及び配線パターン（図示は省略）は第１層目配線層から形成されたものであり、集合基板３２の裏面３２ｂに形成された負荷側外部端子（図示は省略）及びテスト用端子（図示は省略）は第４層目配線層から形成されたものである（図８（Ａ）を参照。）。その他の構成は図５（Ａ）及び図６（Ａ）と同じである。

（２）図５（Ｂ）及び図６（Ｂ）を参照して説明した上記工程（２）と同じ工程により、電池側外部端子４ａ上、保護ＩＣチップ用電極４ｂ上、電界効果トランジスタチップ用電極４ｃ上に、半田（図示は省略）を介して、ニッケル板１０、保護ＩＣチップ、電界効果トランジスタチップを実装し、保護ＩＣチップ及び電界効果トランジスタチップの実装領域にアンダーフィルを形成し、封止樹脂１８を形成する（図５（Ｂ）及び図８（Ｂ）を参照。）。

（３）集合基板３２の裏面３２ｂにダイシングテープ３８を貼り付ける。ダイシング技術により、集合基板３２の一表面３２ａ側から、配線基板領域３４の短手方向に並ぶ配線基板領域３４の間の集合基板３２に切れ込みをいれてメッキ線３６及びメッキ線６８を切断する（図５（Ｃ）及び図８（Ｃ−１）を参照。）。これにより、各配線基板領域３４は電気的に分断される。ここでも、上記集合基板３２に切れ込みを入れる領域は絶縁性材料層６で覆われている。絶縁性材料層６がレジストである場合は、切れ込みを入れる幅と、レジストの構造、層構成（例えば２層レジスト構造であれば上層レジストを下層レジストより後退させた構成）、密着力などを考慮して、切れ込みを入れる際にレジストの剥離や欠けが発生しないように、隣り合う配線基板領域３４間の間隔を決定しておく。

（４）ダイシングテープ３８を剥がした後、配線基板領域３４の金メッキ層２４にテスト端子４０を接触させて配線基板領域３４の機能テストを行なう（図８（Ｃ−２）を参照。）。テスト結果に基づいて、良品と不良品の識別、ロット番号などのマーキングを行なう。ここで、図７に示したように、複数の配線基板領域３４の金メッキ層２４にテスト端子４０をそれぞれ接触させて配線基板領域３４の機能テストを行なうようにしてもよい。

（５）図５（Ｄ）、図６（Ｄ−１）及び図６（Ｄ−２）を参照して説明した上記工程（５）と同様にして、集合基板３２の裏面３２ｂにダイシングテープ４２を貼り付け、ダイシング技術により保護回路モジュール１を切り出し（図８（Ｄ−１）を参照。）、保護回路モジュール１を取り出す（図５（Ｄ）及び図８（Ｄ−２）を参照。）。その後、キズなどの外観検査を行なう。

この実施例では、第１層目及び第２層目の配線層にメッキ線３６，６８が形成された４層配線構造の集合基板３２を用いているが、集合基板はこれに限定されるものではなく、例えば第２層目配線層のみにメッキ線が形成されていてもよいし、第１層目及び第３層目の配線層にメッキ線が形成されていてもよいし、第２層目及び第３層目の配線層にメッキ線が形成されていてもよいし、第１層目、第２層目及び第３層目の配線層にメッキ線が形成されていてもよい。また、集合基板は３層配線構造のものであってもよいし、５層以上の配線構造をもつものであってもよい。いずれの場合であっても、集合基板の裏面に形成された配線層にメッキ線が形成されていなければ、集合基板の表面側から切れ込みを形成してメッキ線を切断することができる。

また、上記の実施例では電子部品実装体として保護回路モジュールを対象にしているが、本発明の対象は保護回路モジュールに限定されるものではなく、他の電子部品実装体であってもよい。
また、上記の実施例では集合基板上に電子部品及び半導体部品を実装しているが、本発明はこれに限定されるものではなく、電子部品及び半導体部品のいずれか一方を集合基板上に実装するようにしてもよい。

以上、本発明の実施例を説明したが、本発明はこれらに限定されるものではなく、形状、材料、配置などは一例であり、特許請求の範囲に記載された本発明の範囲内で種々の変更が可能である。

本発明の製造方法により製造された電子部品実装体の一例である保護回路モジュールを示す概略図であり、（Ａ）は一表面側の概略斜視図、（Ｂ）は裏面側の概略斜視図、（Ｃ）は（Ａ）のＡ−Ａ位置での断面図である。 （Ａ）は保護ＩＣチップの実装領域近傍を拡大して示す断面図、（Ｂ）は電界効果トランジスタチップの実装領域近傍を拡大して示す断面図、（Ｃ）は電子部品の実装領域近傍を拡大して示す断面図である。 二次電池と電池側外部端子を電気的に接続するための配線部材が接続された保護回路モジュールの一実施例を示す図であり、（Ａ）は一表面側の平面図、（Ｂ）は裏面側の平面図である。 電池パックの一実施例を一部断面で示す平面図である。 一実施例を説明するための図であり、集合基板を概略的に示す平面図である。 同実施例を説明するための図であり、集合基板の一部分を概略的に示す断面図である。 製造方法の他の実施例を説明するための断面図である。 製造方法のさらに他の実施例を説明するための断面図である。 二次電池の保護回路モジュールの一例を示す回路図である。

符号の説明

１ 保護回路モジュール
２ 配線基板
２ａ 配線基板の一表面
２ｂ 配線基板の裏面
４ａ 電池側外部端子
４ｂ 保護ＩＣチップ用電極
４ｃ 電界効果トランジスタチップ用電極
６ 絶縁性材料層
６ａ，６ｂ，６ｃ 開口部
８ａ，８ｂ，８ｃ 半田
１０ ニッケル板（金属板）
１２ 保護ＩＣチップ（半導体部品）
１２ａ，１４ａ 外部接続端子
１４ 電界効果トランジスタチップ（半導体部品）
１５ 電子部品
１５ａ 電子部品の電極
１６ アンダーフィル
１８ 封止樹脂
２０ａ 負荷側外部端子
２０ｂ テスト用端子
２２ 絶縁性材料層
２２ａ，２２ｂ 開口部
２４ａ，２４ｂ 金メッキ層
２６ ニッケル配線（配線部材）
２８ 筐体
３０ 二次電池
３０ａ，３０ｂ 電極
３２ 集合基板
３２ａ 集合基板の表面
３２ｂ 集合基板の裏面
３４ 配線基板領域
３６，６８ メッキ線
３８ ダイシングテープ
４０ テスト端子
４２ 第２ダイシングテープ

Claims (7)

1. 一表面に配置された表面側端子、及び、電子部品用電極もしくは半導体部品用電極又はその両方と、裏面に配置された裏面側端子を備えた電子部品実装体の配線基板領域が複数配列されておりメッキ線が負荷側外部端子と同じ配線層ではなく裏面側端子に対して表面側端子側の配線層によって形成されている集合基板を用い、各配線基板領域に電子部品もしくは半導体部品又はその両方を実装する電子部品実装工程と、
   前記表面側端子配置領域を除き、前記電子部品もしくは前記半導体部品又はその両方の実装領域を含んで封止樹脂を前記集合基板の表面に形成する樹脂封止工程と、
   前記集合基板の裏面にダイシングテープを貼り付け、前記メッキ線を切断できる程度の切れ込みを前記集合基板の配線基板領域間の領域に形成して各配線基板領域を電気的に分離するハーフカット工程と、
   前記ダイシングテープを剥がし、前記裏面側端子にテスト端子を接触させて前記配線基板領域の電気的テストを行なうテスト工程と、
   前記集合基板の裏面に第２ダイシングテープを貼り付け、前記集合基板の配線基板領域間の領域を切断して電子部品実装体を切り出す個片化工程を含む電子部品実装体の製造方法。
2. 前記テスト工程において、複数の配線基板領域に同時に前記テスト端子をそれぞれ接触させて複数の配線基板領域で同時に電気的テストを行なう請求項１に記載の電子部品実装体の製造方法。
3. 前記集合基板は表面と裏面に配線層をもつ２層配線構造のものである請求項１又は２に記載の電子部品実装体の製造方法。
4. 前記集合基板は３層以上の配線構造をもつものであり、前記メッキ線は前記集合基板の表面の配線層もしくは集合基板内部の配線層又はそれらのうちの複数層に形成されている請求項１又は２に記載の電子部品実装体の製造方法。
5. 前記集合基板は４層以上の配線構造をもつものであり、前記メッキ線は前記集合基板の表面の配線層もしくは集合基板内部の最も表面側の配線層又はその両方に形成されている請求項１又は２に記載の電子部品実装体の製造方法。
6. 前記電子部品実装体は二次電池の保護回路モジュールである請求項１から５のいずれかに記載の電子部品実装体の製造方法。
7. 請求項１から６のいずれかに記載の電子部品実装体の製造方法により製造した電子部品実装体。

Images