JPH02206153A - 半導体部品の製造方法及びその製造方法に使用するリードフレーム - Google Patents
半導体部品の製造方法及びその製造方法に使用するリードフレームInfo
- Publication number
- JPH02206153A JPH02206153A JP2722389A JP2722389A JPH02206153A JP H02206153 A JPH02206153 A JP H02206153A JP 2722389 A JP2722389 A JP 2722389A JP 2722389 A JP2722389 A JP 2722389A JP H02206153 A JPH02206153 A JP H02206153A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- frame
- external terminals
- external terminal
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 238000000034 method Methods 0.000 claims abstract description 27
- 238000000465 moulding Methods 0.000 claims abstract description 15
- 229920003002 synthetic resin Polymers 0.000 claims description 5
- 239000000057 synthetic resin Substances 0.000 claims description 5
- 238000004806 packaging method and process Methods 0.000 claims description 4
- 238000005520 cutting process Methods 0.000 claims description 3
- 238000011056 performance test Methods 0.000 claims description 2
- 238000007689 inspection Methods 0.000 abstract description 4
- 238000012546 transfer Methods 0.000 abstract description 2
- 102100040853 PRKC apoptosis WT1 regulator protein Human genes 0.000 description 3
- 101710162991 PRKC apoptosis WT1 regulator protein Proteins 0.000 description 3
- 238000004080 punching Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体チップの部分を、合成樹脂のモールド
部にて、前記半導体チップに対する複数本の外部端子が
、突出するようにパッケージした形式の半導体部品を製
造する方法、及びその製造方法に使用するリードフレー
ムに関するものである。
部にて、前記半導体チップに対する複数本の外部端子が
、突出するようにパッケージした形式の半導体部品を製
造する方法、及びその製造方法に使用するリードフレー
ムに関するものである。
一般に、この形式の半導体装置は、フープ状リードフレ
ームの左右両端縁における両フレーム枠の各々から内向
きに突出した複数本の外部端子のうち少なくとも一つの
外部端子に対して半導体チップをグイボンディングする
工程、前記半導体チップと他の外部端子との間をワイヤ
等にて接続する工程、前記半導体チップの部分をパッケ
ージするための合成樹脂製モールド部を成形する工程、
次いで、前記半導体チップの性能を検査する工程、及び
前記各外部端子を所定の形状にフォーミング加工する工
程等の各種の工程を経て製造される。
ームの左右両端縁における両フレーム枠の各々から内向
きに突出した複数本の外部端子のうち少なくとも一つの
外部端子に対して半導体チップをグイボンディングする
工程、前記半導体チップと他の外部端子との間をワイヤ
等にて接続する工程、前記半導体チップの部分をパッケ
ージするための合成樹脂製モールド部を成形する工程、
次いで、前記半導体チップの性能を検査する工程、及び
前記各外部端子を所定の形状にフォーミング加工する工
程等の各種の工程を経て製造される。
そして、前記検査工程は、各外部端子のうち任意の外部
端子に給電し、他の外部端子から所定の出力が得られる
か否かを測定することによって行うものであるから、こ
の検査に際しては、各外部端子の相互間が、リードフレ
ームを介して電気的に導通しない状態にしなければなら
ない。
端子に給電し、他の外部端子から所定の出力が得られる
か否かを測定することによって行うものであるから、こ
の検査に際しては、各外部端子の相互間が、リードフレ
ームを介して電気的に導通しない状態にしなければなら
ない。
そこで、従来は、前記モールド部を成形する工程が終わ
った段階で半導体部品をリードフレームから切り放し、
この切り放した半導体部品を、検査装置に供給して性能
を検査する工程、及びフォーミング加工する工程等と云
ったその後における各種工程に移行するようにしている
。
った段階で半導体部品をリードフレームから切り放し、
この切り放した半導体部品を、検査装置に供給して性能
を検査する工程、及びフォーミング加工する工程等と云
ったその後における各種工程に移行するようにしている
。
しかし、このように１、半導体部品を、モールド部の成
形工程が終わった段階でリードフレームから切り放すこ
とは、この後における検査工程、及びフォーミング加工
工程等の各種工程への移行に際して、リードフし・−ム
から切り放した半導体部品を、−個ずつ別々に取扱・搬
送するようにしなければならないから、これに多大の手
数を必要とするばかりか、非能率的で、コストが大幅に
アンプするのであり、しかも、前記−個ずつ別々の取扱
・搬送に際して、各外部端子を変形することが多発する
と云う不具合があった。
形工程が終わった段階でリードフレームから切り放すこ
とは、この後における検査工程、及びフォーミング加工
工程等の各種工程への移行に際して、リードフし・−ム
から切り放した半導体部品を、−個ずつ別々に取扱・搬
送するようにしなければならないから、これに多大の手
数を必要とするばかりか、非能率的で、コストが大幅に
アンプするのであり、しかも、前記−個ずつ別々の取扱
・搬送に際して、各外部端子を変形することが多発する
と云う不具合があった。
本発明は、これらの不具合を解消した製造方法、その製
造方法に使用するリードフレームを提供するものである
。
造方法に使用するリードフレームを提供するものである
。
この目的を達成するため請求項１の方法は、フープ状リ
ードフレームの左右両端縁における両フレーム枠の各々
から内向きに突出した複数本の外部端子のうち少なくと
も一つの外部端子に対して半導体チップをグイボンディ
ングする工程と、前記半導体チップと他の外部端子との
間を接続する工程と、前記半導体チップの部分をパッケ
ージするための合成樹脂製モールド部を成形する工程と
から成る半導体部品の製造方法において、前記リードフ
レームにおけるフレーム枠、或いは、両フレーム枠の相
互間を連結するセクションバーに、前記外部端子に非接
続の状態で突出する支持用バーを一体的に造形する一方
、前記モールド部の成形工程に際して、前記支持用バー
における先端をモールド部内に埋め込むようにして成形
し、次いで、前記各外部端子を、リードフレームより切
断して、半導体チップの性能検査及び各外部端子のフォ
ーミング加工を行ったのち、前記支持用バーを切断する
ことにした。
ードフレームの左右両端縁における両フレーム枠の各々
から内向きに突出した複数本の外部端子のうち少なくと
も一つの外部端子に対して半導体チップをグイボンディ
ングする工程と、前記半導体チップと他の外部端子との
間を接続する工程と、前記半導体チップの部分をパッケ
ージするための合成樹脂製モールド部を成形する工程と
から成る半導体部品の製造方法において、前記リードフ
レームにおけるフレーム枠、或いは、両フレーム枠の相
互間を連結するセクションバーに、前記外部端子に非接
続の状態で突出する支持用バーを一体的に造形する一方
、前記モールド部の成形工程に際して、前記支持用バー
における先端をモールド部内に埋め込むようにして成形
し、次いで、前記各外部端子を、リードフレームより切
断して、半導体チップの性能検査及び各外部端子のフォ
ーミング加工を行ったのち、前記支持用バーを切断する
ことにした。
また、請求項２のリードフレームは、左右両端縁におけ
る両フレーム枠を、セクションバーにて互いに連結し、
前記両フレーム枠に複数本の外部端子を内向きに造形し
て成るリードフレームにおいて、前記フレーム枠、或い
は、前記セクション六−に、前記外部端子に非接続の状
態で突出する支持用バーを一体的に造形する構成にした
。
る両フレーム枠を、セクションバーにて互いに連結し、
前記両フレーム枠に複数本の外部端子を内向きに造形し
て成るリードフレームにおいて、前記フレーム枠、或い
は、前記セクション六−に、前記外部端子に非接続の状
態で突出する支持用バーを一体的に造形する構成にした
。
本発明は、前記のように、リードフレームにおけるフレ
ーム枠、或いは、両フレーム粋の相互間を連結するセク
ションバーに、前記外部端子に非接続の状態で突出する
支持用バーを一体的に造形し、モールド部の成形工程に
際して、前記支持用バーにおける先端をモールド部内に
埋め込むようにして成形するものであるから、各外部端
子の総てを、リードフレームより切断したあとにおいて
も、前記モールド部の成形後における半導体部品を、リ
ードフレームに対し、前記支持用バーを介して取付けた
ままの状態に保持することができる。
ーム枠、或いは、両フレーム粋の相互間を連結するセク
ションバーに、前記外部端子に非接続の状態で突出する
支持用バーを一体的に造形し、モールド部の成形工程に
際して、前記支持用バーにおける先端をモールド部内に
埋め込むようにして成形するものであるから、各外部端
子の総てを、リードフレームより切断したあとにおいて
も、前記モールド部の成形後における半導体部品を、リ
ードフレームに対し、前記支持用バーを介して取付けた
ままの状態に保持することができる。
従って、本発明によると、半導体部品の製造に際して、
その半導体チップに対する性能検査、及び各外部端子に
対するフォーミング加工等の各種工程を、リードフレー
ムに取付けた状態で行うことができ、換言すると、モー
ルド部成形後の′４′導体部品を、リートフＩ／−ムに
欧付けた状態で、その後における検査工程、及びフォー
ミング加工工程等の各種の工程に移送することが、至極
簡単に、且つ、迅速に行うことができるから、製造コス
ｌ−を大幅に低減することができると共に、各外部端子
に、変形が発生ずることを確実に低減できる効果を有す
る。
その半導体チップに対する性能検査、及び各外部端子に
対するフォーミング加工等の各種工程を、リードフレー
ムに取付けた状態で行うことができ、換言すると、モー
ルド部成形後の′４′導体部品を、リートフＩ／−ムに
欧付けた状態で、その後における検査工程、及びフォー
ミング加工工程等の各種の工程に移送することが、至極
簡単に、且つ、迅速に行うことができるから、製造コス
ｌ−を大幅に低減することができると共に、各外部端子
に、変形が発生ずることを確実に低減できる効果を有す
る。
また、リードフレームには、当該リードフレームを金属
素材板から打ち抜くときにおいて、前記支持用パーを形
成するだけで良いから、リードフレームの大幅な価格の
アップを招来することがないのである。
素材板から打ち抜くときにおいて、前記支持用パーを形
成するだけで良いから、リードフレームの大幅な価格の
アップを招来することがないのである。
以下、本発明の実施例を、半導体部品として三本の外部
端子を備えたトランジスタを製造することに適用した場
合の図面について説明する。
端子を備えたトランジスタを製造することに適用した場
合の図面について説明する。
第１図において、符号１ば、薄金属板製にてフープ状に
構成したリードフレームを示し、該リードフレーム１は
、その左右両端縁における両フレーム枠２，３と、該両
フレーム枠２，３の相互間を長手方向に沿って適宜ピッ
チＰの間隔で一体的に連結するセクションパー４とによ
って構成され、前記両フレーム枠２，３のうち一方のフ
レーム枠２には、前記各セクションパー４間の部位にベ
ース用外部端子５が内向きに一体的に造形され、また、
他方のフレーム枠３には、前記各セクションパー４間の
部位にエミッタ用外部端子６とコレクタ用外部端子７と
が一体的に造形されている。
構成したリードフレームを示し、該リードフレーム１は
、その左右両端縁における両フレーム枠２，３と、該両
フレーム枠２，３の相互間を長手方向に沿って適宜ピッ
チＰの間隔で一体的に連結するセクションパー４とによ
って構成され、前記両フレーム枠２，３のうち一方のフ
レーム枠２には、前記各セクションパー４間の部位にベ
ース用外部端子５が内向きに一体的に造形され、また、
他方のフレーム枠３には、前記各セクションパー４間の
部位にエミッタ用外部端子６とコレクタ用外部端子７と
が一体的に造形されている。
そして、前記リードフレーム１における各セクションパ
ー４の左右両側面には、適宜幅寸法の支持用バー８，９
を、前記エミッタ用外部端子６及びコレクタ用外部端子
７に向ってこれらに非接続の状態で突出するように一体
的に造形する。
ー４の左右両側面には、適宜幅寸法の支持用バー８，９
を、前記エミッタ用外部端子６及びコレクタ用外部端子
７に向ってこれらに非接続の状態で突出するように一体
的に造形する。
前記リードフレーム１を、その長手方向に沿う矢印の方
向に、前記ピッチＰの間隔で間欠的に移送する途次にお
いて、先づ、第２図に示すように、各ハース用外部端子
５の先端に、半導体チップ１０をダイボンディングした
のち、該半導体チップ１０と、前記エミッタ用外部端子
６の先端、及びコレクタ用外部端子７の先端との間を、
金線１１１２等により接続する。
向に、前記ピッチＰの間隔で間欠的に移送する途次にお
いて、先づ、第２図に示すように、各ハース用外部端子
５の先端に、半導体チップ１０をダイボンディングした
のち、該半導体チップ１０と、前記エミッタ用外部端子
６の先端、及びコレクタ用外部端子７の先端との間を、
金線１１１２等により接続する。
次いで、前記リードフレーム１を、第３図に示すように
、成形装置Ａに送り込み、各半導体チップ１０の部分に
、当該部分をパッケージするための熱硬化性合成樹脂製
のモールド部１３を成形することによって、トランジス
タ１４を構成する。
、成形装置Ａに送り込み、各半導体チップ１０の部分に
、当該部分をパッケージするための熱硬化性合成樹脂製
のモールド部１３を成形することによって、トランジス
タ１４を構成する。
この場合において、前記各トランジスタ１４におけるモ
ールド部１３は、当該モールド部１３内に、前記両支持
用バー８，９の先端を埋め込むようにして成形する。
ールド部１３は、当該モールド部１３内に、前記両支持
用バー８，９の先端を埋め込むようにして成形する。
次に、各トランジスタ１４における前記各外部端子５，
６．７と、リードフレーム１における両フレーム枠２，
３との接続部を、第５図に示すように、バンチＢにて打
ち抜く等することにより、各外部端子５．６．７を、リ
ードフレーム１より切断する。
６．７と、リードフレーム１における両フレーム枠２，
３との接続部を、第５図に示すように、バンチＢにて打
ち抜く等することにより、各外部端子５．６．７を、リ
ードフレーム１より切断する。
このとき、各トランジスタ１４におけるモールド部１３
内には、リードフレーム１におけるセクションパー４か
ら突出した両支持用バー８，９の先端が埋め込まれてい
るから、各トランジスタ１４における各外部端子５．６
．７をリードフレーム１より切断しても、当該各トラン
ジスタ１４は、リードフレーム１から外れ落ちることが
なく、リードフレーム１に取付いたままの状態で移送さ
れる。
内には、リードフレーム１におけるセクションパー４か
ら突出した両支持用バー８，９の先端が埋め込まれてい
るから、各トランジスタ１４における各外部端子５．６
．７をリードフレーム１より切断しても、当該各トラン
ジスタ１４は、リードフレーム１から外れ落ちることが
なく、リードフレーム１に取付いたままの状態で移送さ
れる。
これが終わると、前記各トラン・ジスタ１４に対する性
能検査、及び各外部端子５，６．７に対するフォーミン
グ加工等の各種の工程を、当該各トランジスタ１４をリ
ードフレーム１に取付けた状態で行ったのち、両支持用
バー８．９を、第６図に示すように、バンチＣによる打
抜き等にて切断することにより、各トランジスタ１４を
、リードフレーム１から切り放すのである。
能検査、及び各外部端子５，６．７に対するフォーミン
グ加工等の各種の工程を、当該各トランジスタ１４をリ
ードフレーム１に取付けた状態で行ったのち、両支持用
バー８．９を、第６図に示すように、バンチＣによる打
抜き等にて切断することにより、各トランジスタ１４を
、リードフレーム１から切り放すのである。
なお、前記両支持用バー８，９のうちいずれか一方にお
ける支持用バー８を、第７図に示すように、二本等の複
数本に構成したり（勿論、一方の支持用バー８を、二本
等の複数本に構成することに代えて、他方の支持用バー
９を、二本等の複数本に構成したり、両支持用バー８，
９の両方を、二本等の複数本に構成しても良い）、又は
、この支持用パー８，９のうちいずれか一方又は両方を
、広幅に構成したりしても良いのであり、このように両
支持用バー８，９のうちいずれか一方又は両方を、二本
にするか、又は広幅にした場合には、トランジスタ１４
が、リードフレーム１に対して捻れ変位することを防止
することができる。また、前記支持用バーは、前記実施
例のように、セクションパー４に設けることに代えて、
第８図に示すように、リードフレーム１における両フレ
ーム枠２．３から一体的に突出した支持用バー８ａ、９
ａに構成しても良いのである。
ける支持用バー８を、第７図に示すように、二本等の複
数本に構成したり（勿論、一方の支持用バー８を、二本
等の複数本に構成することに代えて、他方の支持用バー
９を、二本等の複数本に構成したり、両支持用バー８，
９の両方を、二本等の複数本に構成しても良い）、又は
、この支持用パー８，９のうちいずれか一方又は両方を
、広幅に構成したりしても良いのであり、このように両
支持用バー８，９のうちいずれか一方又は両方を、二本
にするか、又は広幅にした場合には、トランジスタ１４
が、リードフレーム１に対して捻れ変位することを防止
することができる。また、前記支持用バーは、前記実施
例のように、セクションパー４に設けることに代えて、
第８図に示すように、リードフレーム１における両フレ
ーム枠２．３から一体的に突出した支持用バー８ａ、９
ａに構成しても良いのである。
更にまた、前記実施例は、三本の外部端子を備えたトラ
ンジスタに適用した場合を示したが、本発明は、これに
限らず、五本又は六本の外部端子を備えたトランジスタ
等の他の電子部品に対しても適用できることは云うまで
もない。
ンジスタに適用した場合を示したが、本発明は、これに
限らず、五本又は六本の外部端子を備えたトランジスタ
等の他の電子部品に対しても適用できることは云うまで
もない。
図面は本発明の実施例を示し、第１図はリードフレーム
の平面図、第２図は半導体チップをダイボンディングし
たときの平面図、第３図はモール１部を成形したときの
平面図、第４図は第３図のＩＶ−ＩＶ視視向面図第５図
は各外部端子を切断したときの平面図、第６図はトラン
ジスタをリードフレームから切り放すときの平面図、第
７図及び第８図は支持用バーの変形例を示す平面図であ
る。 」・・・・リードフレーム、２，３・・・・フレーム枠
、４・・・・セクションパー、５． ６． ７・・・・
外部端子、８．９．８ａ、９ａ・・・・支持用バー、１
０・・・・半導体チップ、１１．１２・・・・金線、１
３・・・・モールド部、１４・・・・トランジスタ。 特許出願人 口 −ム株式会社
の平面図、第２図は半導体チップをダイボンディングし
たときの平面図、第３図はモール１部を成形したときの
平面図、第４図は第３図のＩＶ−ＩＶ視視向面図第５図
は各外部端子を切断したときの平面図、第６図はトラン
ジスタをリードフレームから切り放すときの平面図、第
７図及び第８図は支持用バーの変形例を示す平面図であ
る。 」・・・・リードフレーム、２，３・・・・フレーム枠
、４・・・・セクションパー、５． ６． ７・・・・
外部端子、８．９．８ａ、９ａ・・・・支持用バー、１
０・・・・半導体チップ、１１．１２・・・・金線、１
３・・・・モールド部、１４・・・・トランジスタ。 特許出願人 口 −ム株式会社
Claims (2)
- （１）、フープ状リードフレームの左右両端縁における
両フレーム枠の各々から内向きに突出した複数本の外部
端子のうち少なくとも一つの外部端子に対して半導体チ
ップをダイボンディングする工程と、前記半導体チップ
と他の外部端子との間を接続する工程と、前記半導体チ
ップの部分をパッケージするための合成樹脂製モールド
部を成形する工程とから成る半導体部品の製造方法にお
いて、前記リードフレームにおけるフレーム枠、或いは
、両フレーム枠の相互間を連結するセクションバーに、
前記外部端子に非接続の状態で突出する支持用バーを一
体的に造形する一方、前記モールド部の成形工程に際し
て、前記支持用バーにおける先端をモールド部内に埋め
込むようにして成形し、次いで、前記各外部端子を、リ
ードフレームより切断して、半導体チップの性能検査及
び各外部端子のフォーミング加工を行ったのち、前記支
持用バーを切断することを特徴とする半導体部品の製造
方法。 - （２）、左右両端縁における両フレーム枠を、セクショ
ンバーにて互いに連結し、前記両フレーム枠に複数本の
外部端子を内向きに造形して成るリードフレームにおい
て、前記フレーム枠、或いは、前記セクションバーに、
前記外部端子に非接続の状態で突出する支持用バーを一
体的に造形したことを特徴とするリードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1027223A JP2617218B2 (ja) | 1989-02-06 | 1989-02-06 | 半導体部品の製造方法及びその製造方法に使用するリードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1027223A JP2617218B2 (ja) | 1989-02-06 | 1989-02-06 | 半導体部品の製造方法及びその製造方法に使用するリードフレーム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02206153A true JPH02206153A (ja) | 1990-08-15 |
| JP2617218B2 JP2617218B2 (ja) | 1997-06-04 |
Family
ID=12215099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1027223A Expired - Lifetime JP2617218B2 (ja) | 1989-02-06 | 1989-02-06 | 半導体部品の製造方法及びその製造方法に使用するリードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2617218B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1329952A2 (de) | 2002-01-21 | 2003-07-23 | W.C. Heraeus GmbH & Co. KG | Verfahren zum Fixieren von Chipträgern |
| WO2008134426A2 (en) * | 2007-04-27 | 2008-11-06 | Microchip Technology Incorporated | Leadframe configuration to enable strip testing of sot-23 packages and the like |
| JP2012028699A (ja) * | 2010-07-27 | 2012-02-09 | Panasonic Corp | 半導体装置、リードフレーム集合体及びその製造方法 |
| JP2016042600A (ja) * | 2015-12-17 | 2016-03-31 | 大日本印刷株式会社 | リードフレーム、リードフレームの多面付け体、樹脂付きリードフレーム、樹脂付きリードフレームの多面付け体、光半導体装置 |
| JP2017005247A (ja) * | 2015-06-09 | 2017-01-05 | 日亜化学工業株式会社 | 発光装置の製造方法及び発光装置 |
| CN106848166A (zh) * | 2015-12-07 | 2017-06-13 | 泰科电子(上海)有限公司 | 电池模组的引线框架组件及电池模组 |
| JP2018029105A (ja) * | 2016-08-16 | 2018-02-22 | 日亜化学工業株式会社 | 発光装置の製造方法及び複合基板 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5690544A (en) * | 1979-12-22 | 1981-07-22 | Fujitsu Ltd | Production of semiconductor device |
| JPS59103361A (ja) * | 1983-09-21 | 1984-06-14 | Hitachi Ltd | 樹脂封止型半導体装置用リ−ドフレ−ム |
| JPS605549A (ja) * | 1983-06-24 | 1985-01-12 | Toshiba Corp | 樹脂封止型半導体装置の製造方法 |
-
1989
- 1989-02-06 JP JP1027223A patent/JP2617218B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5690544A (en) * | 1979-12-22 | 1981-07-22 | Fujitsu Ltd | Production of semiconductor device |
| JPS605549A (ja) * | 1983-06-24 | 1985-01-12 | Toshiba Corp | 樹脂封止型半導体装置の製造方法 |
| JPS59103361A (ja) * | 1983-09-21 | 1984-06-14 | Hitachi Ltd | 樹脂封止型半導体装置用リ−ドフレ−ム |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1329952A2 (de) | 2002-01-21 | 2003-07-23 | W.C. Heraeus GmbH & Co. KG | Verfahren zum Fixieren von Chipträgern |
| EP1329952A3 (de) * | 2002-01-21 | 2009-03-04 | W.C. Heraeus GmbH | Verfahren zum Fixieren von Chipträgern |
| WO2008134426A2 (en) * | 2007-04-27 | 2008-11-06 | Microchip Technology Incorporated | Leadframe configuration to enable strip testing of sot-23 packages and the like |
| WO2008134427A1 (en) * | 2007-04-27 | 2008-11-06 | Microchip Technology Incorporated | Leadframe configuration to enable strip testing of sot-23 packages and the like |
| WO2008134426A3 (en) * | 2007-04-27 | 2008-12-24 | Microchip Tech Inc | Leadframe configuration to enable strip testing of sot-23 packages and the like |
| JP2012028699A (ja) * | 2010-07-27 | 2012-02-09 | Panasonic Corp | 半導体装置、リードフレーム集合体及びその製造方法 |
| JP2017005247A (ja) * | 2015-06-09 | 2017-01-05 | 日亜化学工業株式会社 | 発光装置の製造方法及び発光装置 |
| CN106848166A (zh) * | 2015-12-07 | 2017-06-13 | 泰科电子(上海)有限公司 | 电池模组的引线框架组件及电池模组 |
| CN106848166B (zh) * | 2015-12-07 | 2024-03-08 | 泰科电子(上海)有限公司 | 电池模组的引线框架组件及电池模组 |
| JP2016042600A (ja) * | 2015-12-17 | 2016-03-31 | 大日本印刷株式会社 | リードフレーム、リードフレームの多面付け体、樹脂付きリードフレーム、樹脂付きリードフレームの多面付け体、光半導体装置 |
| JP2018029105A (ja) * | 2016-08-16 | 2018-02-22 | 日亜化学工業株式会社 | 発光装置の製造方法及び複合基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2617218B2 (ja) | 1997-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9363901B2 (en) | Making a plurality of integrated circuit packages | |
| JPH0546045U (ja) | 半導体パツケージ | |
| JPH0712893A (ja) | 半導体装置を試験装置に結合するための方法および装置 | |
| JPH02206153A (ja) | 半導体部品の製造方法及びその製造方法に使用するリードフレーム | |
| JP2003031595A (ja) | 半導体パッケージの製造方法および半導体パッケージ | |
| JP2713510B2 (ja) | 電子部品の製造方法 | |
| JPH08227964A (ja) | リードフレーム、半導体集積回路装置、半導体集積回路装置製造方法及び半導体集積回路装置製造装置 | |
| JP2617218C (ja) | ||
| JPH1098060A (ja) | 電子部品の製造方法及びその電子部品の検査方法 | |
| JPH0730042A (ja) | 半導体装置用リードフレーム、それを用いた半導体装置及びその製造方法 | |
| US6436736B1 (en) | Method for manufacturing a semiconductor package on a leadframe | |
| JPH02230760A (ja) | 半導体部品の製造方法 | |
| JP3057390B2 (ja) | 電子部品の製造方法 | |
| JPS6318652A (ja) | 半導体装置の製造方法 | |
| JPH08172140A (ja) | 半導体装置とそれに用いるリードフレームおよびその搬送方法並びにその測定方法 | |
| JPS614263A (ja) | 自動ギヤングボンデイング用接続テ−プ | |
| JP3173909B2 (ja) | 電子部品の組立方法 | |
| JPH04263459A (ja) | 半導体装置の製造方法 | |
| JPH01215053A (ja) | リードフレームおよびそれを用いた半導体装置の製造方法 | |
| JPH04158562A (ja) | 半導体装置、それに用いるリードフレーム、半導体装置の製造方法および半導体装置の検査方法 | |
| JP3405303B2 (ja) | リードフレーム及び電子部品の製造方法 | |
| JPH065759A (ja) | 半導体デバイスの製造方法 | |
| JPS59123247A (ja) | 半導体装置の製造方法 | |
| JPH08250640A (ja) | リードフレーム及びこれを用いた樹脂封止型半導体装置の製造方法 | |
| JPH08316397A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |