JPH0712893A - 半導体装置を試験装置に結合するための方法および装置 - Google Patents

半導体装置を試験装置に結合するための方法および装置

Info

Publication number
JPH0712893A
JPH0712893A JP6099323A JP9932394A JPH0712893A JP H0712893 A JPH0712893 A JP H0712893A JP 6099323 A JP6099323 A JP 6099323A JP 9932394 A JP9932394 A JP 9932394A JP H0712893 A JPH0712893 A JP H0712893A
Authority
JP
Japan
Prior art keywords
semiconductor device
contact
lead
leads
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6099323A
Other languages
English (en)
Inventor
Maureen Sugai
モリーン・スガイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH0712893A publication Critical patent/JPH0712893A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433Sockets for IC's or transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【目的】 リードが成形される前に封入された半導体装
置の試験を可能にする。 【構成】 パッケージ入り半導体装置(44)を試験す
るための試験用取付具(10)を制作しかつ使用する方
法である。試験用取付具(10)は非導電性ハウジング
(11)および接触子アセンブリ(30)を含む。接触
子アセンブリは接触子リード(31)を有しかつハウジ
ングから除去可能である。接触子アセンブリはハウジン
グに装着され接触子リードが上部カンチレバー構造(2
0)と下部カンチレバー構造(21)の間で互いに入り
込むようにされる。試験用取付具(10)はトリムおよ
び成形装置(40)の第1のツールセット(41)およ
び第2のツールセット(42)の間にある試験装置(4
6)に結合される。パッケージ入り半導体装置(44)
は試験用取付具(10)と接触するよう配置されかつ試
験される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、一般的には、半導体装
置の試験に関しかつ、より特定的には、リードフレーム
に取り付けられた単体化されていない(non−sin
gulated)半導体装置の試験に関する。
【0002】
【従来の技術】製造の後、半導体装置は通常機械的なス
トレスから保護するためにパッケージに入れられる。半
導体装置をパッケージングする上で使用される工程は一
般に複数の半導体装置をリードフレームに装着し、半導
体装置とリードフレームとの間でワイヤボンドを形成
し、そして半導体装置をモールド材料内に封入する段階
を含む。引き続き、前記リードフレームはトリミングさ
れ、成形され、かつ分離され、それによって個々のまた
は単体化されたパッケージ入り半導体装置を生成する。
【0003】
【発明が解決しようとする課題】リードフレームに装着
された半導体装置は前記トリミング工程の後に電気的に
試験できるが、それは前記トリミング工程で該半導体装
置が電気的に互いに分離されるからである。しかしなが
ら、大部分の半導体装置製造者はパッケージングされた
半導体装置をそれらが単体化されるまで試験しない。パ
ッケージングされた半導体装置を単体化する前に電気的
に試験することは困難であるが、それはリードフレーム
のリードが非常に壊れやすくかつ傷つきやすい位置にあ
りかつ、したがって、容易に損傷を受けるためである。
リードに対するなんらかの損傷はパッケージングされた
半導体装置の破壊につながる。リードを損傷する確率は
同じ装置を使用してトリミング、成形、および単体化の
工程を順次行なうことにより低減される。
【0004】「リードフレームに取り付けられた集積回
路を試験するための手段および方法(Means an
d Method for Testing Inte
grated Circuits Attached
to a Leadframe)」と題する米国特許第
5,008,615号において、リトルベリー(Lit
tlebury)は集積回路をそれらが封入されている
が単体化される前に試験を行う手段および方法を開示し
ている。特に、リトルベリーの技術はリードフレームの
リードが部分的に「成形された(formed)」後
に、封入された半導体装置を試験することに依存してい
る。
【0005】したがって、単体化の前にパッケージング
された半導体装置を電気的に試験するための方法を持つ
ことが有利であろう。より特定的には、該方法はリード
が「成形される」前に封入された半導体装置を試験すべ
きである。さらに、前記方法はサイクルタイムおよび試
験コストを低減することが望ましい。前記方法はまた単
体化されたパッケージ入り半導体装置が操作される(h
andled)回数を低減すべきである。
【0006】
【課題を解決するための手段および作用】簡単に言え
ば、本発明は半導体装置を試験機(tester)と結
合しかつ引き続き該半導体装置を試験するための方法お
よび装置を提供する。本発明の1つの態様では、試験用
取付具(test fixture)が設けられ、該試
験用取付具はハウジングおよび少なくとも1つの側部を
有している。前記少なくとも1つの側部はマウス(mo
uth)および背面壁(backwall)を有するく
ぼみを含む。少なくとも2つの上部カンチレバー構造が
前記背面壁の上部から伸びており、かつ少なくとも2つ
の下部カンチレバー構造が前記背面壁の下部から伸びて
いる。前記試験用取付具はさらに接触子(contac
tor)アセンブリを有し、該接触子アセンブリは該接
触子アセンブリがハウジングに装着された時に前記少な
くとも2つの上部および下部カンチレバー構造の間に位
置する少なくとも1つのリードを有している。
【0007】本発明の他の態様では、前記試験用取付具
を試験機に係合(mating)させることにより半導
体装置を試験する方法が与えられる。単体化されていな
いパッケージ入り半導体装置が前記試験用取付具の上に
置かれかつ電気的に試験される。
【0008】
【実施例】図1は、本発明にしたがって、リードフレー
ムのリードと係合させるための試験用取付具10の一実
施例の切断分解斜視図を示す。試験用取付具10は頭部
面12、底部面13、および4つの側面14を有する四
角形の電気的に非導電性のハウジングまたはベース11
を含む。空洞またはくぼみ17が各々の側面14から非
導電性ハウジング11内に伸びており、各空洞17は1
対の側壁15、マウス18、および背面壁19を有して
いる。試験用取付具10は4つの空洞17を有する四角
形を持つものとして説明されているが、試験用取付具1
0の形状および側面14から伸びている空洞17の数は
本発明を限定するものでないことが理解されるべきであ
る。さらに、空洞17に関する以下の説明は空洞17の
持つ各側面14に適用される。
【0009】各対の側壁15は対応する側面14から非
導電性ハウジング11内に伸びている。前記対の側壁1
5は互いに実質的に平行であり、それらが伸びている対
応する側面14に対し実質的に垂直であり、かつ側壁1
4の交差によって形成されるコーナから離れている。各
対の側壁15は背面壁19を介して接続されており、こ
の場合背面壁19は前記対の側壁15に対し実質的に垂
直であり、かつ前記対応する側面14に対し実質的に平
行である。各対の側壁15と前記コーナとの間には貫通
するねじ穴16がある。
【0010】さらに、各々の空洞17は上部カンチレバ
ー構造を形成する上部の複数の突出部20と下部カンチ
レバー構造を形成する下部の複数の突出部21を有す
る。カンチレバー20および21は背面壁19の、それ
ぞれ、上部および下部につながりかつこれら上部および
下部からマウス18の方向に伸びている。さらに、これ
らのカンチレバーは互いに実質的に平行であり、かつ互
いに間隔を空けて配置され、背面壁19に実質的に平行
であり、かつ実質的に同じ長さおよび幅を有している。
カンチレバー20および21はほぼ同じ長さおよび幅を
有しているが、カンチレバー20はカンチレバー21よ
り厚みがある。カンチレバー20の厚さが多きいことは
後に説明するように接触子アセンブリ30にとって有利
である。カンチレバー20および21の長さは空洞17
が非導電性ハウジング11内に伸びる距離よりも小さく
なっており、それによってカンチレバー20および21
が側部14を越えて伸びないように構成されている。さ
らに、カンチレバー20および21は縦方向に離れてお
り、それによってそれらの間にギャップ27を形成して
いる。
【0011】試験用取付具10は取り外し可能な接触子
アセンブリ30を有しており、該アセンブリ30は頭部
面、底部面、およびこれらの面から伸びている複数の接
触子リード31を含むケース29を有している。図1に
は単一の取り外し可能な接触子アセンブリ30のみが示
されているが、試験用取付具10は1つより多くの取り
外し可能な接触子アセンブリを持つことが可能なことを
理解すべきである。各接触子リード31は接触子アセン
ブリ30の頭部面から伸びあるいは突出する第1の端部
および前記接触子アセンブリ30の底部面から伸びある
いは突出する第2の端部を有する単一のリードである。
前記第1の端部はパッケージングされた半導体装置44
(図2)から伸びるリードフレームリードとつがい係合
するよう構成され、かつ前記第2の端部はプリント回路
基板35(図2)上の導電性トレース(36)または接
触用パッドと係合するよう構成されている。接触子リー
ド31はケース29内にあるいはケース29を通ってモ
ールドされることが望ましい。したがって、接触子アセ
ンブリ30はその中に接触子リード31がモールドされ
たモールド構造とすることができる。接触子リード31
は図1においては細長い四角形の構造として示されてい
るが、接触子リード31は、例えば、細長い円筒形状を
有するものを含む任意の適切な形状とすることが可能な
ことを理解すべきである。好ましくは、接触子リード3
1は、パラジウム、プラチナ、金、銀、銅および亜鉛を
含みかつJ.M.Neyによって商標名“PALINE
Y”で販売されている貴金属合金、ベリリウム銅、その
他のような弾性導電材料から作成される。
【0012】接触子リード31およびカンチレバー20
および21の数は試験されるべき半導体装置が封入され
るパッケージ形式にしたがって選択される。例えば、4
4ピンのプラスチックリード付きチップキャリヤパッケ
ージ(PLCC)のためには4つの接触子アセンブリ3
0が使用される。各接触子アセンブリ30はケース29
が、それぞれ、上部および下部カンチレバー構造20お
よび21の間に位置するように空洞17と係合される。
さらに、四角形のハウジング11の側面14の各々に空
洞17が存在する。44ピンのPLCCを試験するため
には、各接触子アセンブリ30は22の接触子リード3
1を有し、これらのリードは11個の対に分割され、各
対は並んでおりかつ互いに隣り合う2つの接触子リード
31からなる。したがって、各対の接触子リード31は
パッケージングされた半導体装置の単一のピンまたはリ
ードフレームリードに接触する。半導体のリードフレー
ムごとに2つの接触子リード31を使用することは冗長
度を与えかつ接触子リード31と半導体のリードフレー
ムリードとの間の強固な電気的接続の確率を増大する。
【0013】使用においては、接触子アセンブリ30は
接触子アセンブリ30をギャップ27内に挿入すること
によりハウジング11と係合され、この場合接触子リー
ド31の第1の端部が上部カンチレバー構造20の間に
伸びかつ接触子リード31の第2の端部が下部カンチレ
バー構造21の間に伸びるようにする。言い換えれば、
接触子リード31は、接触子リード31の第1の端部が
上部カンチレバー構造20と互いに入り込みかつ接触子
リード31の第2の端部が下部カンチレバー構造21と
互いに入り込むように、カンチレバー構造20および2
1と協働する。カンチレバー20および21はまたガイ
ド部材とも称される。上部カンチレバー構造20を下部
カンチレバー構造21よりも厚くすることにより接触子
リード31とリードフレームリード(図示せず)との間
のより良好な接触を促進するために接触子リード31の
第1の端部を十分な長さを持つよう形成できる。さら
に、第1の端部をより長くすることは接触子リード31
における付加的な遊び(play)を可能にし、これは
前記第1の端部が消耗してきた場合に該第1の端部の曲
げまたは再形成を可能にし、それによって接触子リード
31の寿命を増大する。
【0014】接触子アセンブリ30は、ねじ穴33が貫
通ねじ穴16と整列するように固定手段32を側面14
に対して配置することにより非導電性ハウジング11に
固定される。次に、ねじ34が各穴33に挿入されかつ
各々の貫通ねじ穴16にねじ込まれる。図1の煩雑化を
避けるためかつ本発明の理解を容易にするために単一の
ねじ34のみが示されている。固定手段32はそこから
伸びておりギャップ27に挿入されかつ接触子アセンブ
リ30に押圧されて接触子アセンブリ30を所定位置に
固定するストッパ(図2の参照数字50)を含む。保持
部材32を非導電性ハウジング11に固定する他の方法
は当業者に良く知られておりかつクリップ、スナップ、
接着材料、その他を含む。
【0015】本発明の理解を容易にするために、試験用
取付具10は図1において1つの側部が分解斜視図とし
て、1つの側部が固定手段32を介して非導電性ハウジ
ング11に固定された接触子アセンブリ30を有するも
のとして、そして2つの側部が接触子アセンブリ30を
持たないものとして示されている。さらに、非導電性ハ
ウジング11は試験工程を容易にするために、例えば、
パッケージングされた半導体装置の存在を指示するため
のセンサと共に使用する中央開口36のような、他の特
徴部分を持つことが可能である。好ましくは、非導電性
ハウジング11は底面13において穴37の部分から伸
びる接触ブロック位置決めピン(図示せず)を含む。接
触ブロック位置決めピンは試験用取付具10を搭載板ま
たは負荷板(loadboard)35(図2)上に位
置決めするよう作用する。さらに、試験用取付具10は
単体化されていないパッケージ入り半導体装置のリード
フレームを試験用取付具10の上に配置するリードフレ
ーム位置決めピン45を含む。また、そこを通って試験
用取付具10が負荷板に取り付けられあるいは固定され
る固定穴39が設けられている。
【0016】次に図2を参照すると、3つのツールセッ
トを有するトリムおよび成形装置40の高度に単純化し
た側面図が示されている。試験用取付具10の構成要素
のいくつかは図1を参照して説明したから、同様の参照
数字が図2において同じあるいは対応する構成要素を示
すために使用されている。さらに図2は、固定手段32
から伸びるストッパ50をより明瞭に示している。さら
に、図2は負荷板35に装着された試験用取付具10お
よび接触子リード31の第2の端部の負荷板35の導電
性トレース36への装着を示している。
【0017】第1のツールセット41はリードのトリム
およびダムバーの除去を提供する。第2のツールセット
42はリードを所望の形状に成形する成形ツールセット
である。第3のツールセット43は各々のパッケージン
グされた半導体装置を個々のユニットに分離する単体化
装置である。トリムおよび成形装置は技術的に良く知ら
れている。さらに、トリムおよび成形装置40は第1の
ツールセット41と第2のツールセット42との間に試
験装置46を持つよう修正される。トリムおよび成形装
置40は、試験装置46と組合わせて、パッケージング
された半導体装置を電気的に試験するための手段として
作用する。試験装置46は複数の導電性トレース36を
有する負荷板35を含み、該負荷板35は1組のねじ
(図示せず)によって試験装置に取り付けることができ
る。負荷板35を試験装置46に取り付ける他の方法
は、例えば、負荷板35を試験装置46に接合し、クリ
ッピングし、あるいはクランプする方法を含む。ハウジ
ング11は試験装置46の負荷板35に取り付けられ
る。
【0018】試験装置46は図2においてはトリムおよ
び成形装置40に実装されているものとして示されてい
るが、図2はトリムおよび成形装置40および試験装置
46の高度に単純化された表現でありかつトリムおよび
成形装置40および試験装置46に対し数多くの他の構
造が存在することが理解されるべきである。例えば、試
験装置46は負荷板35がケーブルを介して試験装置4
6の試験回路に結合されるように構成できる。したがっ
て、負荷板35はトリムおよび成形装置40に装着され
るが、負荷板35が結合される試験回路はトリムおよび
成形装置40の外部に配置されかつトリムおよび成形装
置40から切り離されたものとなっている。したがっ
て、トリムおよび成形装置40と試験装置46との示さ
れた構成は本発明を制限するものではない。
【0019】動作においては、複数の非単体化パッケー
ジ入り半導体装置44は輸送トラック51を介してトリ
ムおよび成形装置40に輸送され、この場合パッケージ
ングされた半導体装置44は互いにリードフレームの部
分47によって接続されている。パッケージングされた
半導体装置44は第1のツールセット41に輸送され、
そこでリードがトリミングされかつダムバーが除去され
る。複数の半導体装置がリードフレーム部分47によっ
て互いに接続されているが、それらは互いに電気的に分
離されていることが理解されるべきである。
【0020】続いて、トリムおよび成形装置40が非単
体化パッケージ入り半導体装置44を輸送トラック51
を介して試験装置46に輸送し、かつ昇降手段52がパ
ッケージ入り半導体装置44を試験用取付具10上に降
下させる(矢印53によって示されている)。したがっ
て、非単体化パッケージ入り半導体装置44はそれが接
触子アセンブリ30と接触して配置されるように試験用
取付具10の上に配置される。より詳細には、リードフ
レームリード(図示せず)は接触子リード31の第1の
端部と接触し、かつ試験装置46が接触子リード31と
接触しているパッケージ入り半導体装置44を試験す
る。次に、昇降手段52が非単体化されたパッケージ入
り半導体装置44を試験用取付具10から上昇させ(矢
印54で示されている)かつ、もし必要であれば、他の
パッケージングされた半導体装置44が試験用取付具1
0の上に置かれかつ試験される。
【0021】試験の後、パッケージングされた半導体装
置44はツールセット42および43に輸送され、それ
ぞれ、リードの「成形(forming)」および単体
化が行なわれる。したがって、単体化された装置はトリ
ムおよび成形装置40から解放される前に試験されてい
る。
【0022】本発明はプラスチックリード付きチップキ
ャリヤに限定されず、例えば、デュアルインライン型パ
ッケージおよびクワドフラッド型パッケージのような、
他のパッケージタイプにも適用できる。さらに、リード
の数は本発明を限定するものではない。言い換えれば、
本発明による試験用取付具は44より多くあるいは少な
いリードを有するパッケージを収容するよう製作でき
る。
【0023】本発明がトリムおよび成形装置における非
単体化パッケージ入り半導体装置のインライン試験に付
いて説明されたが、本発明の試験用取付具10は非単体
化パッケージ入り半導体装置に限定されるものではな
く、リードフレームから切除されたパッケージ入り半導
体装置、すなわち、単体化されたパッケージ入り半導体
装置を試験するためにも有用であることが理解されるべ
きである。
【0024】
【発明の効果】以上のように、本発明によってパッケー
ジ入り半導体装置を試験するための方法が提供されたこ
とが理解されるべきである。本発明の1つの利点は半導
体装置がトリムおよび成形装置において試験され、それ
によって半導体装置が操作されなければならない回数が
低減され、これはパッケージ入り半導体装置を損傷させ
る確率を低減し、並びにパッケージ入り半導体装置の製
造コストを低減することになる。
【0025】さらに、前記“PALINEY”、ベリリ
ウム銅、その他のような、柔軟性ある材料を接触子リー
ド31に使用することにより接触子リード31の再成形
が可能になる。言い換えれば、接触子リード31は十分
な長さおよび柔軟性あるものとし数多くの半導体装置の
試験による磨耗によって磨り減った第1の端部の長さを
補償するために前記リードを曲げることが可能になる。
さらに、接触子リード31の長さおよび柔軟性のためリ
ード31がリードフレームを「こする(scrub)」
ことができるようになり、それによってそれらの間に良
好な電気的接触が生成できる。
【0026】さらに、負荷板上の導電性トレースと半導
体装置上のボンディングパッドとの間の接触子リード3
1の長さは伝送ラインの「スタブ(stub)」として
作用する。接触子リード31はリードフレームのリード
および負荷板の導電性トレース36に接触するから、伝
送ラインの「スタブ」は最小化される。したがって、本
発明の他の利点は半導体ダイのボンディングパッドと負
荷板の間の距離が短縮され、それによって高速度の半導
体装置の試験に関連するいずれの伝送ライン効果をも緩
和する。
【図面の簡単な説明】
【図1】本発明に係わる試験用取付具を示す一部切断分
解斜視図である。
【図2】図1の試験用取付具を使用する試験装置を有す
るトリムおよび成形ツールを示す断面的説明図である。
【符号の説明】
10 試験用取付具 11 非導電性ハウジングまたはベース 12 頭部面 13 底部面 14 側部面 15 側壁 17 空洞またはくぼみ 18 マウス 19 背面壁 20 上部突出部 21 下部突出部 27 ギャップ 29 ケース 30 接触子アセンブリ 31 接触子リード 32 固定手段 33 ねじ穴 34 ねじ 35 負荷板 37 穴 39 固定穴 40 トリムおよび成形装置 41 第1のツールセット 42 第2のツールセット 43 第3のツールセット 44 半導体装置 45 リードフレーム位置決めピン 46 試験装置 47 リードフレームの部分

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 非単体化パッケージ入り半導体装置(4
    4)を試験装置(46)と結合する方法であって、 前記非単体化パッケージ入り半導体装置(44)および
    試験装置(46)を準備する段階、 接触子アセンブリ(30)を提供する段階であって、該
    接触子アセンブリ(30)は頭部側部および底部側部そ
    して少なくとも1つの接触子リード(31)を有するケ
    ース(29)を備え、前記少なくとも1つの接触子リー
    ド(31)は前記頭部側部から突出する第1の端部と前
    記底部側部から突出する第2の端部を有するもの、 くぼみ(17)を有する少なくとも1つの側部を有する
    ハウジング(11)を提供する段階であって、前記くぼ
    み(17)はマウス(18)および背面壁(19)を有
    し、少なくとも2つの上部カンチレバー構造(20)が
    互いに横方向に離れかつ前記背面壁(19)の上部から
    前記マウス(18)の方向に伸びており、かつ少なくと
    も2つの下部カンチレバー構造(21)が互いに横方向
    に離れかつ前記背面壁(19)の下部から前記マウス
    (18)の方向に伸びているもの、 前記接触子アセンブリ(30)を前記ハウジング(1
    1)に係合させる段階であって、前記少なくとも1つの
    接触子リード(31)の第1の端部は前記少なくとも2
    つの上部カンチレバー構造(20)の間にありかつ前記
    少なくとも1つの接触子リード(31)の第2の端部は
    前記少なくとも2つの下部カンチレバー構造(21)の
    間にあるもの、 前記ハウジング(11)を前記試験装置(46)に装着
    する段階、そして前記非単体化パッケージ入り半導体装
    置(44)を前記接触子アセンブリ(30)と接触状態
    に配置する段階、 を具備することを特徴とする非単体化パッケージ入り半
    導体装置(44)を試験装置(46)と結合する方法。
  2. 【請求項2】 半導体装置(44)を試験する方法であ
    って、 トリムおよび成形装置(40)を提供する段階であっ
    て、該トリムおよび成形装置(40)は前記半導体装置
    (44)を試験可能であるもの、 前記半導体装置(44)を試験用取付具10上に配置す
    る段階であって、前記試験用取付具10はそこから伸び
    る複数のガイド部材(20,21)を有するベース(1
    1)および接触子アセンブリ(30)を備え、前記接触
    子アセンブリ(30)は複数のリード(31)を備え該
    複数のリード(31)が前記複数のガイド部材(20,
    21)と互いに入り込むように前記複数のガイド部材
    (20,21)と協働するもの、 前記試験用取付具(10)を前記トリムおよび成形装置
    (40)に装着する段階、そして前記半導体装置(4
    4)を試験する段階、 を具備することを特徴とする半導体装置(44)を試験
    する方法。
  3. 【請求項3】 リードフレームのリードと係合するため
    の試験用取付具(10)であって、 電気的に非導電性のベース(11)であって、該電気的
    に非導電性のベース(11)は少なくとも1つの側部
    (14)を有し、該少なくとも1つの側部(14)は前
    記電気的に非導電性のベース(11)内へと伸びており
    かつ背面壁(19)で終端するくぼみ(17)を有する
    もの、 前記背面壁(19)から伸びている複数のガイド部材
    (20,21)、そして接触子アセンブリ(30)であ
    って、該接触子アセンブリ(30)は頭部側部および底
    部側部並びに前記複数のガイド部材(20,21)と係
    合する複数のリード(31)を有し、各々のリード(3
    1)は第1および第2の端部を有し該第1の端部は前記
    頭部側部から突出しかつ前記第2の端部は前記底部側部
    から突出するもの、 を具備することを特徴とするリードフレームのリードと
    係合するための試験用取付具(10)。
JP6099323A 1993-04-19 1994-04-12 半導体装置を試験装置に結合するための方法および装置 Pending JPH0712893A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US047,901 1993-04-19
US08/047,901 US5440231A (en) 1993-04-19 1993-04-19 Method and apparatus for coupling a semiconductor device with a tester

Publications (1)

Publication Number Publication Date
JPH0712893A true JPH0712893A (ja) 1995-01-17

Family

ID=21951652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6099323A Pending JPH0712893A (ja) 1993-04-19 1994-04-12 半導体装置を試験装置に結合するための方法および装置

Country Status (3)

Country Link
US (2) US5440231A (ja)
EP (1) EP0621484A1 (ja)
JP (1) JPH0712893A (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6741085B1 (en) * 1993-11-16 2004-05-25 Formfactor, Inc. Contact carriers (tiles) for populating larger substrates with spring contacts
US5777873A (en) * 1996-04-29 1998-07-07 Mitsubishi Semiconductor America, Inc. Automated test fixture control system
US6690185B1 (en) 1997-01-15 2004-02-10 Formfactor, Inc. Large contactor with multiple, aligned contactor units
US5956280A (en) * 1998-03-02 1999-09-21 Tanisys Technology, Inc. Contact test method and system for memory testers
US6266342B1 (en) 1998-04-08 2001-07-24 Nortel Networks Limited Adaption resource module and operating method therefor
JP3730428B2 (ja) 1998-12-22 2006-01-05 富士通株式会社 半導体装置試験用コンタクタの製造方法
US6456099B1 (en) * 1998-12-31 2002-09-24 Formfactor, Inc. Special contact points for accessing internal circuitry of an integrated circuit
US7215131B1 (en) * 1999-06-07 2007-05-08 Formfactor, Inc. Segmented contactor
US6259263B1 (en) * 1999-06-11 2001-07-10 Micron Technology, Inc. Compliant contactor for testing semiconductors
US6473702B1 (en) * 2000-06-27 2002-10-29 Advanced Micro Devices, Inc. System and method for integrated singulation and inspection of semiconductor devices
US6690184B1 (en) 2000-08-31 2004-02-10 Micron Technology, Inc. Air socket for testing integrated circuits
US7051427B2 (en) 2000-09-29 2006-05-30 Texas Instruments Incorporated Integrated circuit trimming device broken die sensor
US6617843B2 (en) * 2001-01-15 2003-09-09 Techwing Co., Ltd. Contactor of the device for testing semiconductor device
US6783316B2 (en) 2001-06-26 2004-08-31 Asm Assembly Automation Limited Apparatus and method for testing semiconductor devices
US6729019B2 (en) 2001-07-11 2004-05-04 Formfactor, Inc. Method of manufacturing a probe card
US6709877B2 (en) * 2001-07-23 2004-03-23 Asm Assembly Automation Limited Apparatus and method for testing semiconductor devices
US6989295B1 (en) 2002-01-09 2006-01-24 Bridge Semiconductor Corporation Method of making a semiconductor package device that includes an insulative housing with first and second housing portions
US7190060B1 (en) 2002-01-09 2007-03-13 Bridge Semiconductor Corporation Three-dimensional stacked semiconductor package device with bent and flat leads and method of making same
US6936495B1 (en) 2002-01-09 2005-08-30 Bridge Semiconductor Corporation Method of making an optoelectronic semiconductor package device
US6891276B1 (en) 2002-01-09 2005-05-10 Bridge Semiconductor Corporation Semiconductor package device
US20050142345A1 (en) * 2003-12-30 2005-06-30 Saikumar Jayaraman Curing processes for substrate imprinting, structures made thereby, and polymers used therefor
DE102016004520A1 (de) 2016-04-13 2017-10-19 Rosenberger Hochfrequenztechnik Gmbh & Co. Kg Kontaktstift und Testsockel mit Kontaktstiften

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4047780A (en) * 1976-04-07 1977-09-13 Cedrone Nicholas J Test contactor system for semiconductor device handling apparatus
US4330683A (en) * 1980-12-03 1982-05-18 Bell Telephone Laboratories, Incorporated Encapsulation for semiconductor device
JPS60101888A (ja) * 1983-10-31 1985-06-05 アンプ インコーポレーテッド 電気コネクタ
US4866374A (en) * 1984-10-12 1989-09-12 Daymarc Corporation Contactor assembly for testing integrated circuits
US4683423A (en) * 1985-10-30 1987-07-28 Precision Monolithics, Inc. Leadless chip test socket
US4713611A (en) * 1986-06-23 1987-12-15 Vtc Incorporated Burn-in apparatus for integrated circuits mounted on a carrier tape
US4839587A (en) * 1988-03-29 1989-06-13 Digital Equipment Corporation Test fixture for tab circuits and devices
US4986760A (en) * 1989-05-19 1991-01-22 Minnesota Mining And Manufacturing Company Socket for tab burn-in and test
US4956605A (en) * 1989-07-18 1990-09-11 International Business Machines Corporation Tab mounted chip burn-in apparatus
US5008615A (en) * 1989-11-03 1991-04-16 Motorola, Inc. Means and method for testing integrated circuits attached to a leadframe
US5054188A (en) * 1990-02-20 1991-10-08 Micron Technology, Inc. Trim cut and form machine
US5166609A (en) * 1990-05-24 1992-11-24 Tektronix, Inc. Adapter and test fixture for an integrated circuit device package
US5189363A (en) * 1990-09-14 1993-02-23 Ibm Corporation Integrated circuit testing system having a cantilevered contact lead probe pattern mounted on a flexible tape for interconnecting an integrated circuit to a tester
US5086269A (en) * 1991-03-08 1992-02-04 Hewlett-Packard Company Burn-in process and apparatus
US5177436A (en) * 1991-05-21 1993-01-05 Aseco Corporation Contactor for testing integrated circuit chips mounted in molded carrier rings
US5226823A (en) * 1992-01-09 1993-07-13 Teledyne Kinectics Indexing mechanism for precision alignment of electrical contacts

Also Published As

Publication number Publication date
US5440231A (en) 1995-08-08
EP0621484A1 (en) 1994-10-26
US5691650A (en) 1997-11-25

Similar Documents

Publication Publication Date Title
JPH0712893A (ja) 半導体装置を試験装置に結合するための方法および装置
US6407566B1 (en) Test module for multi-chip module simulation testing of integrated circuit packages
US5600178A (en) Semiconductor package having interdigitated leads
CA1040747A (en) Integrated circuit package utilizing novel heat sink structure
US7696772B2 (en) Strip socket for testing and burn-in having recessed portions with material that extends across a bottom surface of the corresponding semiconductor device
US10658275B2 (en) Resin-encapsulated semiconductor device
US6263563B1 (en) Method of manufacturing and checking electronic components
JPH0231463B2 (ja)
KR101062643B1 (ko) 전자 콤포넌트의 테스트 방법
US6836004B2 (en) Lead frame, and method for manufacturing semiconductor device and method for inspecting electrical properties of small device using the lead frame
JPH0955466A (ja) 積層型の半導体パッケージ及び積層型のパッケージソケット
JPH02206153A (ja) 半導体部品の製造方法及びその製造方法に使用するリードフレーム
JP2503652B2 (ja) 半導体集積回路装置およびその検査方法
KR970002136B1 (ko) 반도체 패키지
JPH06151655A (ja) 半導体素子用実装ソケット及びその実装装置
JPH05175411A (ja) 電子部品搭載基板用のリードフレーム
JPH0878122A (ja) 接続装置
JPH0590453A (ja) 半導体装置の特性検査用ソケツト
KR100190930B1 (ko) 베어 다이의 테스트 지그
JPH03267772A (ja) 接触子可動型icソケット
JP2710203B2 (ja) Icソケット
JPS59113650A (ja) 半導体装置用リ−ドフレ−ム
JPH0737949A (ja) 半導体装置のリードフレーム、半導体装置のテスト用コンタクタ及び半導体装置の製造方法
JPH1041329A (ja) 補助電極付き電気部品及びこの電気部品が設けられた基板
JPH07297349A (ja) 半導体装置及びその試験方法