JPS605549A - 樹脂封止型半導体装置の製造方法 - Google Patents
樹脂封止型半導体装置の製造方法Info
- Publication number
- JPS605549A JPS605549A JP11279183A JP11279183A JPS605549A JP S605549 A JPS605549 A JP S605549A JP 11279183 A JP11279183 A JP 11279183A JP 11279183 A JP11279183 A JP 11279183A JP S605549 A JPS605549 A JP S605549A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- bed
- chip
- pins
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は樹脂封止型半導体装置の製造方法（二関する
もので、特にリードフレーム樹脂封止を施して形成する
半導体装置の製造（二おいて、スクリーニング中の各半
導体チップのベッドが同−屯位（＝なることを防止し製
造能率を向上する。
もので、特にリードフレーム樹脂封止を施して形成する
半導体装置の製造（二おいて、スクリーニング中の各半
導体チップのベッドが同−屯位（＝なることを防止し製
造能率を向上する。
樹脂封止型半導体装置の製造（−用いられるリードフレ
ームは一般に第１図（ニ一部が示されるよう（二、１つ
のリードフレーム内（二複数のＩＣのフレーム部（１）
が連接して形成され、フレーム部（１）にはこれから内
方へ延びる複数の電、愼尋出リード（２） 、 （２）
・・・と、これら電極導出リードの先端（二取囲葦れて
チップベッド（３）がフレームの１対の対回辺（二接間
したベッド吊りビン（４） 、 （４） ｌ＝よって定
位（−配置されてお夛、□ここに第２図（二示すように
半導体チップ（５）がダイボンディングされ、このチッ
プのｒＭ、他は上記電極導出リードの先端にボンディン
グワイヤ（６）、 （６）・・・でワイヤボンディング
される。ついで、樹脂モールド封止を施し第３図（＝示
すようにモールド体（７）に形成したのち、電極導出リ
ードを所定の長さに残してフレームのタイバ一部ととも
に切除する。
ームは一般に第１図（ニ一部が示されるよう（二、１つ
のリードフレーム内（二複数のＩＣのフレーム部（１）
が連接して形成され、フレーム部（１）にはこれから内
方へ延びる複数の電、愼尋出リード（２） 、 （２）
・・・と、これら電極導出リードの先端（二取囲葦れて
チップベッド（３）がフレームの１対の対回辺（二接間
したベッド吊りビン（４） 、 （４） ｌ＝よって定
位（−配置されてお夛、□ここに第２図（二示すように
半導体チップ（５）がダイボンディングされ、このチッ
プのｒＭ、他は上記電極導出リードの先端にボンディン
グワイヤ（６）、 （６）・・・でワイヤボンディング
される。ついで、樹脂モールド封止を施し第３図（＝示
すようにモールド体（７）に形成したのち、電極導出リ
ードを所定の長さに残してフレームのタイバ一部ととも
に切除する。
次に、叙上のリード切断（二より各リードは相互の電気
的短絡が解除されるので、スクリーニングを施す。なお
、この状態においてモールド体（力はベッド吊シピン（
４）、（４）でフレーム部（１）に接続されているので
、リードフレームに連接されている複数のモールド体に
つき各々の′電極導出リードによってスクリーニングが
可能である。
的短絡が解除されるので、スクリーニングを施す。なお
、この状態においてモールド体（力はベッド吊シピン（
４）、（４）でフレーム部（１）に接続されているので
、リードフレームに連接されている複数のモールド体に
つき各々の′電極導出リードによってスクリーニングが
可能である。
次いでヘッド吊υピン（４） 、 （４）を切除して第
４図に示すよう（二手導体装置が形成される。
４図に示すよう（二手導体装置が形成される。
叙上の従来の技術（二よれば、スクリーニングのとき、
各モールド体（半導体装置）はそのチップがポンディン
グされているチップベッドが夫々のベッド吊シビンでフ
レーム部に接続固定されている。この状態はスクリーニ
ングにあたって、その装置に装入するのに能率が良いが
、スクリーニングの測定シーは大きな問題点がある。す
なわち、スクリーニング装置への装入（二はｌ連になっ
ているため自ｉＩｈ装入が容易である上（二、リード曲
がシの発生もなく、リード部にチップベッド（一対応さ
せて設けられている送シ孔（ｌａ） 、 （ｌａ）・・
・（第１図ないし第３図（二よシ、順次スクリーニング
装置の測定ヘッドに送ることができる利点がある。しか
し、リードフレーム内の複数のチップベッドはベッド吊
ｐビンでフレーム部に接続されているため、すべてが同
一゛４位でおる。そこで、チップ内部で屯圧葡発生させ
基板バイアスを行なうチップのスクリーニングで、異常
な基板バイアス磁圧の発生する不良素子が入っていた場
合、そのリードフレーム内（＝ある他のチップの基板バ
イアス磁圧も不良素子の影響を受け正常にスクリーニン
グされない場合を生ずる。そして、このようなものが市
場での初期不良品として指摘される事故がしばしば生ず
るという重大な問題がある。
各モールド体（半導体装置）はそのチップがポンディン
グされているチップベッドが夫々のベッド吊シビンでフ
レーム部に接続固定されている。この状態はスクリーニ
ングにあたって、その装置に装入するのに能率が良いが
、スクリーニングの測定シーは大きな問題点がある。す
なわち、スクリーニング装置への装入（二はｌ連になっ
ているため自ｉＩｈ装入が容易である上（二、リード曲
がシの発生もなく、リード部にチップベッド（一対応さ
せて設けられている送シ孔（ｌａ） 、 （ｌａ）・・
・（第１図ないし第３図（二よシ、順次スクリーニング
装置の測定ヘッドに送ることができる利点がある。しか
し、リードフレーム内の複数のチップベッドはベッド吊
ｐビンでフレーム部に接続されているため、すべてが同
一゛４位でおる。そこで、チップ内部で屯圧葡発生させ
基板バイアスを行なうチップのスクリーニングで、異常
な基板バイアス磁圧の発生する不良素子が入っていた場
合、そのリードフレーム内（＝ある他のチップの基板バ
イアス磁圧も不良素子の影響を受け正常にスクリーニン
グされない場合を生ずる。そして、このようなものが市
場での初期不良品として指摘される事故がしばしば生ず
るという重大な問題がある。
この発明は樹脂封止型半導体装置の製造における従来の
問題点を改良するもので、スクリーニング時にモールド
体がフレーム部（二固定させるとともに、チップベッド
をフレーム部）二電気的に非導通（ニして施すことを特
徴とする樹脂封止型半導体装置の製造方法を提供する。
問題点を改良するもので、スクリーニング時にモールド
体がフレーム部（二固定させるとともに、チップベッド
をフレーム部）二電気的に非導通（ニして施すことを特
徴とする樹脂封止型半導体装置の製造方法を提供する。
この発明の便脂封止型半導体装置の製造方法はリードフ
レームによって淘成されるものであって、フレーム部と
、フレーム部に接続した電極導出リードと、フレーム部
（二接続し半導体チップが配設されるチップベッドをフ
レーム部に対し定位に接続するベッド吊シビンと、リー
ドフレーム（二樹脂モールド封止を施して形成されるモ
ールド体に一部を封入してフレーム部に接続支持するモ
ールド体支持ピンとを備えたリードフレームを用意し、
そのチップベッド（二手導体チップを４！Ｈし、さらに
そのチップの電極を電極４シ出リードに夫々接続し、前
記支持ピンの一部を刺入する樹脂モールド封止を施した
のちベッド吊シピンを切除し、半導体チップのスクリー
ニングを施してから支持ピンを切除することを特徴とす
る。
レームによって淘成されるものであって、フレーム部と
、フレーム部に接続した電極導出リードと、フレーム部
（二接続し半導体チップが配設されるチップベッドをフ
レーム部に対し定位に接続するベッド吊シビンと、リー
ドフレーム（二樹脂モールド封止を施して形成されるモ
ールド体に一部を封入してフレーム部に接続支持するモ
ールド体支持ピンとを備えたリードフレームを用意し、
そのチップベッド（二手導体チップを４！Ｈし、さらに
そのチップの電極を電極４シ出リードに夫々接続し、前
記支持ピンの一部を刺入する樹脂モールド封止を施した
のちベッド吊シピンを切除し、半導体チップのスクリー
ニングを施してから支持ピンを切除することを特徴とす
る。
次にこの発明を１実施例につき図面を参照して詳細（二
説明する。
説明する。
なお、この発明で用いられるリードフレーム、製造工程
で従来の夫々と変らない部分の説明（二ついては図面シ
ニ従来と同じ符号をもって示し説明を省略、ないしは概
略（二とどめ、相違点（二つき峰、ホする。
で従来の夫々と変らない部分の説明（二ついては図面シ
ニ従来と同じ符号をもって示し説明を省略、ないしは概
略（二とどめ、相違点（二つき峰、ホする。
まず、第５図に１実施例のリードフレームの一部を示す
。図（二おいて、圓、Ｑυはベッド吊シビンで、従来の
ベッド吊りピン（Ｊ 、 （４） ｉニルしモールド施
行後にモールド体を支持する必要がなく、モールド封止
までの間（ニテッグベノドを定位し、スクリーニング時
シニはモールド体は支持ピンによって定位（＝支持され
ている。
。図（二おいて、圓、Ｑυはベッド吊シビンで、従来の
ベッド吊りピン（Ｊ 、 （４） ｉニルしモールド施
行後にモールド体を支持する必要がなく、モールド封止
までの間（ニテッグベノドを定位し、スクリーニング時
シニはモールド体は支持ピンによって定位（＝支持され
ている。
また、ｕＬｕＺ・・・は支持ピンで、図示のよう一ニベ
ッド吊９ピンμυ＊ ｕｌ）の両１ｉ１１ （二平行（
二フレーム部から内方（′ニー突出し、その先端はモー
ルド体（二内封される位置ζ二ある。また、図示の支持
ピンの先端はベッド吊シビン（二対する平行部分と直角
方向（二拡が９Ｔ字型をなして形成されてお夕、封着強
度の向上（＝効果がある。
ッド吊９ピンμυ＊ ｕｌ）の両１ｉ１１ （二平行（
二フレーム部から内方（′ニー突出し、その先端はモー
ルド体（二内封される位置ζ二ある。また、図示の支持
ピンの先端はベッド吊シビン（二対する平行部分と直角
方向（二拡が９Ｔ字型をなして形成されてお夕、封着強
度の向上（＝効果がある。
次に、第６図（二示すよう４二、チップベッド（３）を
二手導体チップ（５）を取着けし、その＠極を゛電極導
出リード（２）、（２）にボンディングワイヤ（６）
、 （６）・・・でワイヤボンディングを施す。
二手導体チップ（５）を取着けし、その＠極を゛電極導
出リード（２）、（２）にボンディングワイヤ（６）
、 （６）・・・でワイヤボンディングを施す。
さら（二、所要の樹脂モールド封止を施し、第７図に示
すようにモールド体（力を形成したのち、第８図（二示
すよう（＝ベッド吊りビン法υ、Ｑ１）をモールド体の
側縁で、また、電極導出リード＜２） 、 Ｌ２）・・
・をモールド体から所定の距離で夫々切断する。図のシ
珍、シυはベッド吊シビン（二対する切断位置、ｌ、！
Ｌ（２′４・・・は電極導出リードに対する切断位置を
夫々示す。
すようにモールド体（力を形成したのち、第８図（二示
すよう（＝ベッド吊りビン法υ、Ｑ１）をモールド体の
側縁で、また、電極導出リード＜２） 、 Ｌ２）・・
・をモールド体から所定の距離で夫々切断する。図のシ
珍、シυはベッド吊シビン（二対する切断位置、ｌ、！
Ｌ（２′４・・・は電極導出リードに対する切断位置を
夫々示す。
ついでスクリーニングを施したのち、支持ビン（１３，
１３・・・に対し切断を施し第９図に示される樹脂封止
型半導体装置が得られる。
１３・・・に対し切断を施し第９図に示される樹脂封止
型半導体装置が得られる。
なお、上記リードフレームに対する切断（二は、第１０
図（二示されるように、ベッド吊りビン切断時（二支持
ピンにダメージを生じないよう（ニするためを切断する
ためのプレス金型１２４）１２４）が夫々用いられる。
図（二示されるように、ベッド吊りビン切断時（二支持
ピンにダメージを生じないよう（ニするためを切断する
ためのプレス金型１２４）１２４）が夫々用いられる。
次（二、この発明のリードフレームにおけるベッド吊シ
ピンと支持ビンは第１１図に示すよう（二、ベッド吊シ
ビンＣ１４）、（１４）を従来とほぼ同型に、すなわち
、７レ一ム部への接続部近傍にて分岐させて形成し、そ
の間（＝支持ピンｕ：１．（１３を配置させてもよい。
ピンと支持ビンは第１１図に示すよう（二、ベッド吊シ
ビンＣ１４）、（１４）を従来とほぼ同型に、すなわち
、７レ一ム部への接続部近傍にて分岐させて形成し、そ
の間（＝支持ピンｕ：１．（１３を配置させてもよい。
この発ＥＪＩ（二よれば、スクリーニング時（二ベッド
吊シヒンがフレーム部と切断されているので半導体素子
内で基板バイアス電圧を発生させるものにおいても正常
なスクリーニングを行なうことができ、かつ、スクリー
ニング時（−モールド体が支持ビンで強固４二施されて
いるので、不所望域二脚曲がシを生じない。
吊シヒンがフレーム部と切断されているので半導体素子
内で基板バイアス電圧を発生させるものにおいても正常
なスクリーニングを行なうことができ、かつ、スクリー
ニング時（−モールド体が支持ビンで強固４二施されて
いるので、不所望域二脚曲がシを生じない。
次（−は一方のフレーム部から内側へ突出した２つの支
持ビン間の間隔を従来のベッド吊シビンの分岐部の間隔
に等しく形成すること（二よって、これらのビンのカッ
ト用金型と共用できる利点がおる。また、第１０図（二
示した実施例（二ついても同様であり、実施が容易で廉
価（二達成できる利点もある。
持ビン間の間隔を従来のベッド吊シビンの分岐部の間隔
に等しく形成すること（二よって、これらのビンのカッ
ト用金型と共用できる利点がおる。また、第１０図（二
示した実施例（二ついても同様であり、実施が容易で廉
価（二達成できる利点もある。
第１図ないし第４図は従来の半導体装置の製造方法を工
程順（＝示す第１図ないし第４図（ａ）はいずれも正面
図、第４図（１））は同図１ａ）の矢印方向から視た側
面図、第５図ないし第９図は１実施例の半導体装置の製
造方法を工程順（二示す第５図ないし第９図（ａ）はい
ずれも正面図、第９図ｔｂ）は同図ｔａ）の矢印方向か
ら視た側面図、第１０図は第８図をさら（＝説明するた
めの正面図、第１１図は別の１実施例（二かかるフレー
ム部を示す正面図である。 １ フレーム部 ２ 電極専用リード ３ チップベッド ５ 半導体チップ ６ ボンディングワイヤ ７ モールド体 １１、１１・・・１４．１４・・・ ベッド吊シピン１
２、１２・・・１３．１３・・・ 支持ピン代理人 弁
理士 井 上 −男 第 １ 図 第 ２ 図 第 ３ 図 ／ ｌ（１／ ／σ 第 ４ 図 （σ） 目 ◇ ｔＺ ／ｌｌ Ｉｆ： 第 ６ 図 第 ７ 図 ／ｌ 第 ８ 図 第 ９ 間 第１０図 第目図
程順（＝示す第１図ないし第４図（ａ）はいずれも正面
図、第４図（１））は同図１ａ）の矢印方向から視た側
面図、第５図ないし第９図は１実施例の半導体装置の製
造方法を工程順（二示す第５図ないし第９図（ａ）はい
ずれも正面図、第９図ｔｂ）は同図ｔａ）の矢印方向か
ら視た側面図、第１０図は第８図をさら（＝説明するた
めの正面図、第１１図は別の１実施例（二かかるフレー
ム部を示す正面図である。 １ フレーム部 ２ 電極専用リード ３ チップベッド ５ 半導体チップ ６ ボンディングワイヤ ７ モールド体 １１、１１・・・１４．１４・・・ ベッド吊シピン１
２、１２・・・１３．１３・・・ 支持ピン代理人 弁
理士 井 上 −男 第 １ 図 第 ２ 図 第 ３ 図 ／ ｌ（１／ ／σ 第 ４ 図 （σ） 目 ◇ ｔＺ ／ｌｌ Ｉｆ： 第 ６ 図 第 ７ 図 ／ｌ 第 ８ 図 第 ９ 間 第１０図 第目図
Claims (1)
- リードフレームによって４み成される半導体装置の製造
において、フレーム部と、フレーム部（二接間した電極
導出リードと、フレーム部（二接間し半導体チップが配
設されるチップベッドをフレーム部に対し定位（二接間
するベッド吊りビンと、リードフレーム（：樹脂モール
ド封止を施して形成されるモールド体（ニ一部を封入し
てフレーム部に接続支持するモールド体支持ビンとを備
えたリードフレームを用意し、そのチップベッドに半導
体チップを取着し、さら（二そのチップの電極を゛電極
導出リードに夫々接続し、前記支持ビンの一部を封入す
る樹脂モールド封止金施したのちベッド吊シピンを切除
し、半導体チップのスクリーニングを施してから支持ビ
ンを切除することを特徴とする樹脂封止現半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11279183A JPS605549A (ja) | 1983-06-24 | 1983-06-24 | 樹脂封止型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11279183A JPS605549A (ja) | 1983-06-24 | 1983-06-24 | 樹脂封止型半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS605549A true JPS605549A (ja) | 1985-01-12 |
Family
ID=14595602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11279183A Pending JPS605549A (ja) | 1983-06-24 | 1983-06-24 | 樹脂封止型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS605549A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62128164A (ja) * | 1985-11-29 | 1987-06-10 | Nec Corp | 半導体装置のリ−ドフレ−ム |
| JPS6474733A (en) * | 1987-09-17 | 1989-03-20 | Toshiba Corp | Method of reliability test for semiconductor device |
| JPH02206153A (ja) * | 1989-02-06 | 1990-08-15 | Rohm Co Ltd | 半導体部品の製造方法及びその製造方法に使用するリードフレーム |
| US10957633B2 (en) | 2014-11-05 | 2021-03-23 | Infineon Technologies Ag | Semiconductor device packaging assembly, lead frame strip and unit lead frame with trenches or grooves for guiding liquefied molding material |
| DE102014112174B4 (de) * | 2013-08-30 | 2021-06-10 | Infineon Technologies Ag | Anschlussrahmenstreifen mit elektrischer Isolierung von Chipträgern und Verfahren zum Bearbeiten desselben |
-
1983
- 1983-06-24 JP JP11279183A patent/JPS605549A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62128164A (ja) * | 1985-11-29 | 1987-06-10 | Nec Corp | 半導体装置のリ−ドフレ−ム |
| JPS6474733A (en) * | 1987-09-17 | 1989-03-20 | Toshiba Corp | Method of reliability test for semiconductor device |
| JPH02206153A (ja) * | 1989-02-06 | 1990-08-15 | Rohm Co Ltd | 半導体部品の製造方法及びその製造方法に使用するリードフレーム |
| JP2617218B2 (ja) * | 1989-02-06 | 1997-06-04 | ローム株式会社 | 半導体部品の製造方法及びその製造方法に使用するリードフレーム |
| DE102014112174B4 (de) * | 2013-08-30 | 2021-06-10 | Infineon Technologies Ag | Anschlussrahmenstreifen mit elektrischer Isolierung von Chipträgern und Verfahren zum Bearbeiten desselben |
| US10957633B2 (en) | 2014-11-05 | 2021-03-23 | Infineon Technologies Ag | Semiconductor device packaging assembly, lead frame strip and unit lead frame with trenches or grooves for guiding liquefied molding material |
| DE102015118631B4 (de) | 2014-11-05 | 2023-12-07 | Infineon Technologies Ag | Verfahren zur Ausbildung und zur Verarbeitung von Leiterrahmenstreifen mit Formmassekanälen und Gehäuseanordnungen diese umfassend |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE37413E1 (en) | Semiconductor package for a semiconductor chip having centrally located bottom bond pads | |
| JP2960283B2 (ja) | 樹脂封止型半導体装置の製造方法と、この製造方法に用いられる複数の半導体素子を載置するためのリードフレームと、この製造方法によって製造される樹脂封止型半導体装置 | |
| US4028722A (en) | Contact bonded packaged integrated circuit | |
| US4951120A (en) | Lead frame and semiconductor device using the same | |
| JPS605549A (ja) | 樹脂封止型半導体装置の製造方法 | |
| US3698073A (en) | Contact bonding and packaging of integrated circuits | |
| JPH02206153A (ja) | 半導体部品の製造方法及びその製造方法に使用するリードフレーム | |
| JP2503646B2 (ja) | リ―ドフレ―ムおよび半導体集積回路装置 | |
| JP2851791B2 (ja) | リードフレーム及びそれを用いた半導体装置の製造方法 | |
| CN220753399U (zh) | 框架压紧机构 | |
| JPH0228966A (ja) | 半導体装置 | |
| JPH0332048A (ja) | 半導体装置 | |
| KR950014116B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPH03230556A (ja) | 半導体装置用リードフレーム | |
| JP2560909B2 (ja) | 樹脂封止型半導体装置およびリードフレーム | |
| JPH0529427A (ja) | 半導体装置の製造方法 | |
| JPH09213859A (ja) | 半導体装置の製造方法 | |
| JPH04352462A (ja) | 半導体素子用リードフレーム | |
| JPH03152965A (ja) | リードフレーム及び半導体装置の製造方法 | |
| JPS6318652A (ja) | 半導体装置の製造方法 | |
| JPH0334358A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2885708B2 (ja) | 樹脂封止用金型および半導体装置の製造方法 | |
| JP2937632B2 (ja) | 電子部品の製造方法 | |
| JPH09113576A (ja) | 小型素子の電気特性検査方法及び装置 | |
| JPH05299568A (ja) | 半導体装置の製造方法及び半導体装置 |