JPH09213859A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH09213859A JPH09213859A JP1990296A JP1990296A JPH09213859A JP H09213859 A JPH09213859 A JP H09213859A JP 1990296 A JP1990296 A JP 1990296A JP 1990296 A JP1990296 A JP 1990296A JP H09213859 A JPH09213859 A JP H09213859A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- semiconductor chip
- lead
- pair
- bent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】装置全体の外形を大きくしないよう改善した半
導体装置の製造方法を提供することを目的とする。 【解決手段】本発明の半導体装置の製造方法は、複数の
リード部分を有するフレームを準備し、前記フレームの
複数のリード部分を一回の押圧で折曲して立ち上げ、先
端が対向する一対のリードを複数対、同時に形成し、折
曲され立ち上げられた一対のリード毎の夫々対向する先
端上に一個の半導体チップを粘着性テープを介して載置
し、前記半導体チップに設けられる電極パッドと前記一
対のリードの夫々との間を電極ワイヤを用いて電気的接
続を行い、少なくとも前記チップを載置する前記一対の
リードの先端及び電極ワイヤを含み前記チップをモール
ドし、モールドされたチップ毎にリードを切断する。
導体装置の製造方法を提供することを目的とする。 【解決手段】本発明の半導体装置の製造方法は、複数の
リード部分を有するフレームを準備し、前記フレームの
複数のリード部分を一回の押圧で折曲して立ち上げ、先
端が対向する一対のリードを複数対、同時に形成し、折
曲され立ち上げられた一対のリード毎の夫々対向する先
端上に一個の半導体チップを粘着性テープを介して載置
し、前記半導体チップに設けられる電極パッドと前記一
対のリードの夫々との間を電極ワイヤを用いて電気的接
続を行い、少なくとも前記チップを載置する前記一対の
リードの先端及び電極ワイヤを含み前記チップをモール
ドし、モールドされたチップ毎にリードを切断する。
Description
【０００１】
【発明の属する技術分野】この発明は、ＬＯＣ（LEAD O
N CHIP）構造の半導体装置の製造方法に係り、特に複数
の半導体チップを連続して載置するためのリードフレー
ムに対し一回の金型による押圧工程により複数の半導体
チップの個々に対応する一対のリードの折曲工程を一括
して実行できる半導体装置の製造方法に関する。
N CHIP）構造の半導体装置の製造方法に係り、特に複数
の半導体チップを連続して載置するためのリードフレー
ムに対し一回の金型による押圧工程により複数の半導体
チップの個々に対応する一対のリードの折曲工程を一括
して実行できる半導体装置の製造方法に関する。
【０００２】
【従来の技術】従来のＬＯＣ構造の半導体装置の一般的
構成は、図８に示される。半導体チップ１上に粘着性テ
ープ３を介して一対のリード２が接着される。一対のリ
ード２の夫々と半導体チップ１上に設けられる電極パッ
ド５は、電極ワイヤ４を介して電気的に接続される。次
いで樹脂によって全体が封止されモールド体６が形成さ
れる。
構成は、図８に示される。半導体チップ１上に粘着性テ
ープ３を介して一対のリード２が接着される。一対のリ
ード２の夫々と半導体チップ１上に設けられる電極パッ
ド５は、電極ワイヤ４を介して電気的に接続される。次
いで樹脂によって全体が封止されモールド体６が形成さ
れる。
【０００３】その後、リード２の折曲工程と切断工程と
が行われ、この一対のリード２の夫々と、図示されてい
ないプリント基板との接続が行われる。一般的にチップ
１の真上又は真下に位置するプリント基板とリード２と
を接続するに適するように、モールド体６からの導出部
分からリード２を折り曲げ、その先端部をモールド体６
の真上又は真下に置く。
が行われ、この一対のリード２の夫々と、図示されてい
ないプリント基板との接続が行われる。一般的にチップ
１の真上又は真下に位置するプリント基板とリード２と
を接続するに適するように、モールド体６からの導出部
分からリード２を折り曲げ、その先端部をモールド体６
の真上又は真下に置く。
【０００４】上記工程は、従来、図９乃至図１２に示す
ように複数種の金型を用いて４工程で行っていた。即
ち、第１工程として図９に示すように、第１の押圧金型
２０と第２の曲げ金型２１とを用いてリード２の先端が
曲げられる。
ように複数種の金型を用いて４工程で行っていた。即
ち、第１工程として図９に示すように、第１の押圧金型
２０と第２の曲げ金型２１とを用いてリード２の先端が
曲げられる。
【０００５】次の第２工程で、図１０に示すように第３
の押圧金型２２と第４の曲げ金型２３とを用いてリード
２に対し、モールド体６の長手方向の水平位置から下方
向に３０°及び６０°の曲げを順次行う。
の押圧金型２２と第４の曲げ金型２３とを用いてリード
２に対し、モールド体６の長手方向の水平位置から下方
向に３０°及び６０°の曲げを順次行う。
【０００６】続いて、第３の工程で、図１１に示すよう
に第５の曲げ金型２４を用いてリード２の９０°の曲げ
を行う。最後の第４の工程で、図１２に示すように第６
の成型金型２５を用いてモールド体６の真上又は真下に
リード２の先端が位置するように曲げ込む。
に第５の曲げ金型２４を用いてリード２の９０°の曲げ
を行う。最後の第４の工程で、図１２に示すように第６
の成型金型２５を用いてモールド体６の真上又は真下に
リード２の先端が位置するように曲げ込む。
【０００７】上記第１乃至第４工程は、各半導体チップ
毎に行われ、夫々リードフレームから切断された後、プ
リント基板に接続される。上述した従来の工程は、リー
ド２の曲げを行う工程として少なくとも４工程を必要と
している。
毎に行われ、夫々リードフレームから切断された後、プ
リント基板に接続される。上述した従来の工程は、リー
ド２の曲げを行う工程として少なくとも４工程を必要と
している。
【０００８】更に、リード２は、半導体チップ１の長手
方向の線上にあるモールド体６の長手方向に延長するよ
うにように設けられているため、曲げられたときにリー
ド２の幅分だけモールド体６の外側にリード２が位置
し、装置全体の外形を大きくしてしまうという欠点が指
摘されていた。
方向の線上にあるモールド体６の長手方向に延長するよ
うにように設けられているため、曲げられたときにリー
ド２の幅分だけモールド体６の外側にリード２が位置
し、装置全体の外形を大きくしてしまうという欠点が指
摘されていた。
【０００９】
【発明が解決しようとする課題】この発明は、上記欠点
を改善し、複数の半導体チップを連結するリードフレー
ムに対し一回の金型による押圧工程により複数の半導体
チップ毎のリードの曲げ工程を一括して実行できると共
に、半導体チップの配線面上のモールド外にリードを延
出し、リードの切断箇所をモールド体の長手幅内に納め
ることができるようにすることで装置全体の外形を大き
くしないよう改善した半導体装置の製造方法を提供する
ことを目的とする。
を改善し、複数の半導体チップを連結するリードフレー
ムに対し一回の金型による押圧工程により複数の半導体
チップ毎のリードの曲げ工程を一括して実行できると共
に、半導体チップの配線面上のモールド外にリードを延
出し、リードの切断箇所をモールド体の長手幅内に納め
ることができるようにすることで装置全体の外形を大き
くしないよう改善した半導体装置の製造方法を提供する
ことを目的とする。
【００１０】
【課題を解決するための手段】上記目的を達成する為、
本発明の半導体装置の製造方法は、複数のリード部分を
有するフレームを準備する工程と、前記フレームの複数
のリード部分を一回の押圧で折曲して立ち上げ、先端が
対向する一対のリードを複数対、同時に形成する工程
と、折曲され立ち上げられた一対のリード毎の夫々対向
する先端上に一個の半導体チップを粘着性テープを介し
て載置する工程と、前記半導体チップに設けられる電極
パッドと前記一対のリードの夫々との間を電極ワイヤを
用いて電気的接続を行う工程と、少なくとも前記半導体
チップを載置する前記一対のリードの先端及び電極ワイ
ヤを含み前記半導体チップをモールドする工程と、モー
ルドされた半導体チップ毎にリードを切断する工程と、
より構成される。
本発明の半導体装置の製造方法は、複数のリード部分を
有するフレームを準備する工程と、前記フレームの複数
のリード部分を一回の押圧で折曲して立ち上げ、先端が
対向する一対のリードを複数対、同時に形成する工程
と、折曲され立ち上げられた一対のリード毎の夫々対向
する先端上に一個の半導体チップを粘着性テープを介し
て載置する工程と、前記半導体チップに設けられる電極
パッドと前記一対のリードの夫々との間を電極ワイヤを
用いて電気的接続を行う工程と、少なくとも前記半導体
チップを載置する前記一対のリードの先端及び電極ワイ
ヤを含み前記半導体チップをモールドする工程と、モー
ルドされた半導体チップ毎にリードを切断する工程と、
より構成される。
【００１１】
【発明の実施の形態】図１及び図２は、本発明の半導体
装置の製造方法によって完成した半導体装置の断面構造
を示し、図１は、チップ１の配線面上にのみモールド体
６を形成した構成例を示し、一対のリード２は、粘着性
テープ３を介して半導体チップ１に接着される。一対の
リード２は、電極ワイヤ４を介してチップ１上の電極パ
ッド５に電気的に接続される。
装置の製造方法によって完成した半導体装置の断面構造
を示し、図１は、チップ１の配線面上にのみモールド体
６を形成した構成例を示し、一対のリード２は、粘着性
テープ３を介して半導体チップ１に接着される。一対の
リード２は、電極ワイヤ４を介してチップ１上の電極パ
ッド５に電気的に接続される。
【００１２】一対のリード２の両先端を導出するように
して、半導体チップ１の配線面上にのみポッティングに
より例えば、熱硬化型エポキシ系樹脂を供給することに
よりモールド体６が形成され、半導体チップ１の配線面
及び電極ワイヤ４が保護される。
して、半導体チップ１の配線面上にのみポッティングに
より例えば、熱硬化型エポキシ系樹脂を供給することに
よりモールド体６が形成され、半導体チップ１の配線面
及び電極ワイヤ４が保護される。
【００１３】図２は、半導体チップ１の両面に対し熱硬
化型エポキシ系樹脂を射出成型し、金型で挟み込んでモ
ールド体６が形成される断面構造を示す。構成部分を示
す参照番号は、図１と同様であり説明は省略する。
化型エポキシ系樹脂を射出成型し、金型で挟み込んでモ
ールド体６が形成される断面構造を示す。構成部分を示
す参照番号は、図１と同様であり説明は省略する。
【００１４】図１及び図２に示す、半導体チップ１の配
線面上から視た平面図を図３に示す。複数の並設された
電極パッド５は、電極ワイヤ４を介して交互に左右のリ
ード２に接続される。
線面上から視た平面図を図３に示す。複数の並設された
電極パッド５は、電極ワイヤ４を介して交互に左右のリ
ード２に接続される。
【００１５】次に、図１乃至図３に示す半導体装置の製
造方法である、この発明の第一の実施の形態を図４乃至
図７を参照して説明する。この発明のリードフレーム１
１は、図４に示すように複数のリード２が並設され１フ
レーム群１２を構成し、更に、フレーム群１３、１４が
並設され、複数連のフレーム群を形成する。通常８連か
１０連設けられる。
造方法である、この発明の第一の実施の形態を図４乃至
図７を参照して説明する。この発明のリードフレーム１
１は、図４に示すように複数のリード２が並設され１フ
レーム群１２を構成し、更に、フレーム群１３、１４が
並設され、複数連のフレーム群を形成する。通常８連か
１０連設けられる。
【００１６】各フレーム群において、複数対のリード２
が各対毎に夫々のリード２の先端が所定の間隔をおいて
対向するよう構成される。図５は、一対の金型７、８
が、リードフレーム１１を挟むようにして上面、下面の
位置で対峙されることを示す。
が各対毎に夫々のリード２の先端が所定の間隔をおいて
対向するよう構成される。図５は、一対の金型７、８
が、リードフレーム１１を挟むようにして上面、下面の
位置で対峙されることを示す。
【００１７】一対の金型７、８は、嵌合自在な凸部９と
凹部１０とが対向していて、図４においては、リードフ
レーム１１の下方に、金型８と、その凸部９が示されて
いる。
凹部１０とが対向していて、図４においては、リードフ
レーム１１の下方に、金型８と、その凸部９が示されて
いる。
【００１８】次に、図６に示すように金型８の凸部９を
押上げれば、一対のリード２は、途中で折曲され、先端
は、水平面上に対向した状態で位置が定まる。金型７、
８を外した後、図７に示すように、一対のリード２の対
向する先端上に粘着性テープ３を介してチップ１が接着
される。
押上げれば、一対のリード２は、途中で折曲され、先端
は、水平面上に対向した状態で位置が定まる。金型７、
８を外した後、図７に示すように、一対のリード２の対
向する先端上に粘着性テープ３を介してチップ１が接着
される。
【００１９】
【発明の効果】上述したように、金型８の一回の押上げ
動作によって、複数連のフレーム群における夫々のリー
ド２が、一斉に折曲され対向する一対の先端部が複数同
時に形成され、それらの上に、チップ１が夫々接着され
るので、従来の工程に比べ、チップ毎に行っていたリー
ド２の曲げ工程数を一回に減らすことができ、製造工程
を簡略化できる。半導体チップ１の接着後、図１若しく
は図２に示すように熱硬化型エポキシ系樹脂を用いてモ
ールド体６を形成する。
動作によって、複数連のフレーム群における夫々のリー
ド２が、一斉に折曲され対向する一対の先端部が複数同
時に形成され、それらの上に、チップ１が夫々接着され
るので、従来の工程に比べ、チップ毎に行っていたリー
ド２の曲げ工程数を一回に減らすことができ、製造工程
を簡略化できる。半導体チップ１の接着後、図１若しく
は図２に示すように熱硬化型エポキシ系樹脂を用いてモ
ールド体６を形成する。
【００２０】又、モールド体６が形成された後の半導体
装置の構造は、一対のリード２が、モールド体６の長手
方向に延長するように設けられずに、チップ１の配線面
上のモールド体の外平面にリード２を延出しているの
で、リード２の切断箇所を、チップ１の長手方向幅内に
納めることができ、装置全体の外形を大きくせずに済
む。
装置の構造は、一対のリード２が、モールド体６の長手
方向に延長するように設けられずに、チップ１の配線面
上のモールド体の外平面にリード２を延出しているの
で、リード２の切断箇所を、チップ１の長手方向幅内に
納めることができ、装置全体の外形を大きくせずに済
む。
【図１】本発明の半導体装置の製造方法によって完成さ
れた半導体装置の断面構造の一例を示す。
れた半導体装置の断面構造の一例を示す。
【図２】本発明の半導体装置の製造方法によって完成さ
れた半導体装置の断面構造の他の例を示す。
れた半導体装置の断面構造の他の例を示す。
【図３】図１及び図２に示すチップの配線面上から視た
平面図。
平面図。
【図４】リードフレーム１１の下方に、凸部９を有する
金型８が配置されることを示す図。
金型８が配置されることを示す図。
【図５】図４のＶ−Ｖ線に沿って断面し、上部の金型７
をも含み、矢視した図。
をも含み、矢視した図。
【図６】下方の金型８を押上げ、リードを折曲する工程
を示す図。
を示す図。
【図７】折曲された一対のリード２の先端に半導体チッ
プ１を搭載した状態を示す側面図。
プ１を搭載した状態を示す側面図。
【図８】従来のＬＯＣ構造の半導体装置の一般的構成を
示す部分的断面図。
示す部分的断面図。
【図９】従来の複数種の金型を用いてリード２の折曲加
工を行う際の第１の工程図。
工を行う際の第１の工程図。
【図１０】図９に示す第１の工程に続く第２の工程を示
す図。
す図。
【図１１】図１０に示す第２の工程に続く第３の工程を
示す図。
示す図。
【図１２】図１１に示す第３の工程に続く第４の工程を
示す図。
示す図。
１…半導体チップ、２…リード、３…粘着性テープ、４
…電極ワイヤ、５…電極パッド、６…モールド体
…電極ワイヤ、５…電極パッド、６…モールド体
Claims (1)
- 【請求項１】複数のリード部分を有するフレームを準備
する工程と、前記フレームの複数のリード部分を一回の
押圧で折曲して立ち上げ、先端が対向する一対のリード
を複数対、同時に形成する工程と、折曲され立ち上げら
れた一対のリード毎の夫々対向する先端上に一個の半導
体チップを粘着性テープを介して載置する工程と、前記
半導体チップに設けられる電極パッドと前記一対のリー
ドの夫々との間を電極ワイヤを用いて電気的接続を行う
工程と、少なくとも前記半導体チップを載置する前記一
対のリードの先端及び電極ワイヤを含み前記半導体チッ
プをモールドする工程と、モールドされた半導体チップ
毎にリードを切断する工程と、より成る半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990296A JPH09213859A (ja) | 1996-02-06 | 1996-02-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990296A JPH09213859A (ja) | 1996-02-06 | 1996-02-06 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09213859A true JPH09213859A (ja) | 1997-08-15 |
Family
ID=12012147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1990296A Pending JPH09213859A (ja) | 1996-02-06 | 1996-02-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09213859A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003510835A (ja) * | 1999-08-19 | 2003-03-18 | マイクロン・テクノロジー・インコーポレーテッド | 機械的に予備形成された電導性リードを提供するための装置および方法 |
| CN110394407A (zh) * | 2019-08-27 | 2019-11-01 | 南京信息职业技术学院 | 一种半导体二极管制造用引脚折弯装置及其使用方法 |
-
1996
- 1996-02-06 JP JP1990296A patent/JPH09213859A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003510835A (ja) * | 1999-08-19 | 2003-03-18 | マイクロン・テクノロジー・インコーポレーテッド | 機械的に予備形成された電導性リードを提供するための装置および方法 |
| CN110394407A (zh) * | 2019-08-27 | 2019-11-01 | 南京信息职业技术学院 | 一种半导体二极管制造用引脚折弯装置及其使用方法 |
| CN110394407B (zh) * | 2019-08-27 | 2023-09-22 | 南京信息职业技术学院 | 一种半导体二极管制造用引脚折弯装置及其使用方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3205235B2 (ja) | リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型 | |
| US5247202A (en) | Plurality of arrangements each including an ic magnetic field sensor and two ferromagnetic field concentrators, and a procedure for incorporating each arrangement into a package | |
| KR100294719B1 (ko) | 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임 | |
| JP2960283B2 (ja) | 樹脂封止型半導体装置の製造方法と、この製造方法に用いられる複数の半導体素子を載置するためのリードフレームと、この製造方法によって製造される樹脂封止型半導体装置 | |
| JP2515086B2 (ja) | 平坦構造様式の電子モジュ―ル | |
| JP4501279B2 (ja) | 集積型電子部品及びその集積方法 | |
| JPH0546045U (ja) | 半導体パツケージ | |
| US20030209815A1 (en) | Semiconductor device and its manufacturing method | |
| JPH0722568A (ja) | 半導体装置およびその製造方法 | |
| JP2000294715A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH05501176A (ja) | 多段リード配列を持つリードフレーム | |
| JPS63258050A (ja) | 半導体装置 | |
| JPH11330314A (ja) | 半導体装置の製造方法及びその構造、該方法に用いるリードフレーム | |
| US20020185729A1 (en) | Thermally enhanced high density semiconductor package | |
| JPH09213859A (ja) | 半導体装置の製造方法 | |
| JPH088385A (ja) | 樹脂封止型半導体装置 | |
| JP3691790B2 (ja) | 半導体装置の製造方法及び該方法によって製造された半導体装置 | |
| JP2000012752A (ja) | リードフレームおよびそれを用いた半導体装置ならびに半導体装置の製造方法 | |
| JP3665609B2 (ja) | 半導体装置及びその半導体装置を複数個実装した半導体装置ユニット | |
| JP2503652B2 (ja) | 半導体集積回路装置およびその検査方法 | |
| JP2503029B2 (ja) | 薄型構造の半導体装置の製造方法 | |
| JPH02303056A (ja) | 半導体集積回路の製造方法 | |
| JP4207671B2 (ja) | 半導体パッケージの製造方法 | |
| JPH07249708A (ja) | 半導体装置及びその実装構造 | |
| JP2504194B2 (ja) | 樹脂封止型半導体装置の製造方法 |