JPH02230760A - 半導体部品の製造方法 - Google Patents
半導体部品の製造方法Info
- Publication number
- JPH02230760A JPH02230760A JP5142889A JP5142889A JPH02230760A JP H02230760 A JPH02230760 A JP H02230760A JP 5142889 A JP5142889 A JP 5142889A JP 5142889 A JP5142889 A JP 5142889A JP H02230760 A JPH02230760 A JP H02230760A
- Authority
- JP
- Japan
- Prior art keywords
- external terminals
- lead frame
- external terminal
- external
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 60
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000000034 method Methods 0.000 claims abstract description 27
- 229920003002 synthetic resin Polymers 0.000 claims abstract description 16
- 239000000057 synthetic resin Substances 0.000 claims abstract description 16
- 238000000465 moulding Methods 0.000 claims abstract description 10
- 238000005520 cutting process Methods 0.000 claims description 5
- 238000011056 performance test Methods 0.000 claims description 4
- 238000004806 packaging method and process Methods 0.000 claims 1
- 229920001187 thermosetting polymer Polymers 0.000 abstract description 3
- 230000003014 reinforcing effect Effects 0.000 description 7
- 238000007689 inspection Methods 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体チップの部分を、合成樹脂製のモール
ド部にて、前記半導体チップに対する複数本の外部端子
が、突出するようにパノケージした形式の半導体部品を
製造する方法に関するものである。
ド部にて、前記半導体チップに対する複数本の外部端子
が、突出するようにパノケージした形式の半導体部品を
製造する方法に関するものである。
一般に、この形式の半導体部品は、フープ状リードフレ
ームの左右両端縁における両フレーム粋の各々から内向
きに突出した複数本の外部端子のうち少なくとも一木の
外部端子に対して半導体チップをダイボンデイングして
から、前記半導体チップと他の外部端子との間をワイヤ
等にて接続し、次いで、前記半導体チップの部分をバノ
ケージするための合成樹脂製モールド部を成形し、その
後、前記半導体チソプの性能を検査する工程や前記各外
部端子を所定の形状にフオーミング加工する工程等の各
種の工程を経て製造される。
ームの左右両端縁における両フレーム粋の各々から内向
きに突出した複数本の外部端子のうち少なくとも一木の
外部端子に対して半導体チップをダイボンデイングして
から、前記半導体チップと他の外部端子との間をワイヤ
等にて接続し、次いで、前記半導体チップの部分をバノ
ケージするための合成樹脂製モールド部を成形し、その
後、前記半導体チソプの性能を検査する工程や前記各外
部端子を所定の形状にフオーミング加工する工程等の各
種の工程を経て製造される。
そして、前記検査工程は、各外部端子のうち任意の外部
端子に給電し、他の外部端子から所定の出力が得られる
か否かを測定することによって行うものであるから、こ
の検査に際しては、各外部端子の相互間が、リードフレ
ームを介して電気的に導通しない状態にしなければなら
ず、また、各外部端子をフォーミング加工するためには
、各外部端子を曲げ加工しうる状態にしなければならな
い。
端子に給電し、他の外部端子から所定の出力が得られる
か否かを測定することによって行うものであるから、こ
の検査に際しては、各外部端子の相互間が、リードフレ
ームを介して電気的に導通しない状態にしなければなら
ず、また、各外部端子をフォーミング加工するためには
、各外部端子を曲げ加工しうる状態にしなければならな
い。
そこで、従来は、前記モールド部を成形する工程が終わ
ってから、半導体部品をリードフレームから切り放し、
この切り放した半導体部品を、検査装置に供給して性能
を検査する工程や各外部端子をフォーミング加工する工
程等と云ったその後における各種工程に移行するように
している。
ってから、半導体部品をリードフレームから切り放し、
この切り放した半導体部品を、検査装置に供給して性能
を検査する工程や各外部端子をフォーミング加工する工
程等と云ったその後における各種工程に移行するように
している。
しかし、このように、半導体部品を、モールド部の成形
工程が終わった段階でリードフレームから切り放してし
まうと、その後における検査工程や、各外部端子をフォ
ーミング加工する工程等の各種工程への移行に際しては
、リードフレームから切り放された半導体部品を、一個
ずつ別々に取扱・搬送しなければならないため、これに
多大の手数を必要とし、極めて非能率でコストが大幅に
アップするのであり、しかも、前記一個ずつ別々に取扱
・搬送するに際して、半導体部品における外部端子同士
が接触したり、各外部端子が他の物に接触したりする機
会が増加するため、外部端子の変形が多発すると云う不
具合があった。
工程が終わった段階でリードフレームから切り放してし
まうと、その後における検査工程や、各外部端子をフォ
ーミング加工する工程等の各種工程への移行に際しては
、リードフレームから切り放された半導体部品を、一個
ずつ別々に取扱・搬送しなければならないため、これに
多大の手数を必要とし、極めて非能率でコストが大幅に
アップするのであり、しかも、前記一個ずつ別々に取扱
・搬送するに際して、半導体部品における外部端子同士
が接触したり、各外部端子が他の物に接触したりする機
会が増加するため、外部端子の変形が多発すると云う不
具合があった。
本発明は、これらの不具合を解消した製造方法を提供す
るものである。
るものである。
この目的を達成するため本発明は、フープ状リードフレ
ームの左右両端縁における両フレーム枠の各々から内向
きに突出した複数本の外部端子のうち少なくとも１本の
外部端子に対して半導体チップをダイボンデイングした
のち、前記半導体チップと他の外部端子との間を接続し
、次いで、前記半導体チップの部分をパノケージするた
めの合成樹脂製モールド部を成形するようにした半導体
部品の製造方法において、前記合成樹脂製モールド部の
成形をしたのち、前記各外部端子のうち少なくとも１本
の外部端子を残して他の外部端子をリードフレームから
切断し、次いで、前記各外部端子のフォーミング加工及
び前記半導体チップの性能検査のうち何れか一方又は両
方を行ったのち、前記残された外部端子をリードフレー
ムから切断する構成にした。
ームの左右両端縁における両フレーム枠の各々から内向
きに突出した複数本の外部端子のうち少なくとも１本の
外部端子に対して半導体チップをダイボンデイングした
のち、前記半導体チップと他の外部端子との間を接続し
、次いで、前記半導体チップの部分をパノケージするた
めの合成樹脂製モールド部を成形するようにした半導体
部品の製造方法において、前記合成樹脂製モールド部の
成形をしたのち、前記各外部端子のうち少なくとも１本
の外部端子を残して他の外部端子をリードフレームから
切断し、次いで、前記各外部端子のフォーミング加工及
び前記半導体チップの性能検査のうち何れか一方又は両
方を行ったのち、前記残された外部端子をリードフレー
ムから切断する構成にした。
このように、合成樹脂製モールド部の成形後に、各半導
体部品における各外部端子のうち少なくとも１本を残し
て他の外部端子をリードフレームから切断し、各半導体
部品を少な《とも１本の外部端子にてリードフレームに
取付けた状態にすると、各半導体部品における各外部端
子のうち、先に切断された外部端子は、その先端が自由
端になるから、半導体部品をリードフレームに取付けた
ままでそのフォーミング加工を行うことができる一方、
リードフレームに取付いた外部端子は、当該外部端子が
取り付いたフレーム枠の方向に半導体部品を引っ張り移
動させることにより、その曲げ加工を行うことができる
から、リードフレームに取付いた外部端子のフォーミン
グ加工も、半導体部品をリードフレームに取付けた状態
のままで行うことが可能になる。
体部品における各外部端子のうち少なくとも１本を残し
て他の外部端子をリードフレームから切断し、各半導体
部品を少な《とも１本の外部端子にてリードフレームに
取付けた状態にすると、各半導体部品における各外部端
子のうち、先に切断された外部端子は、その先端が自由
端になるから、半導体部品をリードフレームに取付けた
ままでそのフォーミング加工を行うことができる一方、
リードフレームに取付いた外部端子は、当該外部端子が
取り付いたフレーム枠の方向に半導体部品を引っ張り移
動させることにより、その曲げ加工を行うことができる
から、リードフレームに取付いた外部端子のフォーミン
グ加工も、半導体部品をリードフレームに取付けた状態
のままで行うことが可能になる。
また、リードフレームに取付いた各半導体部品において
は、それら各半導体部品における各外部端子のうち１本
の外部端子のみをリードフレームと導通させた状態にす
ることができ、各半導体部品における各外部端子の相互
間を非導通状態にし得るから、各半導体部品における半
導体チップの性能検査も、半導体部品をリードフレーム
に取付けた状態で行うことができるのである。
は、それら各半導体部品における各外部端子のうち１本
の外部端子のみをリードフレームと導通させた状態にす
ることができ、各半導体部品における各外部端子の相互
間を非導通状態にし得るから、各半導体部品における半
導体チップの性能検査も、半導体部品をリードフレーム
に取付けた状態で行うことができるのである。
従って、本発明によると、半導体部品を製造するに際し
て、各外部端子のフォーミング加工及び半導体チップの
性能検査の何れか一方又は両方を、半導体部品をリード
フレームに取付けた状態で行うことができ、換言すると
、合成樹脂製モールド部の成形後において、半導体部品
を、半導体チップの検査工程及び各外部端子のフォーミ
ング工程のうち何れか一方又は両方の工程に移送するこ
とを、極めて簡単、且つ、迅速に行うことができるから
、半導体部品の製造コストを大幅に低減することができ
るのであり、しかも、外部端子のフォーミング工程や半
導体チップの検査工程への移送に際して、各半導体部品
における外部端子同士が接触したり、外部端子が他の物
に接触したりすることがないから、外部端子が変形して
製品不良になる率も低減できる効果を有する。
て、各外部端子のフォーミング加工及び半導体チップの
性能検査の何れか一方又は両方を、半導体部品をリード
フレームに取付けた状態で行うことができ、換言すると
、合成樹脂製モールド部の成形後において、半導体部品
を、半導体チップの検査工程及び各外部端子のフォーミ
ング工程のうち何れか一方又は両方の工程に移送するこ
とを、極めて簡単、且つ、迅速に行うことができるから
、半導体部品の製造コストを大幅に低減することができ
るのであり、しかも、外部端子のフォーミング工程や半
導体チップの検査工程への移送に際して、各半導体部品
における外部端子同士が接触したり、外部端子が他の物
に接触したりすることがないから、外部端子が変形して
製品不良になる率も低減できる効果を有する。
以下、本発明の実施例を、半導体部品として三本の外部
端子を備えたトランジスタを製造することに適用した場
合の図面について説明する。
端子を備えたトランジスタを製造することに適用した場
合の図面について説明する。
図において、符号１は、薄金属板製にてフープ状に構成
したリードフレームを示し、該リードフレーム１は、そ
の左右両端縁における両フレーム枠２．３と、該両フレ
ーム枠２，３の相互間を長手方向に沿って適宜ピソチＰ
の間隔で一体的に連結するセクションパー４とによって
構成され、前記両フレーム枠２，３のうち一方のフレー
ム枠２には、前記各セクションパー４間の部位にベース
用外部端子５が内向きに一体的に造形され、また、４ｈ
方のフレーム枠３には、前記各セクションパー４間の部
位にエミッタ用外部端子６とコレクタ用外部端子７とが
一体的に造形されている。
したリードフレームを示し、該リードフレーム１は、そ
の左右両端縁における両フレーム枠２．３と、該両フレ
ーム枠２，３の相互間を長手方向に沿って適宜ピソチＰ
の間隔で一体的に連結するセクションパー４とによって
構成され、前記両フレーム枠２，３のうち一方のフレー
ム枠２には、前記各セクションパー４間の部位にベース
用外部端子５が内向きに一体的に造形され、また、４ｈ
方のフレーム枠３には、前記各セクションパー４間の部
位にエミッタ用外部端子６とコレクタ用外部端子７とが
一体的に造形されている。
前記リードフレーム１を、その長平方向に沿う矢印八の
方向に、前記ピソチＰの間隔で間欠的に移送する途次に
おいて、先づ、第２図に示すように、各ベース用外部端
子５の先端に、半導体千ノプ８をダイボンディングした
のち、該半専体チソプ８と、前記エミソタ用外部端子６
の先端、及びコレクタ用外部端子７の先端との間を、金
線９，１０等により接続する。
方向に、前記ピソチＰの間隔で間欠的に移送する途次に
おいて、先づ、第２図に示すように、各ベース用外部端
子５の先端に、半導体千ノプ８をダイボンディングした
のち、該半専体チソプ８と、前記エミソタ用外部端子６
の先端、及びコレクタ用外部端子７の先端との間を、金
線９，１０等により接続する。
次いで、前記リードフレーム１を、第３図に示すように
、成形装置Ｂに送り込み、各半導体チソプ８の部分に、
当該半導体チップ８部分をバソケージするための熱硬化
性合成樹脂盟のモールド部ｌ１を成形することによって
、トランジスタｌ２を構成し、次いで、各トランジスタ
１２における前記各外部端子５，６．７のうち、ベース
用外部端子５のみを残し、エミッタ用外部端子６とコレ
クタ用外部端子７とを、第４図に示すように、ボンチＣ
にて打ち抜く等することにより、リードフレーム１にお
ける他方のフレーム枠３から切断する。
、成形装置Ｂに送り込み、各半導体チソプ８の部分に、
当該半導体チップ８部分をバソケージするための熱硬化
性合成樹脂盟のモールド部ｌ１を成形することによって
、トランジスタｌ２を構成し、次いで、各トランジスタ
１２における前記各外部端子５，６．７のうち、ベース
用外部端子５のみを残し、エミッタ用外部端子６とコレ
クタ用外部端子７とを、第４図に示すように、ボンチＣ
にて打ち抜く等することにより、リードフレーム１にお
ける他方のフレーム枠３から切断する。
そして、トランジスタ１２をリードフレーム１に取付け
た状態で、先に、エミソタ用外部端子６及びコレクタ用
外部端子７のフォーミング加工をしてから、次に、ベー
ス用外部端子５のフォーミング加工を行い、最終工程と
して、半導体チ・２１８に対する性能検査を行ったのち
、パンチＤで打ち抜く等してヘース用外部端子５を切断
することにより、トランジスター１２をリードフレーム
１から切り放す。
た状態で、先に、エミソタ用外部端子６及びコレクタ用
外部端子７のフォーミング加工をしてから、次に、ベー
ス用外部端子５のフォーミング加工を行い、最終工程と
して、半導体チ・２１８に対する性能検査を行ったのち
、パンチＤで打ち抜く等してヘース用外部端子５を切断
することにより、トランジスター１２をリードフレーム
１から切り放す。
この場合、トランジスタ１２が、ベース用外部端子５の
みによってリードフレーム１に取付けられた状態では、
ベース用外部端子５の曲げ加工に伴って、トランジスタ
ｌ２は一方のフレーム枠２の方向に移動するから、ベー
ス用外部端子５をリードフレーム１に取付けたままで、
ベース用外部端子５のフォーミング加工を行うことがで
きるのであり、また、各トランジスタ１２においては、
ベース用外部端子５のみがリードフレーム１に導通して
いるに過ぎず、各トランジスタ１２における各外部端子
５，６．７の相互間は非導通状態になるから、各トラン
ジスタ１２をリードフレーム１に連結したままで、それ
ぞれ半導体チップ８に対する性能検査をすることができ
るのである。
みによってリードフレーム１に取付けられた状態では、
ベース用外部端子５の曲げ加工に伴って、トランジスタ
ｌ２は一方のフレーム枠２の方向に移動するから、ベー
ス用外部端子５をリードフレーム１に取付けたままで、
ベース用外部端子５のフォーミング加工を行うことがで
きるのであり、また、各トランジスタ１２においては、
ベース用外部端子５のみがリードフレーム１に導通して
いるに過ぎず、各トランジスタ１２における各外部端子
５，６．７の相互間は非導通状態になるから、各トラン
ジスタ１２をリードフレーム１に連結したままで、それ
ぞれ半導体チップ８に対する性能検査をすることができ
るのである。
なお、一方のフレーム枠２から、ベース用外部端子５と
平行な補強用バーを、各外部端子５，６、７と接触しな
いようにして内向きに突設して、この補強用バーの先端
を合成樹脂製モールド部１１の成形にてトランジスタ１
２に固着した後、この補強用バーと前記ベース用外部端
子５との２本を残して、他の外部端子６，７を切断して
から、各外部端子５．６．８のフォーミング加工と、半
導体チソプ８の検査とを行い、最後に、補強用バとベー
ス用外部端子５とを切断するようにしても良い。
平行な補強用バーを、各外部端子５，６、７と接触しな
いようにして内向きに突設して、この補強用バーの先端
を合成樹脂製モールド部１１の成形にてトランジスタ１
２に固着した後、この補強用バーと前記ベース用外部端
子５との２本を残して、他の外部端子６，７を切断して
から、各外部端子５．６．８のフォーミング加工と、半
導体チソプ８の検査とを行い、最後に、補強用バとベー
ス用外部端子５とを切断するようにしても良い。
この場合は、トランジスタ１２が、ベース用外部端子５
と補強用バーとの２本を介してリードフレーム１に取付
けられていても、補強用バーとベース用外部端子５とが
一方のフレーワ枠２に取付いていることにより、ベース
用外部端子５のフォーミング加工を、リードフレーム１
に取付けたままで行うことができ、また、補強用ハーは
各外部端子５，６．７と非導通であることにより、半導
体チソプ８の検査も、トランジスタ１２をリードフレー
ム１に取付けたままで行える。
と補強用バーとの２本を介してリードフレーム１に取付
けられていても、補強用バーとベース用外部端子５とが
一方のフレーワ枠２に取付いていることにより、ベース
用外部端子５のフォーミング加工を、リードフレーム１
に取付けたままで行うことができ、また、補強用ハーは
各外部端子５，６．７と非導通であることにより、半導
体チソプ８の検査も、トランジスタ１２をリードフレー
ム１に取付けたままで行える。
上記の実施例は、合成樹脂製モールド部の成形後に各外
部端子のフォーミング加丁と半導体チップの検査とを行
うようにした場合であったが、本発明は、合成樹脂製モ
ールド部の成形後に各外部端子のフォーミング加工と半
導体チップの検査のうち何れか一方のみを行う場合にも
適用できることは言うまでもない。また、合成樹脂裂モ
ールド部１１を形成してから、エミノタ用外部端子６及
びコレクタ用外部端子７を切断する前又は切断の後にお
いて、各外部端子５，６．７のメソキ工程や、商標や等
級等の標印工程等の他の工程を適宜行える。
部端子のフォーミング加丁と半導体チップの検査とを行
うようにした場合であったが、本発明は、合成樹脂製モ
ールド部の成形後に各外部端子のフォーミング加工と半
導体チップの検査のうち何れか一方のみを行う場合にも
適用できることは言うまでもない。また、合成樹脂裂モ
ールド部１１を形成してから、エミノタ用外部端子６及
びコレクタ用外部端子７を切断する前又は切断の後にお
いて、各外部端子５，６．７のメソキ工程や、商標や等
級等の標印工程等の他の工程を適宜行える。
なお、本発明は、３本の外部端子を備えた半導体部品の
みならず、外部端子を２本又は４本等の複数本備えた他
の半導体部品の製法にも同様に適用できることは云うま
でもない。
みならず、外部端子を２本又は４本等の複数本備えた他
の半導体部品の製法にも同様に適用できることは云うま
でもない。
図面は本発明の実施例を示し、第１図はリードフレーム
の平面図、第２図は半導体チップをダイボンディングし
たときの平面図、第３図はモールド部を成形したときの
一部切欠き平面図、第４図は外部端子を１本だけ残して
切断したときの平面図、第５図は第４図のＶ−Ｖ視拡大
断面図、第６図はトランジスタを切り離すときの平面図
、第７図はトランジスタの正面図である。 ■・・・・リートフレーム、２．３・・・・フレーム枠
、４・・・・セクションバー、５，６．７・・・・外部
端子、８・・・・半導体チップ、９，１０・・・・金線
、１１・・・・モールド部、１２・・・・ トランジス
タ。
の平面図、第２図は半導体チップをダイボンディングし
たときの平面図、第３図はモールド部を成形したときの
一部切欠き平面図、第４図は外部端子を１本だけ残して
切断したときの平面図、第５図は第４図のＶ−Ｖ視拡大
断面図、第６図はトランジスタを切り離すときの平面図
、第７図はトランジスタの正面図である。 ■・・・・リートフレーム、２．３・・・・フレーム枠
、４・・・・セクションバー、５，６．７・・・・外部
端子、８・・・・半導体チップ、９，１０・・・・金線
、１１・・・・モールド部、１２・・・・ トランジス
タ。
Claims (1)
- （１）、フープ状リードフレームの左右両端縁における
両フレーム枠の各々から内向きに突出した複数本の外部
端子のうち少なくとも１本の外部端子に対して半導体チ
ップをダイボンディングしたのち、前記半導体チップと
他の外部端子との間を接続し、次いで、前記半導体チッ
プの部分をパッケージするための合成樹脂製モールド部
を成形するようにした半導体部品の製造方法において、
前記合成樹脂製モールド部の成形をしたのち、前記各外
部端子のうち少なくとも１本の外部端子を残して他の外
部端子をリードフレームから切断し、次いで、前記各外
部端子のフォーミング加工及び前記半導体チップの性能
検査のうち何れか一方又は両方を行ったのち、前記残さ
れた外部端子をリードフレームから切断するようにした
ことを特徴とする半導体部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5142889A JPH02230760A (ja) | 1989-03-02 | 1989-03-02 | 半導体部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5142889A JPH02230760A (ja) | 1989-03-02 | 1989-03-02 | 半導体部品の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02230760A true JPH02230760A (ja) | 1990-09-13 |
Family
ID=12886660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5142889A Pending JPH02230760A (ja) | 1989-03-02 | 1989-03-02 | 半導体部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02230760A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54152966A (en) * | 1978-05-24 | 1979-12-01 | Hitachi Ltd | Manufacture of semiconductor integrated-circuit device |
| JPS59202652A (ja) * | 1983-04-30 | 1984-11-16 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
-
1989
- 1989-03-02 JP JP5142889A patent/JPH02230760A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54152966A (en) * | 1978-05-24 | 1979-12-01 | Hitachi Ltd | Manufacture of semiconductor integrated-circuit device |
| JPS59202652A (ja) * | 1983-04-30 | 1984-11-16 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20030020509A1 (en) | Lead formation, assembly strip test, and singulation system | |
| JPH02206153A (ja) | 半導体部品の製造方法及びその製造方法に使用するリードフレーム | |
| JPH02230760A (ja) | 半導体部品の製造方法 | |
| JP2003031595A (ja) | 半導体パッケージの製造方法および半導体パッケージ | |
| CN113594125B (zh) | 半导体装置及其制造方法 | |
| JPS63129638A (ja) | 発光ダイオ−ドの製造装置 | |
| JP2713510B2 (ja) | 電子部品の製造方法 | |
| US6521468B1 (en) | Lead formation, assembly strip test and singulation method | |
| JPS61135145A (ja) | リ−ドフレ−ム | |
| JPH0145979B2 (ja) | ||
| JPH06283627A (ja) | 半導体装置及びその製造方法 | |
| JPS6123653B2 (ja) | ||
| JPS614263A (ja) | 自動ギヤングボンデイング用接続テ−プ | |
| JP2937632B2 (ja) | 電子部品の製造方法 | |
| JPH08172140A (ja) | 半導体装置とそれに用いるリードフレームおよびその搬送方法並びにその測定方法 | |
| JPS6318652A (ja) | 半導体装置の製造方法 | |
| JP2620355B2 (ja) | 半導体装置の製造方法および製造装置 | |
| JP2522000B2 (ja) | 半導体素子の製造方法 | |
| JPS59123247A (ja) | 半導体装置の製造方法 | |
| JPH0497557A (ja) | 半導体装置の製造方法 | |
| JP3057390B2 (ja) | 電子部品の製造方法 | |
| JPH0332008A (ja) | モールド電子部品の製造方法 | |
| JPH0312956A (ja) | Ｓｏｐ型リードフレーム | |
| KR100285917B1 (ko) | 반도체팩키지 스트립 및 그 성형방법 | |
| JP3008973U (ja) | 放熱板付きリードフレーム |