JPS6123653B2 - - Google Patents
Info
- Publication number
- JPS6123653B2 JPS6123653B2 JP11534478A JP11534478A JPS6123653B2 JP S6123653 B2 JPS6123653 B2 JP S6123653B2 JP 11534478 A JP11534478 A JP 11534478A JP 11534478 A JP11534478 A JP 11534478A JP S6123653 B2 JPS6123653 B2 JP S6123653B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor devices
- frame
- leads
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 32
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 238000012360 testing method Methods 0.000 claims description 7
- 238000000034 method Methods 0.000 description 12
- 230000002950 deficient Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 239000000969 carrier Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置特に樹脂封止型半導体装置
の製造方法に関するものである。
の製造方法に関するものである。
樹脂封止型半導体装置はその量産性及び低価格
ゆえに広く採用されている。また前記装置はリー
ドフレームを用いて製造されるのが一般的であ
る。
ゆえに広く採用されている。また前記装置はリー
ドフレームを用いて製造されるのが一般的であ
る。
従来から一般的に行われている樹脂封止型半導
体装置の製造方法について説明する。即ち、複数
個の半導体装置が組立てられたリードフレームを
第1図aに示すように樹脂封止後、リード先端を
切断しリードフレーム1の枠から切り離して、第
1図bに示すように個々の半導体装置にする。
個々に切り離された半導体装置は第1図cに示す
ようなソケツト8にそれぞれ装着され、特性試験
を経て完成される。
体装置の製造方法について説明する。即ち、複数
個の半導体装置が組立てられたリードフレームを
第1図aに示すように樹脂封止後、リード先端を
切断しリードフレーム1の枠から切り離して、第
1図bに示すように個々の半導体装置にする。
個々に切り離された半導体装置は第1図cに示す
ようなソケツト8にそれぞれ装着され、特性試験
を経て完成される。
このような製造方法に於いては、リードフレー
ム1から分離された個々の半導体装置2は相互に
接触を繰り返し、リード3の変形が生じソケツト
8への装着が困難あるいは接触不良となるため、
あらかじめ変形したリードを修正しなければなら
ない。また前記方法においては、特性試験を1個
ずつしか処理できず、能率が上がらない欠点があ
る。
ム1から分離された個々の半導体装置2は相互に
接触を繰り返し、リード3の変形が生じソケツト
8への装着が困難あるいは接触不良となるため、
あらかじめ変形したリードを修正しなければなら
ない。また前記方法においては、特性試験を1個
ずつしか処理できず、能率が上がらない欠点があ
る。
これに対して上記欠点を解決すべく、第2図に
示すように複数のリード3とフレーム1との接続
部を数本のリード4を除いてすべて切断し、半導
体装置2がフレーム1につながつている状態で特
性試験する方法が考えられた。
示すように複数のリード3とフレーム1との接続
部を数本のリード4を除いてすべて切断し、半導
体装置2がフレーム1につながつている状態で特
性試験する方法が考えられた。
しかしながら該方法に於いてはたしかにリード
3の変形を防ぐことが出来たが、量産性を良くす
べくバツチ処理を行う際に、あらかじめ分つてい
る前工程の不良品も良品と同じように後工程の処
理をしなければならず、無駄な工数がかかるとい
う欠点がある。
3の変形を防ぐことが出来たが、量産性を良くす
べくバツチ処理を行う際に、あらかじめ分つてい
る前工程の不良品も良品と同じように後工程の処
理をしなければならず、無駄な工数がかかるとい
う欠点がある。
本発明は以上の欠点をすべて除去するものであ
る。即ち、半導体装置をフレームに保持した
まゝ、前工程の良品のみを特性試験し、しかもキ
ヤリアを使用し、バツチ処理の可能な半導体装置
の製造方法を提供するものである。
る。即ち、半導体装置をフレームに保持した
まゝ、前工程の良品のみを特性試験し、しかもキ
ヤリアを使用し、バツチ処理の可能な半導体装置
の製造方法を提供するものである。
次に本発明を実施例に基づいて説明する。第3
図aに示すように半導体装置2が組立てられたリ
ードフレーム1において、複数のリード3とフレ
ームの接続部を数本のリード4(すなわち、半導
体装置の支持用リード、そのうちの2本はチツプ
を載せるアイドラに接続したリードでもよい)を
除いてすべて切断すると、半導体装置2はリード
4によりフレームに保持され、かつ個々の装置の
電気的特性の測定が可能となる。同時にリードフ
レーム1の鎖線5で示した部分を切断すると第3
図bに示すようにリードフレームに保持された
個々の半導体装置6が得られる。
図aに示すように半導体装置2が組立てられたリ
ードフレーム1において、複数のリード3とフレ
ームの接続部を数本のリード4(すなわち、半導
体装置の支持用リード、そのうちの2本はチツプ
を載せるアイドラに接続したリードでもよい)を
除いてすべて切断すると、半導体装置2はリード
4によりフレームに保持され、かつ個々の装置の
電気的特性の測定が可能となる。同時にリードフ
レーム1の鎖線5で示した部分を切断すると第3
図bに示すようにリードフレームに保持された
個々の半導体装置6が得られる。
次に前工程の不良品を除去し、良品の半導体装
置6のみを第3図cに示すようなキヤリア7にセ
ツトし、特性試験を行なう。特性試験終了後、フ
レームに連結された数本のリード4を切断すれば
半導体装置の製造が完了する。
置6のみを第3図cに示すようなキヤリア7にセ
ツトし、特性試験を行なう。特性試験終了後、フ
レームに連結された数本のリード4を切断すれば
半導体装置の製造が完了する。
このような方法によれば、半導体装置6はフレ
ームに保持されたまま作業されるためリード4の
変形が起りにくい。しかも半導体装置をフレーム
に保持したまま個々に分離するため良品のみを後
工程へ送ることができ、キヤリア7を使用するこ
とにより、量産性良く半導体装置の製造ができ
る。
ームに保持されたまま作業されるためリード4の
変形が起りにくい。しかも半導体装置をフレーム
に保持したまま個々に分離するため良品のみを後
工程へ送ることができ、キヤリア7を使用するこ
とにより、量産性良く半導体装置の製造ができ
る。
本実施例ではフラツト型半導体装置についての
み記述したがDIP型半導体装置等についても適用
可能である。
み記述したがDIP型半導体装置等についても適用
可能である。
第1図a〜cおよび第2図は従来の半導体装置
の製造方法を説明するための斜視図、第3図a〜
cは本発明による半導体装置の製造方法を説明す
るための斜視図である。 1……リードフレーム、2……半導体装置、3
……リード、4……フレームに保持されるリー
ド、5……フレーム切断部、6……フレームに保
持された状態で分離された1個の半導体装置、7
……キヤリア、8……特性試験用ソケツト。
の製造方法を説明するための斜視図、第3図a〜
cは本発明による半導体装置の製造方法を説明す
るための斜視図である。 1……リードフレーム、2……半導体装置、3
……リード、4……フレームに保持されるリー
ド、5……フレーム切断部、6……フレームに保
持された状態で分離された1個の半導体装置、7
……キヤリア、8……特性試験用ソケツト。
Claims (1)
- 1 複数個の半導体装置が連結されたリードフレ
ームを個々のリードフレームに分離するとともに
半導体装置の支持用リードを除いたすべてのリー
ドを切断する工程と、半導体装置を前記個々に分
離されたリードフレームに接続した状態でキヤリ
アにセツトし、特性試験を行う工程を含むことを
特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11534478A JPS5541761A (en) | 1978-09-19 | 1978-09-19 | Manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11534478A JPS5541761A (en) | 1978-09-19 | 1978-09-19 | Manufacturing semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5541761A JPS5541761A (en) | 1980-03-24 |
JPS6123653B2 true JPS6123653B2 (ja) | 1986-06-06 |
Family
ID=14660205
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11534478A Granted JPS5541761A (en) | 1978-09-19 | 1978-09-19 | Manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5541761A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5944840A (ja) * | 1982-09-07 | 1984-03-13 | Toshiba Corp | フラットパッケ−ジの測定装置 |
JPH0529427A (ja) * | 1991-07-24 | 1993-02-05 | Nec Corp | 半導体装置の製造方法 |
-
1978
- 1978-09-19 JP JP11534478A patent/JPS5541761A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS5541761A (en) | 1980-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2003075344B1 (en) | Method for processing multiple semiconductor devices for test | |
JPS6123653B2 (ja) | ||
JP2003031595A (ja) | 半導体パッケージの製造方法および半導体パッケージ | |
JPH02206153A (ja) | 半導体部品の製造方法及びその製造方法に使用するリードフレーム | |
JPS5563854A (en) | Method of manufacturing semiconductor device | |
JPH0497557A (ja) | 半導体装置の製造方法 | |
JPS614264A (ja) | 自動ギヤングボンデイング用接続テ−プと半導体素子の組合せ | |
JPH01175743A (ja) | 半導体素子の製造方法 | |
JPH088323B2 (ja) | 多面付チップキャリア基板のプッシュバック工法 | |
JPS614263A (ja) | 自動ギヤングボンデイング用接続テ−プ | |
JP2503652B2 (ja) | 半導体集積回路装置およびその検査方法 | |
JPH02230760A (ja) | 半導体部品の製造方法 | |
JP2926863B2 (ja) | 半導体素子の製造方法 | |
JPS63236337A (ja) | 樹脂封止型半導体装置の製造方法 | |
JP2877819B2 (ja) | 可変抵抗器の製造方法 | |
JP2002037211A (ja) | 電子部品用自動ハンドリング装置 | |
JPH0473942A (ja) | 半導体装置の測定方法および装置 | |
JPS634355B2 (ja) | ||
JPH01218035A (ja) | 半導体装置の検査方法 | |
JPH0513485A (ja) | 電子部品の製造方法 | |
JPH1098060A (ja) | 電子部品の製造方法及びその電子部品の検査方法 | |
JPS6373531A (ja) | キヤリア・テ−プ | |
JPH04158562A (ja) | 半導体装置、それに用いるリードフレーム、半導体装置の製造方法および半導体装置の検査方法 | |
JPH05299568A (ja) | 半導体装置の製造方法及び半導体装置 | |
JPH0530305B2 (ja) |