KR100285917B1 - 반도체팩키지 스트립 및 그 성형방법 - Google Patents

반도체팩키지 스트립 및 그 성형방법 Download PDF

Info

Publication number
KR100285917B1
KR100285917B1 KR1019990009716A KR19990009716A KR100285917B1 KR 100285917 B1 KR100285917 B1 KR 100285917B1 KR 1019990009716 A KR1019990009716 A KR 1019990009716A KR 19990009716 A KR19990009716 A KR 19990009716A KR 100285917 B1 KR100285917 B1 KR 100285917B1
Authority
KR
South Korea
Prior art keywords
lead
package
lead frame
strip
lead wire
Prior art date
Application number
KR1019990009716A
Other languages
English (en)
Other versions
KR19990046107A (ko
Inventor
임홍우
Original Assignee
한효용
주식회사트라이맥스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한효용, 주식회사트라이맥스 filed Critical 한효용
Priority to KR1019990009716A priority Critical patent/KR100285917B1/ko
Publication of KR19990046107A publication Critical patent/KR19990046107A/ko
Application granted granted Critical
Publication of KR100285917B1 publication Critical patent/KR100285917B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4821Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49575Assemblies of semiconductor devices on lead frames

Abstract

스트립을 간단한 공정에 의해 고품질로 성형할 수 있는 새로운 구조의 반도체팩키지 스트립 및 그 성형방법에 관한 것이다.
본 발명에 따르면, 반도체팩키지 스트립에 있어서, 펀칭부(11)의 둘레를 따라 상기 리드선(16)과 연결되도록 대칭적으로 배치된 한쌍의 대략 디귿자형상의 커넥션바(20)가 형성된 것을 특징으로 하는 반도체팩키지 스트립이 제공된다.
본 발명의 다른 특징에 따르면, 내부에 대략 사각형의 펀칭부(11)가 형성된 리드프레임(10)과, 이 리드프레임(10)의 펀칭부(11) 내에 다수 배치되며 반도체칩이 내장된 팩키지(12)와, 상기 리드프레임(10)과 팩키지(12)를 연결하는 다수의 리드선(16)을 포함하는 반도체팩키지 스트립으로부터 리드선(16)을 절곡성형하고 개별팩키지를 분리하는 방법에 있어서, 상기 펀칭부(11)의 둘레를 따라 상기 리드선(16)과 연결되도록 대략 디귿자형상의 한쌍의 커넥션바(20)를 대칭적으로 미리 형성하여, 상기 리드선(16)의 절곡작업시에 상기 커넥션바(20)에 연결된 다수의 팩키지(12)를 동시에 절곡시키며, 이때, 상기 커넥션바(20)가 상기 다수의 리드선(16)에 연결된 채로 리드선(16)의 변형에 추종하여 회동되도록 하는 것을 특징으로 하는 반도체팩키지 스트립의 성형방법이 제공된다.

Description

반도체팩키지 스트립 및 그 성형방법{semiconductor package strip and forming method thereof}
본 발명은 반도체팩키지 스트립 및 그 성형방법에 관한 것으로서, 좀 더 상세히는 스트립을 간단한 공정에 의해 고품질로 성형할 수 있는 새로운 구조의 반도체팩키지 스트립 및 그 성형방법에 관한 것이다.
반도체팩키지 제조용 스트립은 리드프레임과 이 리드프레임의 내부에 다수 배치되며 반도체칩이 내장된 팩키지로 구성된다. 리드프레임과 팩키지는 리드선과 테일(테일이 있는 경우)에 의해 상호 연결되어 스트립의 형태를 유지하게 된다.
도 1은 종래의 이러한 리드프레임(10)에 팩키지(12)가 형성된 스트립(1)의 성형방법을 보여준다. 도시된 바와 같이, 섹션바(14)가 구비된 경우에는 섹션바(14)를 절단하는 섹션바절단공정(가)이 먼저 수행된다. 섹션바(14)가 없는 경우에는 이는 생략될 수 있다. 이어서, 한피치 전진하여 팩키지(12)에 인접한 게이트부위의 수지잔류물을 절단제거하는 디게이팅공정(나)이 수행되고, 다음에 다시 한피치 전진하여 리드선(16)을 절단하는 싱귤레이션공정 및 이 리드선(16)을 소정형태로 절곡성형하는 포밍공정(다)을 거치게 된다.
그런데, 도 2와 같이 스트립(1)을 상하형(3,4) 사이에 투입하여 리드선(16)을 절단함과 동시에 포밍하는 성형하는 이른바 솔리드포밍방식의 경우, 두 개의 공정을 한번에 수행하므로 공정수가 적고 장치의 구조가 간단한 장점이 있으나, 리드선(16)의 절단과 동시에 포밍해야 하므로, 리드선에 강한 인장력이나 기타 무리한 힘이 작용하여 리드선의 숄더부(어깨부)에 손상이 발생하고, 리드선의 도금층에 스크래치나 크랙이 발생하며, 심하면, 이 리드선이 뽑히면서 수지몰딩 내부의 칩이 빠져나오는 등, 불량률이 높다는 문제점이 있다.
이러한 솔리드포밍의 문제점을 극복한 것으로서, 싱귤레이션공정을 통해 절단된 개별 팩키지를 하나하나 픽업하고 이송시켜서, 개별팩키지별로 리드선(16)을 포밍하는 이른바 유닛포밍방식도 사용되고 있다. 이것은 리드선의 손상이 적다는 장점은 있으나, 스트립에서 절단된 수많은 개별 팩키지를 하나하나 픽업하여 포밍기로 공급하고 적재해야 하므로, 장치의 구조나 공정이 복잡하고 생산성이 낮다는 문제점이 있다.
본 발명은 전술한 바와 같은 종래의 반도체칩 팩키지의 제조상의 문제점에 착안하여 제안된 것으로서, 리드선의 포밍공정을 개별팩키지 단위가 아닌 스트립단위로 수행할 수 있어서 라인의 구성이 간단하면서도 생산성이 높으며, 아울러, 리드선의 손상을 최대한 억제할 수 있는 새로운 구조의 반도체칩 팩키지 스트립 및 그 성형방법을 제공하고자 하는 것이다.
도 1은 종래의 스트립의 성형공정을 보여주는 도면
도 2는 종래의 솔리도포밍방식을 보여주는 도면
도 3은 본 발명에 따른 스트립의 성형공정을 보여주는 도면
도 4는 공정단계별 스트립의 사시도
도 5는 본 발명을 캠포밍방식에 적용한 것을 보여주는 도면
<도면의 주요부분에 대한 부호의 설명>
1. 스트립 3. 상형
4. 하형 5. 캠포밍기
6. 캠 10. 리드프레임
11. 펀칭부 12. 팩키지
14. 섹션바 16. 리드선
20. 커넥션바 22. 절단선
본 발명에 따르면, 내부에 대략 사각형의 펀칭부(11)가 형성된 리드프레임(10)과, 이 리드프레임(10)의 펀칭부(11) 내에 다수 배치되며 반도체칩이 내장된 팩키지(12)와, 상기 리드프레임(10)과 팩키지(12)를 연결하는 다수의 리드선(16)을 포함하는 반도체팩키지 스트립에 있어서, 상기 펀칭부(11)의 둘레를 따라 상기 리드선(16)과 연결되도록 대칭적으로 배치된 한쌍의 대략 디귿자형상의 커넥션바(20)가 형성된 것을 특징으로 하는 반도체팩키지 스트립이 제공된다.
본 발명의 다른 특징에 따르면, 내부에 대략 사각형의 펀칭부(11)가 형성된 리드프레임(10)과, 이 리드프레임(10)의 펀칭부(11) 내에 다수 배치되며 반도체칩이 내장된 팩키지(12)와, 상기 리드프레임(10)과 팩키지(12)를 연결하는 다수의 리드선(16)을 포함하는 반도체팩키지 스트립으로부터 리드선(16)을 절곡성형하고 개별팩키지를 분리하는 방법에 있어서, 상기 펀칭부(11)의 둘레를 따라 상기 리드선(16)과 연결되도록 대략 디귿자형상의 한쌍의 커넥션바(20)를 대칭적으로 미리 형성하여, 상기 리드선(16)의 절곡작업시에 상기 커넥션바(20)에 연결된 다수의 팩키지(12)를 동시에 절곡시키며, 이때, 상기 커넥션바(20)가 상기 다수의 리드선(16)에 연결된 채로 리드선(16)의 변형에 추종하여 회동되도록 하는 것을 특징으로 하는 반도체팩키지 스트립의 성형방법이 제공된다.
이하에서 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다. 도 3은 본 발명에 따른 반도체팩키지 스트립의 구조를 공정순서별로 보여주며 도 4는 각 단계별 개별 스트립의 구조를 입체적으로 보여주는 사시도이다.
도시된 바와같이, 반도체팩키지 스트립은 대체로 리드프레임(10)과, 이 리드프레임(10) 내에 다수 펀칭형성된 대략 사각형 형태의 펀칭부(11)를 포함하며, 이 펀칭부(11) 내에는 리드선(16)에 의해 연결되며 내부에 반도체칩이 수지몰딩된 팩키지(12)가 다수 구비된다. 그리고, 펀칭부(11)를 횡단하는 섹션바(14)가 리드프레임의 지지 및 보강을 위해 구비되며, 경우에 따라서는 상기 리드선(16)과 같은 배선기능이 없이 단순히 리드프레임의 지지기능을 위해 복수개의 테일이 리드프레임(10)과 팩키지(12)를 연결하기도 한다. 이러한 섹션바(14)나 테일은 스트립의 종류에 따라 생략될 수 있다.
이와같이, 다수의 팩키지(12)가 성형된 스트립(1)으로부터 리드선(16)을 소정형태로 절곡하고(포밍공정) 개별 팩키지(12)를 분리하기(싱귤레이션공정) 위해서는 먼저 전처리공정으로서, 섹션바(14)를 절단함과 동시에 디게이팅을 수행한다(가). 다음에 펀칭부(11) 둘레를 따라서 대략 디귿자형상의 커넥션바(20)를 대칭되도록 한쌍 커팅하여 성형한다(나). 이때, 커넥션바(20)의 성형함과 동시에 리드선(16)을 경사방향으로 예비성형하는 것이 바람직하다. 본 실시예에서는 이 커넥션바(20)를 형성하기 위해서 사각형의 펀칭부(11)의 장변을 따라서 연장되고 펀칭부(11)의 단변부에서 횡방향으로 소정길이만큼 연장되는 절단선(22)을 커팅한다. 이 절단선(22)에 의해 ??자형상의 커넥션바(20)가 형성된다. 이 커넥션바(20)는 그 단부 연결점(24)을 통해 리드프레임(10)에 연결되고, 이 연결점(24)을 중심으로 해서 커넥션바(20)가 회동될 수 있다.
다음에, 리드선(16)을 최종적인 형태로 절곡성형한다(다). 이때, 개별 팩키지(12)의 리드선(16)이 커넥션바(20)에 연결되어 있으므로, 포밍공정에서 도 5에서와 같은 캠(6)을 포함하는 캠포밍기(5)를 사용하여 리드선(16)을 절곡할 때, 리드선(16)의 절곡에 따라 커넥션바(20)가 함께 추종됨으로써 리드선(16)이 커넥션바(20)로부터 절단되지 않고 절곡될 수 있다. 포밍리드선(16)의 포밍이 완료된 후에, 리드선(16)을 절단하여 개별 팩키지(12)를 리드프레임으로부터 절단하는 싱귤레이션공정을 수행한다(라).
이와같이 리드프레임(10)의 펀칭부(11) 둘레에 개개의 팩키지(12)의 리드선(16)이 연결된 대략 디귿자형상의 커넥션바(20)를 형성함으로써, 리드선(16)의 포밍시에 커넥션바(20)가 리드선(16)의 변형에 추종하여 회동되므로, 리드선(16)이 리드프레임(10)으로부터 완전히 분리되지 않은 상태로 포밍성형될 수 있다.
이상에서 설명한 본 발명에 따르면, 다수의 팩키지(12)가 커넥션바(20)에 연결된 상태에서 스트립단위로 리드선(16)이 포밍되므로, 종래의 유닛포밍방식에서와 같이, 개별 팩키지를 픽업하여 포밍기 내로 투입함에 따른 장치나 공정의 복잡화를 피할 수 있고, 또한, 종래의 솔리드포밍방식에서와 같이, 개별팩키지의 절단과 동시에 포밍함에 따른 리드선의 손상 및 불량률의 높음을 방지할 수 있는 새로운 구조의 반도체팩키지 스트립 및 그 성형방법이 제공되게 된다.
이상에서 본 발명의 바람직한 실시예를 설명하였으나, 본 발명의 기술사상의 범위 내에서 다양한 수정이나 변형이 가능할 것이다. 예를들면, 본 실시예에서는 커넥션바(20)의 펀칭성형을 디게이팅 또는 섹션바절단공정이 이후에 하는 것으로 예시하였으나, 여건이 허락한다면, 최초에 리드프레임을 성형할 때에 커넥션바(20)를 미리 성형할 수 있다. 그리고, 본 실시예에서는 캠포밍기를 사용하는 것으로 설명하였으나, 기타의 포밍기를 사용하여도 무방할 것이다.

Claims (2)

  1. 내부에 대략 사각형의 펀칭부(11)가 형성된 리드프레임(10)과, 이 리드프레임(10)의 펀칭부(11) 내에 다수 배치되며 반도체칩이 내장된 팩키지(12)와, 상기 리드프레임(10)과 팩키지(12)를 연결하는 다수의 리드선(16)을 포함하는 반도체팩키지 스트립에 있어서, 상기 펀칭부(11)의 둘레를 따라 상기 리드선(16)과 연결되도록 대칭적으로 배치된 한쌍의 대략 디귿자형상의 커넥션바(20)가 형성된 것을 특징으로 하는 반도체팩키지 스트립.
  2. 내부에 대략 사각형의 펀칭부(11)가 형성된 리드프레임(10)과, 이 리드프레임(10)의 펀칭부(11) 내에 다수 배치되며 반도체칩이 내장된 팩키지(12)와, 상기 리드프레임(10)과 팩키지(12)를 연결하는 다수의 리드선(16)을 포함하는 반도체팩키지 스트립으로부터 리드선(16)을 절곡성형하고 개별팩키지를 분리하는 방법에 있어서, 상기 펀칭부(11)의 둘레를 따라 상기 리드선(16)과 연결되도록 대략 디귿자형상의 한쌍의 커넥션바(20)를 대칭적으로 미리 형성하여, 상기 리드선(16)의 절곡작업시에 상기 커넥션바(20)에 연결된 다수의 팩키지(12)를 동시에 절곡시키며, 이때, 상기 커넥션바(20)가 상기 다수의 리드선(16)에 연결된 채로 리드선(16)의 변형에 추종하여 회동되도록 하는 것을 특징으로 하는 반도체팩키지 스트립의 성형방법.
KR1019990009716A 1999-03-22 1999-03-22 반도체팩키지 스트립 및 그 성형방법 KR100285917B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990009716A KR100285917B1 (ko) 1999-03-22 1999-03-22 반도체팩키지 스트립 및 그 성형방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990009716A KR100285917B1 (ko) 1999-03-22 1999-03-22 반도체팩키지 스트립 및 그 성형방법

Publications (2)

Publication Number Publication Date
KR19990046107A KR19990046107A (ko) 1999-06-25
KR100285917B1 true KR100285917B1 (ko) 2001-03-15

Family

ID=37514576

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990009716A KR100285917B1 (ko) 1999-03-22 1999-03-22 반도체팩키지 스트립 및 그 성형방법

Country Status (1)

Country Link
KR (1) KR100285917B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0472658A (ja) * 1990-07-12 1992-03-06 Fujitsu Ltd リードフレーム及び集積回路の製造方法
JPH05175396A (ja) * 1991-12-26 1993-07-13 Fujitsu Ltd リードフレーム及びモールド方法
KR950028715U (ko) * 1994-03-12 1995-10-20 요철형 반도체 패키지
JPH0982867A (ja) * 1995-09-12 1997-03-28 Rohm Co Ltd 電子部品におけるリード端子のフォーミング装置
KR970023904A (ko) * 1995-10-19 1997-05-30 황인길 반도체 패키지의 스트립

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0472658A (ja) * 1990-07-12 1992-03-06 Fujitsu Ltd リードフレーム及び集積回路の製造方法
JPH05175396A (ja) * 1991-12-26 1993-07-13 Fujitsu Ltd リードフレーム及びモールド方法
KR950028715U (ko) * 1994-03-12 1995-10-20 요철형 반도체 패키지
JPH0982867A (ja) * 1995-09-12 1997-03-28 Rohm Co Ltd 電子部品におけるリード端子のフォーミング装置
KR970023904A (ko) * 1995-10-19 1997-05-30 황인길 반도체 패키지의 스트립

Also Published As

Publication number Publication date
KR19990046107A (ko) 1999-06-25

Similar Documents

Publication Publication Date Title
US7410835B2 (en) Method for fabricating semiconductor package with short-prevented lead frame
KR100285917B1 (ko) 반도체팩키지 스트립 및 그 성형방법
JPS618960A (ja) リ−ドフレ−ム
JP3085278B2 (ja) 半導体装置の製造方法および半導体製造装置
US6836004B2 (en) Lead frame, and method for manufacturing semiconductor device and method for inspecting electrical properties of small device using the lead frame
JP2617218B2 (ja) 半導体部品の製造方法及びその製造方法に使用するリードフレーム
US6436736B1 (en) Method for manufacturing a semiconductor package on a leadframe
KR100246694B1 (ko) 절연형 반도체 디바이스의 제조 방법
JPH06252188A (ja) 樹脂封止型半導体素子の製造方法および製造装置
CN219696398U (zh) 一种带加强筋的高脚位qfn蚀刻模具
JPH0722562A (ja) 切断整形金型
CN218827097U (zh) 一种引线框架结构
JPH04293243A (ja) 樹脂封止用金型装置とゲートの切断方法
CN104347570B (zh) 无引线型半导体封装及其组装方法
JPH10154784A (ja) リードフレームの製造方法
KR920008360Y1 (ko) 리드프레임
KR0123314Y1 (ko) 반도체 제조장비에 있어서의 더블 포밍장치
JP2005353878A (ja) リードフレームおよび半導体装置の製造方法
JPH04364766A (ja) 半導体装置の製造方法および半導体装置
JPH01145839A (ja) リードフレーム
KR200168394Y1 (ko) 반도체 패키지의 리드 프레임
JP3791751B2 (ja) 光結合素子の製造方法
JPH08250640A (ja) リードフレーム及びこれを用いた樹脂封止型半導体装置の製造方法
KR0152577B1 (ko) 각형 위치 정렬 핀을 이용한 외부리드의 언더 컷 방지 방법
JPH05166864A (ja) 半導体装置の樹脂成形方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031107

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee