JP3085278B2 - 半導体装置の製造方法および半導体製造装置 - Google Patents
半導体装置の製造方法および半導体製造装置Info
- Publication number
- JP3085278B2 JP3085278B2 JP10121987A JP12198798A JP3085278B2 JP 3085278 B2 JP3085278 B2 JP 3085278B2 JP 10121987 A JP10121987 A JP 10121987A JP 12198798 A JP12198798 A JP 12198798A JP 3085278 B2 JP3085278 B2 JP 3085278B2
- Authority
- JP
- Japan
- Prior art keywords
- tie bar
- removal
- resin
- runner
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 107
- 238000004519 manufacturing process Methods 0.000 title claims description 45
- 239000011347 resin Substances 0.000 claims description 123
- 229920005989 resin Polymers 0.000 claims description 123
- 238000005520 cutting process Methods 0.000 claims description 61
- 238000007789 sealing Methods 0.000 claims description 46
- 238000004080 punching Methods 0.000 claims description 27
- 238000010009 beating Methods 0.000 claims 1
- 238000000034 method Methods 0.000 description 33
- 238000007747 plating Methods 0.000 description 13
- 238000000465 moulding Methods 0.000 description 12
- 239000002184 metal Substances 0.000 description 8
- 230000007547 defect Effects 0.000 description 4
- 230000002950 deficient Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000000428 dust Substances 0.000 description 4
- 238000007730 finishing process Methods 0.000 description 3
- 230000032683 aging Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000011282 treatment Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/92—Conductor layers on different levels connected in parallel, e.g. to reduce resistance
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/946—Step and repeat
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Injection Moulding Of Plastics Or The Like (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Perforating, Stamping-Out Or Severing By Means Other Than Cutting (AREA)
- Punching Or Piercing (AREA)
- Moulds For Moulding Plastics Or The Like (AREA)
Description
フラットパッケージのような樹脂封止型の半導体装置の
製造方法および半導体製造装置に関する。
は、図7(a)に示すように構成されている。これを簡
単に説明すると、この樹脂封止型半導体装置1は、ダイ
パッド2上に搭載した半導体チップ3と、ダイパッド2
の周囲に配設されている多数のリード4を備えている。
前記半導体チップ3と各リード4のインナーリード部と
の間はそれぞれにボンディングされたAu線等からなる
金属細線5により接続されている。
リード4のインナーリード部はモールド樹脂により樹脂
封止することにより樹脂封止部6が形成されている。こ
れによって、パッケージタイプの半導体装置1が構成さ
れている。さらに、前記各リード4のアウターリード部
は所要の形状に折曲げ成形されている。
数のダイパッド2やその周囲にリード4の形成部分を有
するリードフレーム(図示せず)を用いて製造されてい
る。このリードフレームのリード形成部分においてアウ
ターリード部における樹脂封止部6からの引出し部に対
応する部分には、樹脂封止時の樹脂漏れを防ぐためのタ
イバー7が形成され、これらのタイバー7は樹脂封止工
程以降の仕上げ工程で切断することにより、図7(b)
に示すようにタイバー切断面7aが形成される。
の製造工程は、マウント・ボンディング、樹脂成形、ラ
ンナーゲート除去、熱エージング、ばり取り・メッキ処
理、さらにタイバー切断、リード切断・リード成形・捺
印・切断分離、選別という工程によって構成されてい
る。
行う半導体樹脂封止装置では、図8(a),(b)に示
すように、リードフレームのダイパッド2に搭載した半
導体チップ3とリードフレームのリード4とをボンディ
ングにより接続したものを供給部に準備する。
この成形部で樹脂成形することにより半導体チップ3部
分の樹脂封止を行う。次に、成形部で樹脂封止した半導
体装置を、樹脂封止時に生じるランナーやゲートを除去
するためのランナー・ゲート除去部に搬送し、ランナー
・ゲートを除去してから、収納部に保管する。
進み、熱エージング、ばり取り・メッキ処理を行った
後、タイバー切断工程に進み、タイバー切断を行う。さ
らに、リードの曲げ成形を行っている。なお、上述した
タイバー切断工程では、タイバーを切断するとともにタ
イバーにせき止められた樹脂(以下、タイバー不要樹脂
という)の除去も同時に行っている。
樹脂封止装置では、ランナー・ゲート除去部が付設され
ているものの、タイバー切断除去部は設けられておら
ず、このタイバーの除去を別の装置で行う必要があっ
た。
置によれば、ばり取り・メッキ処理後にタイバー切断
(タイバー不要樹脂の除去も含む)を行うために除去し
た樹脂屑、金属屑がパッケージに付着した状態で、前述
したリード成形・リード切断・捺印・切断分離→選別工
程に持ち込まれることから、次のような不具合があっ
た。
去時に発生した屑により、たとえばリード成形の際にリ
ードの表面に打痕を誘発し、リード成形不良を生じるお
それがあった。また、上述した工程において、リード切
断不良、捺印不良、選別不良(特に良品であるべきもの
が上述した屑の付着によって接着不良を招き、不良品と
判断される)を引き起こし、歩留まりが低下するという
問題があった。
微細な傷による形状不良を選別することも手間がかかる
ものであり、しかも外観不良として選別できなかったも
のは製品として出荷されてしまうおそれがあった。
ものであり、樹脂封止型半導体装置の樹脂封止工程以降
の仕上げ工程におけるタイバー切断工程で発生する樹脂
屑や金属屑からなるばり屑によって、それ以降の製造工
程で障害を発生させないようにする半導体装置の製造方
法および半導体製造装置を得るを目的としている。
ために本発明(請求項1記載の発明)に係る半導体装置
の製造方法は、リードフレームのダイパッド上に搭載し
た半導体チップを樹脂封止する半導体装置の製造方法に
おいて、前記半導体チップの樹脂封止後に、ランナー除
去用打ち抜き部およびゲート除去用打ち抜き部によるラ
ンナー・ゲートの除去と、タイバー切断除去用打ち抜き
部およびタイバー不要樹脂除去用打ち抜き部によるタイ
バー・タイバー不要樹脂の除去とを、それぞれの除去の
タイミングをずらした状態で同一ストローク内で行い、
しかる後タイバーの切断除去部分にメッキ処理を施すこ
とを特徴とする。
る半導体製造装置は、リードフレームに並設した複数の
ダイパッド上にそれぞれ搭載した半導体チップを樹脂封
止することにより複数の半導体パッケージを形成し、こ
の樹脂封止後にランナー除去、ゲート除去、タイバー切
断除去、タイバー不要樹脂の除去を同一の金型で行う半
導体製造装置であって、前記金型に、前記ランナー除去
とゲート除去とを行うランナー・ゲート除去用打ち抜き
部と、前記タイバー切断除去とタイバー不要樹脂の除去
とを行うタイバー・タイバー不要樹脂除去用打ち抜き部
とを、前記リードフレームの搬送方向に沿って並設し、
前記複数の半導体パッケージに対して前記ランナー・ゲ
ート除去用打ち抜き部による除去と前記タイバー・タイ
バー不要樹脂除去用打ち抜き部による除去とを、前記金
型の同一ストローク動作内で除去タイミングをずらすこ
とにより、段階的に分けて行うように構成したことを特
徴とする。
る半導体製造装置は、請求項2の半導体製造装置におい
て、前記ランナー・ゲート除去用打ち抜き部によるラン
ナー除去およびゲート除去と、前記タイバー・タイバー
不要樹脂除去用打ち抜き部によるタイバー切断およびタ
イバー不要樹脂除去を、前記金型の同一ストローク動作
内で段階的に分けて行うことを特徴とする。
不要樹脂除去を樹脂封止直後のランナー・ゲート除去と
同時に行い、その後にばり取り・メッキ処理を行うこと
から、タイバー切断、タイバー不要樹脂除去時に発生し
ているばり屑を取り除くことができる。したがって、そ
の後にリード成形、リード切断、捺印不良等を行って
も、従来のような損傷を生じるおそれはなくなり、製品
品質を高め、歩留まりを高めることができる。
イバー不要樹脂の除去を行う機構を、半導体樹脂封止装
置内でランナー・ゲート除去を行う除去部と一体的に構
成することができるから、半導体装置の製造工程を削減
するとともに、製造方法や製造装置を簡素化することが
できる。
型に、ランナー・ゲート切断を行うランナー抜きパンチ
およびゲートカットパンチ(ランナー・ゲート除去用打
ち抜き部)と、タイバー切断を行うタイバーカットパン
チ(タイバー切断・タイバー不要樹脂除去用打ち抜き
部)を設け、このプレス金型の一ストロークにおいてラ
ンナー・ゲート除去処理とタイバー切断・タイバー不要
樹脂除去処理との両方を同時に行うことができる。
いて、タイミングをずらして上述したランナー・ゲート
除去、タイバー切断・タイバー不要樹脂除去を順次行う
構成とすると、プレス金型を駆動する駆動源を最小限と
して有効に利用することができる。このようにすれば、
従来から知られているランナー・ゲート除去部における
機構を金型のみを交換するだけで有効に活用することが
できる。
導体装置の製造方法の一つの実施の形態を示す。図1な
いし図3において、符号10は複数個の樹脂封止型半導
体装置1を形成するリードフレームで、このリードフレ
ーム10には、半導体装置1が幅方向に三個づつ並べた
状態で並設されている。この実施の形態では、上述した
樹脂封止型半導体装置1を3個2列を一つのステージと
し、その二つのステージ(3個四列)を一つのグループ
として処理する場合を説明する。
下のようにして製造される。すなわち、上述したリード
フレーム10のダイパッド(図1では図示しないが半導
体装置1に対応する部分に形成されている)上に半導体
チップ(図示せず)を搭載し、このチップと前記半導体
装置1の周囲にスリットによって区分けされた帯状部分
によって形成されるリード4のインナーリード部(図示
せず)との間を金属細線で接続した後、図4(b)に示
す半導体樹脂封止装置の成形部で樹脂封止される。
ージとしての半導体装置1を並設したリードフレーム1
0は図1に示す状態で、ランナー・ゲート・タイバー除
去部20に搬送される。本発明によれば、このランナー
・ゲート・タイバー除去部20において、樹脂封止型半
導体装置1のモールド樹脂成形直後にアウターリード部
におけるタイバー33の切断除去およびタイバー33に
せき止められたタイバー不要樹脂の除去を、樹脂封止時
に形成されるランナー31、ゲート32の除去処理と同
時に実施するように構成している。
0は、図5に示すように、上、下一対をなす上型21と
下型22とからなるプレス金型を備え、その間に図1に
示すように樹脂封止後のリードフレーム10が順次搬送
されてランナー・ゲート除去およびタイバー切断・タイ
バー不要樹脂除去が実施される。なお、このようなラン
ナー・ゲート・タイバー除去部20の具体的な構造は周
知の通りであり、ここでの詳細な説明は省略する。
部20でのランナー31、ゲート32の除去およびタイ
バー33の除去(前述したタイバー不要樹脂の除去も含
む)は、以下のようにして行われる。
下型22との間に、リードフレーム10上に配列されて
いる3個4列の12個を位置させ、これらを図2、図3
に示すように互いに対向する各一個の上型21と下型2
2とに設けたランナー打ち抜きパンチ41、ゲート打ち
抜きパンチ42、タイバーパンチ43およびタイバーダ
イ44により、一ストロークでそれぞれ6個ずつの半導
体装置1を一組として図1中左側でランナー31とゲー
ト32とを除去し、図1中右側でタイバー33とタイバ
ー不要樹脂との除去を行う。
半導体装置1を一度に処理する場合を示しており、一本
のランナー31は3個ずつの半導体装置1間に設けら
れ、このランナー31から6本のゲート32がそれぞれ
の半導体装置1につながっている。上述したランナー・
ゲート除去とは、上述した一本のランナー31と6本の
ゲート32とを、それぞれランナー打ち抜きパンチ4
1、ゲート打ち抜きパンチ42で打ち抜いて除去するこ
とをいう。これらのパンチ41,42に対応して前記リ
ードフレーム10にはパンチ挿通用として、あるいはガ
イド用として用いられる穴35等が設けられている。
0の3個2列の半導体装置1に対してランナー・ゲート
除去工程を施すプレス金型(上型21)の左側半分のラ
ンナー・ゲート除去部分、12は同じくリードフレーム
10の3個2列の半導体装置1に対してタイバー切断工
程を施すプレス金型(上型21)の右側半分のタイバー
除去部分であり、それぞれに打ち抜きパンチ41,4
2、タイバーパンチ43が後述する状態で形成されてい
る。なお、上述した図1ないし図3では図示を省略した
が、ゲート32を除去するパンチ42に対応する下型2
2にはダイを設けることは勿論である。
ンナー31、ゲート32、タイバー33の関係は、図6
に示すようになっている。ここでは、2個2列に並んだ
樹脂封止型半導体装置1をリードフレーム10に設けて
おり、これらをランナー31、ゲート32の除去処理、
タイバー33の切断除去処理を施す場合を重ねて図示し
ている。なお、このようなリードフレーム10上で形成
される半導体装置1は、上述したランナー・ゲート除去
およびタイバー・タイバー不要樹脂の除去を行った後に
リード成形工程において図6の右上の部分に波線で例示
したフレーム切断線45の位置で切断することにより個
々の半導体装置1が得られることになる。
樹脂封止型半導体装置1に対するランナー31、ゲート
32、タイバー33、タイバー不要樹脂の除去処理は、
次のようにして行われる。図1において、リードフレー
ム10は図中左側から右側に3個2列(ここでは、一ス
テージという)ずつの半導体装置1が間欠的に搬送さ
れ、初めにプレス金型(21,22)の左側半分のラン
ナー・ゲート除去部分に対応する位置に移動する。そし
て、このプレス金型(21,22)の型合わせが行われ
ることにより、ランナー31とゲート32とがそれぞれ
の打ち抜きパンチ41,42により除去される。
ゲート32が除去されたリードフレーム10上で搬送方
向の上流側に位置している6個の樹脂封止型半導体装置
1は、前記プレス金型(21,22)の右側半分のタイ
バー切断除去用打ち抜き部12(タイバー不要樹脂除去
部を含む)に対応する位置に移動している。この状態で
プレス金型(21,22)の型合わせが行われると、タ
イバーパンチ43とタイバーダイ44とによって、図
2、図3に示すようにタイバー33の切断処理とタイバ
ー不要樹脂の除去とが行われる。
ス金型(21,22)において、左側に設けたランナー
・ゲート除去部分11と右側に設けたタイバー・タイバ
ー不要樹脂除去部分12とによって、それぞれの位置に
搬送されてきているリードフレーム10上の2ステージ
の半導体装置1におけるランナー・ゲート除去、タイバ
ー切断・タイバー不要樹脂除去を同時に行う。
た通り、各装置1において周囲に多数形成されているも
のであり、前述したパンチ43、ダイ44はそれぞれを
切断する個数分設けられている。なお、各列間のピッチ
をPとすると、このリードフレーム10は2Pの移動を
間欠的に繰り返すように搬送される。
との除去、タイバー33の切断とタイバー不要樹脂の除
去が6個の半導体装置1をそれぞれ一ステージずつで行
われるが、上述したランナー31、ゲート32の除去を
行った一ステージが、タイバー・タイバー不要樹脂除去
部分12に位置すると、リードフレーム10上の後続す
る6個の半導体装置1が、プレス金型(21,22)の
左側半分であるランナー・ゲート除去部分11に対応
し、次のプレス金型(21,22)の一ストロークの型
合わせが行われることにより、右側ではタイバー33の
切断とタイバー不要樹脂の除去を、左側でのランナー3
1、ゲート32の除去を行うことができる。
プレス金型(21,22)とリードフレーム10上に配
列されている樹脂封止型半導体装置1とを、金型(2
1,22)の一ストローク内での型合わせで、ランナー
31、ゲート32、タイバー33、タイバー不要樹脂を
それぞれ除去できるように構成している。ここで、この
実施の形態では、プレス金型(21,22)の一ストロ
ークの動き初めの部分で前記ランナー・ゲート除去部分
11に設けたパンチ41,42がランナー31、ゲート
32に当接してこれを除去するように構成している。
トローク内において上述したランナー・ゲート除去を行
った後の動きで、右側のタイバー・タイバー不要樹脂除
去部分12に設けたタイバーパンチ43がタイバー33
の切断、タイバー不要樹脂の除去を行うようにしてい
る。ここで、一ステージ(6個)の半導体装置1のタイ
バー33の切断を行う場合に、プレス金型(21,2
2)の駆動源を効率よくバランスさせて利用するため
に、図1中右側部分に、、を付したような2個を
一組ずつとして、それぞれのタイバー33の切断、タイ
バー不要樹脂の除去を段階的に行うように構成してい
る。
11によるランナー・ゲート除去と、タイバー・タイバ
ー不要樹脂除去部分12による3段階のタイバー切断除
去(タイバー不要樹脂の除去を含む)とは、プレス金型
の一ストローク内での適宜のタイミングで行うとよい。
また、タイバー33の切断除去(タイバー不要樹脂の除
去を含む)での順番としても、上述した、、の配
列や順番としても、適宜の変形例が考えられる。
チ43の長さが、上述したランナー、ゲート用のパンチ
41,42とも異なる長さで三段階になっていることか
ら容易に理解される。すなわち、上述したプレス金型2
1,22において、ランナー31、ゲート32の除去と
タイバー33の切断除去(タイバー不要樹脂の除去を含
む)とを順次タイミングをずらして行うために、各パン
チ41,42,43の被除去物(ランナー31、ゲート
32、タイバー33)に接触するまでのストロークを長
さやスペーサの組み込みで変えるとよい。
ゲート・タイバー除去部20を構成するプレス金型(2
1,22)の一ストローク内でのプレス負荷を分散させ
てバランスよく構成することが可能で、その駆動源等を
相対的に小型に構成することができる。たとえばこの実
施の形態での構造を採用すると、従来ランナー・ゲート
除去部で使用していたプレス金型をパンチ等を有する上
型21、下型22を除いてそのまま使用することができ
ることが確認されている。
体装置1の製造方法および半導体製造装置(半導体樹脂
封止装置)では、従来ばり取り・メッキ処理後に行って
いたタイバー33の切断、タイバー不要樹脂の除去を、
樹脂封止工程が終了した直後で少なくともばり取り・メ
ッキ処理工程の前に行っているから、樹脂屑、金属屑等
がそれ以降の工程に悪影響を与えるといった従来の不具
合は生じない。
は、樹脂封止直後においてランナー31、ゲート32を
除去するとともにリードフレーム10のアウターリード
部におけるタイバー33、タイバー不要樹脂を切断除去
するランナー・ゲート・タイバー除去工程を行い、その
後にばり取り・メッキ処理工程を行うことから、タイバ
ー33、タイバー不要樹脂の切断除去時に発生している
樹脂屑、金属屑等のばり屑を取り除くことができる。し
たがって、その後の工程でリード成形、リード切断等を
行っても、従来のような損傷を生じるおそれはなくな
り、製品品質を高め、選別不良をなくし、歩留まりを向
上させることができる。
ードフレーム10上に配列している複数個ずつの半導体
装置1に対する樹脂封止工程後のランナー31、ゲート
32の除去とリードフレーム10のアウターリード部に
おけるタイバー33の切断除去(タイバー不要樹脂の除
去を含む)とを同一のプレス金型(21,22)で行っ
ているから、必要最小限の設備で工程数の少ない半導体
装置1の製造を効率よく、量産効果も高めて行うことが
できる。
2)の一ストロークの動きにおいて、タイミングをずら
して上述したランナー31、ゲート32の除去、タイバ
ー33の切断(タイバー不要樹脂の除去を含む)を順次
行うことにより、プレス金型を駆動する駆動源を最小限
として有効に利用することができる。このようにすれ
ば、従来から知られているランナー・ゲート除去部にお
ける機構を金型のみを交換するだけで有効に活用するこ
とができる。
(タイバー不要樹脂の除去を含む)を、半導体樹脂封止
装置におけるランナー・ゲート除去部でのランナー・ゲ
ート除去と同時に行うことにより、そのタイバー切断除
去時に発生するばり屑を、半導体樹脂封止装置での樹脂
封止工程における次工程であるばり取り・めっき工程で
取り除くことができる。したがって、従来樹脂封止工程
以降の仕上げ工程でタイバー・タイバー不要樹脂の除去
を行っていたことにより問題であった樹脂屑、金属屑の
ようなばり屑が発生せず、半導体装置の歩留りを向上さ
せることができる。また、上述した構成によれば、タイ
バー33の切断面に半田メッキを施した半導体装置1を
得ることができる。これは、樹脂封止直後にタイバー3
3の切断を行った後にメッキ処理が行われることから明
らかである。
有する本発明に係る半導体装置の製造方法によれば、従
来はタイバー33の切断処理をメッキ処理後に行ってい
るから、そのときの選別不良率が1.37%程度であっ
たのに対して、本発明によればタイバー33の切断処理
後にメッキ処理を行っており、そのときの選別不良率が
0.39%というように不良率を改善できることが実験
により確認されている。
した構造には限定されず、各部の形状、構造等を適宜変
形、変更し得ることはいうまでもない。たとえば上述し
た実施の形態では、リードフレーム10上に並設される
樹脂封止型半導体装置1の樹脂封止後のランナー31、
ゲート32、タイバー33、タイバー不要樹脂の除去を
同時に行う配列個数は、樹脂封止時に一回で処理される
個数等に応じて適宜変更すればよい。
型半導体装置1の構造、形状を一例を上げて説明した
が、本発明はこれに限定されず、樹脂封止型半導体装置
1であって、リードフレーム10を用いて製造されるも
のであれば、広く知られている種々の構造、形状を有す
るものであっても適用することは自由である。
装置の製造方法によれば、タイバー切断、タイバー不要
樹脂の除去を樹脂封止後に行った後に、ばり取り・メッ
キ処理を行うことにより、タイバーの切断面に半田めっ
きを施しているから、従来と比較してむき出し部分がな
くなり、製品品質を向上させるとともに、歩留まりを向
上させることができる。
によれば、樹脂封止型の半導体装置の製造装置のうち樹
脂封止工程を行う半導体樹脂封止装置内にアウターリー
ド部のタイバーを切断除去するタイバー・タイバー不要
樹脂除去部を付設することにより、その樹脂封止工程以
降の仕上げ工程において従来ばり屑の発生という問題を
生じていたタイバー切断・タイバー不要樹脂除去工程を
削減することができる。
ー不要樹脂の除去を、半導体樹脂封止装置におけるラン
ナー・ゲート除去部においてランナー・ゲート除去と同
時に行うように構成することにより、そのタイバー切断
・タイバー不要樹脂除去時に発生するばり屑を、半導体
樹脂封止装置での樹脂封止工程における次工程であるば
り取り・めっき工程で取り除くことができる。したがっ
て、従来樹脂封止工程以降の仕上げ工程でタイバー除去
(タイバー不要樹脂の除去を含む)を行っていたことに
より問題であった樹脂屑、金属屑のようなばり屑が発生
せず、半導体装置の歩留りを向上させることができる。
イバー不要樹脂除去を行う除去部を、半導体樹脂封止装
置内でランナー・ゲート除去を行う除去部と一体的に構
成することができるから、半導体装置の製造工程を削減
するとともに、製造方法や製造装置を簡素化することが
できる。
型に、ランナー・ゲート切断を行うランナー抜きパンチ
およびゲートカットパンチ(ランナー・ゲート除去用打
ち抜き部)と、タイバー切断を行うタイバーカットパン
チ(タイバー切断除去用打ち抜き部、タイバー不要樹脂
除去部)とを設け、このプレス金型の一ストロークにお
いてランナーゲート除去処理とタイバー切断・タイバー
不要樹脂除去処理との両方を同時に行うことができる。
一ストロークの動きにおいて、タイミングをずらして上
述したランナー・ゲート除去、タイバー切断・タイバー
不要樹脂の除去を順次行う構成とすると、プレス金型を
駆動する駆動源を最小限として有効に利用することがで
きる。このようにすれば、従来から知られているランナ
ー・ゲート除去部における機構を金型のみを交換するだ
けで有効に活用することができる。
導体製造装置の一つの実施の形態を示し、リードフレー
ムに並設した樹脂封止型半導体装置の平面図である。
を示す工程図、(b)は半導体樹脂封止装置の概要を示
すブロック図である。
る側面図である。
るための概略平面図である。
図、(b)はその一部拡大斜視図である。
工程図、(b)は従来の半導体樹脂封止装置の概要を示
すブロック図である。
1…ランナー・ゲート除去部分、12…タイバー・タイ
バー不要樹脂除去部分、20…ランナー・ゲート・タイ
バー除去部、21…上型(プレス金型)、22…下型
(プレス金型)、31…ランナー、32…ゲート、33
…タイバー、41…ランナー打ち抜きパンチ(ランナー
除去用打ち抜き部)、42…ゲート打ち抜きパンチ(ゲ
ート除去用打ち抜き部)、43…タイバーパンチ(タイ
バー切断・タイバー不要樹脂除去用打ち抜き部)、44
…タイバーダイ。
Claims (3)
- 【請求項1】 リードフレームのダイパッド上に搭載し
た半導体チップを樹脂封止する半導体装置の製造方法に
おいて、 前記半導体チップの樹脂封止後に、ランナー除去用打ち
抜き部およびゲート除去用打ち抜き部によるランナー・
ゲートの除去と、タイバー切断除去用打ち抜き部および
タイバー不要樹脂除去用打ち抜き部によるタイバー・タ
イバー不要樹脂の除去とを、それぞれの除去のタイミン
グをずらした状態で同一ストローク内で行い、 しかる後タイバーの切断除去部分にメッキ処理を施すこ
とを特徴とする半導体装置の製造方法。 - 【請求項2】 リードフレームに並設した複数のダイパ
ッド上にそれぞれ搭載した半導体チップを樹脂封止する
ことにより複数の半導体パッケージを形成し、この樹脂
封止後にランナー除去、ゲート除去、タイバー切断除
去、タイバー不要樹脂の除去を同一の金型で行う半導体
製造装置であって、 前記金型に、前記ランナー除去とゲート除去とを行うラ
ンナー・ゲート除去用打ち抜き部と、前記タイバー切断
除去とタイバー不要樹脂の除去とを行うタイバー・タイ
バー不要樹脂除去用打ち抜き部とを、前記リードフレー
ムの搬送方向に沿って並設し、 前記複数の半導体パッケージに対して前記ランナー・ゲ
ート除去用打ち抜き部による除去と前記タイバー・タイ
バー不要樹脂除去用打ち抜き部による除去とを、前記金
型の同一ストローク動作内で除去タイミングをずらすこ
とにより段階的に分けて行うように構成したことを特徴
とする半導体製造装置。 - 【請求項3】 請求項2記載の半導体製造装置におい
て、 前記ランナー・ゲート除去用打ち抜き部によるランナー
除去およびゲート除去と、前記タイバー・タイバー不要
樹脂除去用打ち抜き部によるタイバー切断およびタイバ
ー不要樹脂除去を、前記金型の同一ストローク動作内で
段階的に分けて行うことを特徴とする半導体製造装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10121987A JP3085278B2 (ja) | 1998-05-01 | 1998-05-01 | 半導体装置の製造方法および半導体製造装置 |
US09/300,684 US6303983B1 (en) | 1998-05-01 | 1999-04-27 | Apparatus for manufacturing resin-encapsulated semiconductor devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10121987A JP3085278B2 (ja) | 1998-05-01 | 1998-05-01 | 半導体装置の製造方法および半導体製造装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11317483A JPH11317483A (ja) | 1999-11-16 |
JP3085278B2 true JP3085278B2 (ja) | 2000-09-04 |
Family
ID=14824769
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10121987A Expired - Fee Related JP3085278B2 (ja) | 1998-05-01 | 1998-05-01 | 半導体装置の製造方法および半導体製造装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6303983B1 (ja) |
JP (1) | JP3085278B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3660861B2 (ja) * | 2000-08-18 | 2005-06-15 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
JP3741995B2 (ja) * | 2001-10-31 | 2006-02-01 | 株式会社ルネサステクノロジ | 半導体装置の樹脂封止後におけるタイバーの除去装置及び方法、並びに半導体装置の製造方法 |
JP2007242825A (ja) * | 2006-03-08 | 2007-09-20 | Disco Abrasive Syst Ltd | タイバー剪断金型装置 |
JP5215556B2 (ja) * | 2006-12-20 | 2013-06-19 | Towa株式会社 | 電子部品製造用の個片化装置 |
US7935287B2 (en) * | 2009-03-06 | 2011-05-03 | Hewlett-Packard Development Company, L.P. | Keyboard case manufacturing system and method |
DE102009042479A1 (de) | 2009-09-24 | 2011-03-31 | Msg Lithoglas Ag | Verfahren zum Herstellen einer Anordnung mit einem Bauelement auf einem Trägersubstrat und Anordnung sowie Verfahren zum Herstellen eines Halbzeuges und Halbzeug |
KR20140094758A (ko) * | 2013-01-22 | 2014-07-31 | 삼성전자주식회사 | 발광 소자 패키지 스트립 |
CN114769414B (zh) * | 2022-06-21 | 2022-09-20 | 四川旭茂微科技有限公司 | 一种半导体成型分离模具 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6396947A (ja) | 1986-10-13 | 1988-04-27 | Mitsubishi Electric Corp | 半導体装置用リ−ドフレ−ム |
JPS63180119A (ja) | 1987-01-21 | 1988-07-25 | Oki Electric Ind Co Ltd | マイクロコンピユ−タの初期化方法 |
US4942454A (en) * | 1987-08-05 | 1990-07-17 | Mitsubishi Denki Kabushiki Kaisha | Resin sealed semiconductor device |
KR930006868A (ko) * | 1991-09-11 | 1993-04-22 | 문정환 | 반도체 패키지 |
JPH06196603A (ja) * | 1992-12-23 | 1994-07-15 | Shinko Electric Ind Co Ltd | リードフレームの製造方法 |
JPH0722447A (ja) | 1993-06-30 | 1995-01-24 | Rohm Co Ltd | 樹脂モールドパッケージ型電子部品の製造における樹脂モールド工程の後処理装置および方法 |
JPH0823042A (ja) * | 1994-07-07 | 1996-01-23 | Fujitsu Ltd | 半導体装置及びその製造方法及びこれに使用される金型 |
TW314650B (ja) * | 1995-06-21 | 1997-09-01 | Oki Electric Ind Co Ltd | |
JP2746224B2 (ja) * | 1995-10-11 | 1998-05-06 | 日本電気株式会社 | 半導体装置およびその製造方法 |
JPH09153504A (ja) | 1995-11-30 | 1997-06-10 | Mitsumi Electric Co Ltd | 半導体装置の製造方法および製造装置 |
JP3617574B2 (ja) | 1996-05-22 | 2005-02-09 | 株式会社ルネサステクノロジ | 多連多列リードフレームおよびそれを用いる半導体装置の製造方法 |
US5929511A (en) * | 1996-07-15 | 1999-07-27 | Matsushita Electronics Corporation | Lead frame for resin sealed semiconductor device |
JP2859220B2 (ja) * | 1996-10-08 | 1999-02-17 | 九州日本電気株式会社 | リードフレームおよびそれを用いた半導体装置の製造方法 |
-
1998
- 1998-05-01 JP JP10121987A patent/JP3085278B2/ja not_active Expired - Fee Related
-
1999
- 1999-04-27 US US09/300,684 patent/US6303983B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH11317483A (ja) | 1999-11-16 |
US6303983B1 (en) | 2001-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5070039A (en) | Method of making an integrated circuit using a pre-served dam bar to reduce mold flash and to facilitate flash removal | |
US7247931B2 (en) | Semiconductor package and leadframe therefor having angled corners | |
JP3085278B2 (ja) | 半導体装置の製造方法および半導体製造装置 | |
US5497681A (en) | Method for making an IC lead-frame punch | |
JPH10154784A (ja) | リードフレームの製造方法 | |
CN219696398U (zh) | 一种带加强筋的高脚位qfn蚀刻模具 | |
JP2700902B2 (ja) | リードフレームの製造方法 | |
JP2606736B2 (ja) | リードフレームの製造方法 | |
JP4455166B2 (ja) | リードフレーム | |
JP2874435B2 (ja) | 樹脂封止型半導体装置の製造方法およびリードフレーム | |
JPS6123352A (ja) | リ−ドフレ−ムおよび半導体装置 | |
JP4357885B2 (ja) | Icカードモジュール用のメタルサブストレート部材とicカードモジュールの作製方法 | |
JPS6167250A (ja) | リ−ドフレ−ム | |
JP2003017643A (ja) | 半導体装置の製造方法および切断装置 | |
JPS63308358A (ja) | リ−ドフレ−ム | |
KR200205168Y1 (ko) | 반도체 몰딩 머신의 받침 블록 | |
JPH05291448A (ja) | 半導体装置用のリードフレーム | |
JPH0444255A (ja) | リードフレームの製造方法 | |
JPH07142659A (ja) | 電子部品用リードフレームの切断装置 | |
JPH06151681A (ja) | 半導体装置の製造方法およびその製造において用いるリードフレーム | |
JPH029156A (ja) | 半導体装置の製造方法 | |
JPH0997866A (ja) | リード成形方法及びリード成形用金型 | |
JPH0455539B2 (ja) | ||
JPH07297339A (ja) | 半導体装置及びその製造方法 | |
JPH08204084A (ja) | 半導体集積回路装置用リードフレーム及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070707 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080707 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 10 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 10 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130707 Year of fee payment: 13 |
|
LAPS | Cancellation because of no payment of annual fees |