JPS618960A - リ−ドフレ−ム - Google Patents

リ−ドフレ−ム

Info

Publication number
JPS618960A
JPS618960A JP12928684A JP12928684A JPS618960A JP S618960 A JPS618960 A JP S618960A JP 12928684 A JP12928684 A JP 12928684A JP 12928684 A JP12928684 A JP 12928684A JP S618960 A JPS618960 A JP S618960A
Authority
JP
Japan
Prior art keywords
lead
frame
lead frame
cutting
grooves
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12928684A
Other languages
English (en)
Inventor
Makoto Sawamura
沢村 誠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Hokkai Semiconductor Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Hokkai Semiconductor Ltd, Hitachi Ltd filed Critical Hitachi Hokkai Semiconductor Ltd
Priority to JP12928684A priority Critical patent/JPS618960A/ja
Publication of JPS618960A publication Critical patent/JPS618960A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49548Cross section geometry
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、リードフレーム、特に樹脂モー/l/ )’
用のリードフレームに利用して有効な技術に関咬るもの
である。
〔背景技術〕
タブ上にペレットを搭載し、ペレット上の電極とリード
とを金線等にて電気的に接続した後、モールド用レジン
にてペレット、金線及びリードの一部を封止している。
第1図は、ペレット、金線等をレジン封止した状態のリ
ードフレームの平面図を示している。この図から分かる
ようにICIは、枠体2により多連に接続されており、
さらに各々のICIのリード3はタイバー4にてリード
間が連結されている。このように、ICIを多連状態に
したリードフレームから1個1個のICIに分離するた
めには、リード3とタイバー4.リード3と枠体2とを
切り離さなければならない。
ところで、特願昭58−42212号にはり−ド3とタ
イバー4とを切り離すために、タイツ!−4に切欠き5
を設けてタイバー4を切落し易くするというリードフレ
ームが示されている。
ところが、第2図に示すような切刃6を用いて前述した
リードフレームのり−ド3からタイバー4を切り落して
みると容易に切断できるものの、第3図に示すようにリ
ード3の切断部分にひげ状のバリアが切刃6の移動する
方向と反対側に発生するのを防止することはできなかっ
た。このバリアは外観不良となるだけではなくそのバリ
アがす−ド3の折り曲げ時にリードのねじれの要因とな
ったり、リードの半田付時に半田ブリッジが発生してリ
ード間が短線してしまうという問題が起こる。そこで本
発明者はバリアが発生しにくく、しかも発生しても他の
処理工程においてバリアの影響が無視できうるようなリ
ードフレームを提供するために鋭意検討した。
〔本発明の目的〕
本発明の目的は、リードフレームを切断加工するさいに
発生するパリをリードフレームの厚さの範囲内に抑える
ことができるリードフレームを提供することである。
本発明の目的は、リードフレームの切断を容易圧し、さ
らに切刃なしでリードフレームを個々のICに分離する
ことができるリードフレーム奪提供することである。
本発明の前記ならびにそのほかの目的と新規なj   
    特徴は、本明細書の記述および添付図面からあ
きらかになるであろう。
〔発明の概要〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
すなわち、リードフレームの切断部分の表面及び裏面に
溝を形成すること罠より、切断後にパリが生じてもリー
ドフレームの厚さの範囲内にノ(りをおさえることがで
き、しかも切断が容易となるリードフレームを提供する
ものである。
〔実施例〕
第4図は、本発明の一実施例であるリードフレームの平
面図、第5図は、第4図のV−VWA断面図、第6図は
、第4図の■−■線断面図である。
第4図に示すように、10はペレット11を載置するタ
ブ、12は前記タブを支持するタブリード、13はタブ
120周辺に延在して設けた複数のり−ドで、リードと
リード間はタイバー14にて連結支持されている。前記
タブ10及びリード13は枠体151囲まh?:Nす・
前Hif3 +) −1j (7)一端41・f前記枠
体15と接続している。16はタイツ<−14からリー
ド13を分離するために切断する部分に沿って設けた溝
で、第5図に示すようにタイバー14の表裏面に形成し
ている。また、同様に第6−図に示すようにリード13
と枠体15を分離するた怜、に切断する部分に沿って溝
17を設けている。
この溝16.17はエツチングあるいは機械的に容易に
形成することができる。このようなリードフレームを用
いてタブlo上にペレット11を接着し、リード13と
ペレット上の電極とをワイヤボンディングにて電気的に
接続した後にルジン等の封止材にてそれらを一体に封止
する。その後、リードフレームを切断して1個1個のI
Cに分離する切断工程を行なう。次K、この切断工程に
ついて説明する。第7図は、切断装置の主要部、第8図
は切断後のリード形状を示す図である。第7図において
20は切断装置の下型、21は切断装置の上型で、リー
ド13を前記上型21.下型2゜でクランプして固定で
きるようになっている。22は切刃であり、上型21の
壁面に沿って下動させてリード13とタイバー14とを
切断分離できるようになっている。
このような切断装置を用いて本発明を適用したリードフ
レームを切断すると、リードフレームの切断する部分の
表裏面ともに溝16を設けているので、切断する厚さは
実質的に短くできる。そのため、バリアの発生を減少で
き、たとえばバリアが発生しても、そのバリアの先端は
、切刃22の移動方向の反対側に設けた溝16の深さの
範囲内におさまることになる。すなわち、バリアが生じ
てもリード13の厚さHの範囲内におさえて切断するこ
とが可能となる。なお、図示しなかったが、リード】3
と枠体とを切断する場合においても、切断する部分の表
面及び裏面に溝を形成すると、パリは発生しに< <、
発生したとしてもリードの厚さの範囲内にパリをおさえ
ることができる。
〔効 果〕
(1)  リードとタイバーとを分離するためにタイバ
ーの切断する部分の表面及び裏面に溝を形成することに
より、切断したとぎにパリが生じてもリードの厚さの範
囲内におさえることができるので、リー、ドの折り曲げ
工程のときにパリに起因するり−ドのねじれが発生する
ことを防止することができる。また、半田付のときにパ
リにより半田ブリッジが生じてリード間がショートする
のを防止することができる。
(2)  リードとタイバーとを分離するためにタイバ
ーの切断する部分の表面及び裏面に溝を形成することに
より、切断が容易となるため、切刃に大きな力を加える
必要はなくなり切刃の摩耗をおさえて切刃の寿命を延ば
すことが可能となる。
(3)リードと枠体とを分離するために切断するリード
先端部分の表面及び裏面に溝を形成することにより、切
断したときにパリが生じてもリードの厚さの範囲内にお
さえることができるので、半田付のときにパリにより半
田ブリッジが生じてリード間がショートするのを防止す
ることができる。
(4)リードと枠体とを分離するために切断するリード
先端部分の表面及び裏面に溝を形成することl    
   により、切断が容易となり切刃の摩耗をおさえて
切刃の寿命を延ばすことができ、さらに溝の深さを調節
すれば、切刃を用いず引っばり応力だけでリードと枠体
を分離することができる。
(5)リードフレームの切断する部分の表面及び裏面に
溝を形成することにより、パリが発生してもリードの厚
さの範囲内におさえることができるので、ICに分離さ
れた状態で搬送したり、あるいはハンドラ等の選別装置
において搬送されるときに、パリが引っかかって搬送不
良をおこすという問題も生じることはない。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。すなわち、切刃−の溝
を深く、その裏面の溝を切刃側に形成した溝より浅く形
成してパリがリードの厚さ内におさまる長さを大となる
ように形成しても良い。
〔利用分野〕
以上の説明では主として本発明者によってたさ    
   1アれた発明をその背景となった利用分野である
樹脂モールド用のリードフレームに適用した場合につい
て説明したが、それに限定されるものではなく、たとえ
ばガラス封止用のリードフレームなどに適用できる。ま
た、DIP (デュアル・インライン・パッケージ)型
パッケージだけでなく、FP(フラットパッケージ)型
等の他のパッケージ用のリードフレームにも適用するこ
とができる。
【図面の簡単な説明】
第1図は樹脂封止されたリードフレームの平面図、 第2図は従来のリードフレームを切断するところを示す
図、 第3図は従来のリードフレームが切断された切断面を示
す図、 第4図は本発明の一実施例であるリードフレームの平面
図、 第5図及び第6図はそれぞれ第4図のV−V線。 ■−■線の断面図、 第7図は本発明の一実施例であるリードフレームを切断
するところを示す図、 第8図は本発明の一実施例であるリードフレームが切断
された切断面を示す図である。 1・・・IC,2,15・・・枠体、3,13・・・リ
ード、4.14・・・タイバー、5・・・切欠き、6.
22・・・切刃、7・・・パリ、10・・・タブ、1・
1・・・ペレット、12・・・タブリード、16.17
・・・溝、20・・・下型、21・・・上型。 代理人 弁理士  高 橋 明 夫 第  1  図 第  2  図 第  3  図 第  4  図 第  5  図 第  7  図 第  8  図

Claims (1)

    【特許請求の範囲】
  1. 1、ペレットを載置するタブと、前記タブの周辺に設け
    た複数のリードと、前記タブ及びリードを囲む枠体と、
    前記リード間を互いに連結するタイバーとを具備するリ
    ードフレームにおいて、前記リードとタイバーを切り離
    すために切断する部分あるいは前記リードと枠体を切り
    離すために切断する部分の表面及び裏面に溝を形成した
    ことを特徴とするリードフレーム。
JP12928684A 1984-06-25 1984-06-25 リ−ドフレ−ム Pending JPS618960A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12928684A JPS618960A (ja) 1984-06-25 1984-06-25 リ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12928684A JPS618960A (ja) 1984-06-25 1984-06-25 リ−ドフレ−ム

Publications (1)

Publication Number Publication Date
JPS618960A true JPS618960A (ja) 1986-01-16

Family

ID=15005819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12928684A Pending JPS618960A (ja) 1984-06-25 1984-06-25 リ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS618960A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5126824A (en) * 1989-08-09 1992-06-30 Mitsubishi Denki Kabushiki Kaisha Carrier tape and method of manufacturing semiconductor device employing the same
US5126821A (en) * 1985-03-25 1992-06-30 Hitachi, Ltd. Semiconductor device having inner leads extending over a surface of a semiconductor pellet
US5153705A (en) * 1990-11-28 1992-10-06 Sharp Kabushiki Kaisha Tab package and a liquid-crystal panel unit using the same
JPH0525739U (ja) * 1991-09-11 1993-04-02 株式会社三井ハイテツク リードフレーム
US5271148A (en) * 1988-11-17 1993-12-21 National Semiconductor Corporation Method of producing a leadframe
US5398128A (en) * 1991-05-21 1995-03-14 Sharp Kabushiki Kaisha Wiring board for use in a liquid crystal panel and method of making including forming resin over slit before bending
KR100218320B1 (ko) * 1996-10-16 1999-09-01 구본준 버틈 리드 패키지의 제조방법
JP2003086750A (ja) * 2001-09-11 2003-03-20 Rohm Co Ltd 電子部品の製造方法
EP1376691A2 (de) * 2002-06-21 2004-01-02 W. C. Heraeus GmbH & Co. KG Verfahren zur Herstellung von Systemträgern aus metallischem Trägerband sowie Metallstreifen mit Trägerbereich für elektrische Bauelemente
JP2009267193A (ja) * 2008-04-28 2009-11-12 Sumitomo Metal Mining Co Ltd リードフレームの製造方法
US8193091B2 (en) * 2002-01-09 2012-06-05 Panasonic Corporation Resin encapsulated semiconductor device and method for manufacturing the same

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5126821A (en) * 1985-03-25 1992-06-30 Hitachi, Ltd. Semiconductor device having inner leads extending over a surface of a semiconductor pellet
US5271148A (en) * 1988-11-17 1993-12-21 National Semiconductor Corporation Method of producing a leadframe
US5126824A (en) * 1989-08-09 1992-06-30 Mitsubishi Denki Kabushiki Kaisha Carrier tape and method of manufacturing semiconductor device employing the same
US5153705A (en) * 1990-11-28 1992-10-06 Sharp Kabushiki Kaisha Tab package and a liquid-crystal panel unit using the same
US5398128A (en) * 1991-05-21 1995-03-14 Sharp Kabushiki Kaisha Wiring board for use in a liquid crystal panel and method of making including forming resin over slit before bending
JPH0525739U (ja) * 1991-09-11 1993-04-02 株式会社三井ハイテツク リードフレーム
KR100218320B1 (ko) * 1996-10-16 1999-09-01 구본준 버틈 리드 패키지의 제조방법
JP2003086750A (ja) * 2001-09-11 2003-03-20 Rohm Co Ltd 電子部品の製造方法
US6709892B2 (en) * 2001-09-11 2004-03-23 Rohm Co., Ltd. Electronic device fabrication method comprising twofold cutting of conductor member
US8193091B2 (en) * 2002-01-09 2012-06-05 Panasonic Corporation Resin encapsulated semiconductor device and method for manufacturing the same
EP1376691A2 (de) * 2002-06-21 2004-01-02 W. C. Heraeus GmbH & Co. KG Verfahren zur Herstellung von Systemträgern aus metallischem Trägerband sowie Metallstreifen mit Trägerbereich für elektrische Bauelemente
EP1376691A3 (de) * 2002-06-21 2004-06-23 W. C. Heraeus GmbH & Co. KG Verfahren zur Herstellung von Systemträgern aus metallischem Trägerband sowie Metallstreifen mit Trägerbereich für elektrische Bauelemente
JP2009267193A (ja) * 2008-04-28 2009-11-12 Sumitomo Metal Mining Co Ltd リードフレームの製造方法

Similar Documents

Publication Publication Date Title
JP3660861B2 (ja) 半導体装置の製造方法
US9363901B2 (en) Making a plurality of integrated circuit packages
US9190351B2 (en) Semiconductor device with webbing between leads
JPS618960A (ja) リ−ドフレ−ム
KR950000205B1 (ko) 리이드 프레임 및 이를 사용한 반도체 장치
TW201344816A (zh) 半導體裝置之製造方法
JPH08318328A (ja) リード切断用金型
JPS61135145A (ja) リ−ドフレ−ム
US5690877A (en) Method of processing a semiconductor chip package
JP3077505B2 (ja) リードフレームの製造方法
JPH0730042A (ja) 半導体装置用リードフレーム、それを用いた半導体装置及びその製造方法
JP2851791B2 (ja) リードフレーム及びそれを用いた半導体装置の製造方法
JPH02197158A (ja) リードフレームの製造方法
JPH02271652A (ja) 樹脂封止型半導体装置用リードフレームとその製造方法及び半導体装置の製造方法
KR970006523Y1 (ko) 반도체 제조용 리드프레임 구조
JPH02205061A (ja) リードフレーム
JPH0290558A (ja) リードフレーム
JPH029156A (ja) 半導体装置の製造方法
JPH01145838A (ja) 半導体装置の製造方法
JP2007095852A (ja) 小型電子部品の製造方法
JPS60161645A (ja) 半導体装置
JPS63202051A (ja) リ−ド加工機
JPS63136636A (ja) 成形金型
JPS60195958A (ja) リ−ドフレ−ム
JPS59134862A (ja) リ−ドフレ−ム及びそれを用いた半導体装置の製造方法