JP2007095852A - 小型電子部品の製造方法 - Google Patents

小型電子部品の製造方法 Download PDF

Info

Publication number
JP2007095852A
JP2007095852A JP2005280930A JP2005280930A JP2007095852A JP 2007095852 A JP2007095852 A JP 2007095852A JP 2005280930 A JP2005280930 A JP 2005280930A JP 2005280930 A JP2005280930 A JP 2005280930A JP 2007095852 A JP2007095852 A JP 2007095852A
Authority
JP
Japan
Prior art keywords
lead terminal
lead
electronic component
bent
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005280930A
Other languages
English (en)
Inventor
Katsuhiko Sakai
勝彦 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2005280930A priority Critical patent/JP2007095852A/ja
Publication of JP2007095852A publication Critical patent/JP2007095852A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】 樹脂封止部の側面から突出したリード端子をリードフレームから切断分離し曲げを施して実装しやすい所定形状のリード端子に成形するリード端子成形工程において、樹脂封止部（パッケージ）にクラックや欠けが発生するのを防止し、より高品質、高信頼性な小型電子部品を製造する方法を提供する。
【解決手段】 リード端子成形工程で曲げを施すリード端子の部分に、予めリード端子２０の幅方向両側から切り込み凹所２１を形成しておき、リード端子成形工程時に、この切り込み凹所２１の部分でリード端子を曲げ加工する。この切り込み凹所２１は好ましくはリード端子の樹脂封止部４との境界部付近に設けておき、リード端子２０を樹脂封止部４の両側面から下方に突出させたハの字形に成形する。
【選択図】 図１

Description

本発明は、半導体材料を用いたホールセンサ、ダイオード、トランジスタ、ＩＣ等の面実装タイプの小型電子部品の製造方法、特にその樹脂封止部の側面から突出したリード端子をリードフレームから切断分離し曲げを施すリード端子成形工程を、樹脂封止部にクラックや欠け等を発生させずに行う方法に関するものである。
従来の半導体材料を用いた面実装タイプの小型電子部品の代表例として、ホールセンサの構造を図４に示す。
従来のホールセンサを構成するＧａＡｓホール素子チップ１は、ＧａＡｓ基板上に十字形の活性層を有し、その十字形活性層の４つの端部のうち、２つが入力端子、残りの２つが出力端子となる。このホール素子チップ１を銀ペースト等にてリードフレーム５のマウント部５ａ上にダイボンディングし、リードフレーム５のリード（後のリード端子）２のインナーリード部２ａとホール素子チップ１の入力端子及び出力端子の電極１ａとをＡｕワイヤーなどの金属細線３でワイヤーボンディングした上、ホール素子チップ１、金属細線３及びインナーリード部２ａの全体をエポキシ樹脂等のプラスチック樹脂６でモールドして樹脂封止部（パッケージ）４とすることで構成される。なお、リードフレーム５のリード（後のリード端子）２のアウターリード部２ｂはプラスチック樹脂６で覆われない。
製造方法としては、上記のＧａＡｓ又はＳｉ等の半導体材料からなるホール素子チップ１をＡｇペースト等の接着剤料にてリードフレーム５に実装する（図５（ａ））。
次に、外部と電気的接続を図るために、Ａｕワイヤー等の金属細線３により、ホール素子チップ１の電極１ａとリードフレーム５のリード（後のリード端子）２間を、ワイヤボンディング装置等を用いて接続する（図５（ｂ））。更にホール素子チップ１の搭載部分をプラスチック樹脂で封止して樹脂封止部４を形成しパッケージとする（図５（ｃ））。
その後、リードフレーム５を半田が溶解した半田槽内を通過させる方法や電解めっき液に漬けて、リード（後のリード端子）２に半田７を塗布する（図５（ｄ））。
最後に、小型電子部品は、テーピング工程において、所定長さのリード端子の部分、つまりアウターリード部２ｂ（図４）の部分を残して、リードフレーム５から切断分離され、成形金型によって実装しやすい形状８に曲げ成形される（図５（ｅ））。本明細書において、この工程を「リード端子成形工程」と略称する。
上記リード端子成形工程においては、基板に半田実装し易くする為にリード端子２を曲げ加工するが、その曲げのタイプにはガルウィングとハの字形の二つがある。ガルウイングタイプは、樹脂封止部（パッケージ）の両側面から水平に突出させたリード端子を途中で下方に折り曲げた形状とするものである。他方、ハの字形のタイプは、図６に示すように、リード端子２を樹脂封止部４の境界部付近で折り曲げて、樹脂封止部４の両側面から下方に突出させた形状とするものであり、実装面積を小さくするためにガルウイングタイプよりもリード長を短くして電子部品の寸法を小さくできることから、多くはハの字形のタイプが採用されている。図５（ｅ）もこのハの字形のタイプの曲げを採用している。
なお、ガルウィングタイプのリード端子の曲げについては、基板への半田付後、膨張差によるストレスで半田付部が剥離しないようにするため、半導体装置から突き出たリードの第１番目の曲げＲ部の内側に三角状の切り込みを設けた構造が知られている（例えば、特許文献１参照）。これは、半導体装置と基板との膨張差を切り込み部の開閉作用により緩衝させ、リード先端部のリードと半田のすべりをなくし、剥離の発生を抑えるものである。
特開平５−１０２３８１号公報（図１１〜図１３）
図４の従来構造の小型電子部品における問題点を以下に述べる。
近年、携帯電話や家電製品に使用される電子部品の小型化が急速に進んでいる。その為、樹脂封止部（パッケージ）の厚さも薄くなり、リードフレームからリード端子を切断分離し曲げを施すリード端子成形工程での加工時に、樹脂封止部にクラックや欠け等の不良が発生しやすくなり、製造歩留りを著しく低下させる要因となっている。
樹脂封止部の上面部に発生したクラックや欠けは、顕微鏡を用いた外観検査で選別する方法が可能であるが、多くの検査人員が必要となるため製造コストが増加する要因となる。また、樹脂封止部の側面部のクラックや欠けは選別するのが困難である。
近年、携帯電話や家電製品に使用される小型電子部から環境に有害な鉛化合物を排除する動きが世界レベルで取り組まれている。それに伴い、小型電子部品のリード端子部分の半田及び基板実装に用いられる半田材料の鉛フリー化が急増している。
現在、Ｓｎ−Ａｇ系やＳｎ−Ｃｕ系の半田材料が実績を積み、代替材料として最有力視されるに至っているが、技術的な課題として、実装時の融点が約３０℃以上上昇する点にある。例えば、Ｓｎ−Ａｇ系半田では、実装温度は２４０〜２６５℃の温度条件となる。その為、パッケージに発生したクラックや欠け部分から侵入した水分が、実装時のリフロー工程時に、吸湿水分の急激な気化膨張よりクラックやＡｕワイヤーの剥離が発生し、電気的な故障が増加している。
そこで、本発明の目的は、上記課題を解決し、樹脂封止部の側面から突出したリード端子をリードフレームから切断分離し曲げを施して実装しやすい所定形状のリード端子に成形するリード端子成形工程において、樹脂封止部（パッケージ）にクラックや欠けが発生するのを防止し、より高品質、高信頼性な小型電子部品を製造する方法を提供することにある。
上記目的を達成するため、本発明は、次のように構成したものである。
請求項１の発明に係る小型電子部品の製造方法は、樹脂封止部の側面から突出したリード端子をリードフレームから切断分離し曲げを施して実装しやすい所定形状のリード端子に成形するリード端子成形工程を含む小型電子部品の製造方法において、上記リード端子成形工程で曲げを施すリード端子の部分に、予めリード端子の幅方向両側から切り込み凹所を形成しておき、リード端子成形工程時に、この切り込み凹所の部分でリード端子を曲げ加工することを特徴とする。
リード端子に切り込み凹所を形成しておく部位は、樹脂封止部の両側面から水平に突出させたリード端子の途中であってもよいし、リード端子が突出する樹脂封止部の境界部付近であってもよい。すなわちこの請求項１には、リード端子の曲げが、樹脂封止部（パッケージ）の両側面から水平に突出させたリード端子を途中で下方に折り曲げた形状とするガルウイングタイプとの形態と、リード端子を樹脂封止部の境界部付近で曲げて樹脂封止部の両側面から下方に突出させた形状とするハの字形タイプの形態とが含まれる。
請求項２の発明は、請求項１記載の小型電子部品の製造方法において、上記切り込み凹所をリード端子の樹脂封止部との境界部付近に設けておき、この切り込み凹所の部分でリード端子を曲げ加工することにより、リード端子を樹脂封止部の両側面から下方に突出させたハの字形に成形することを特徴とする。
請求項３の発明は、請求項１又は２記載の小型電子部品の製造方法において、上記切り込み凹所を長方形又は半円状に形成することを特徴とする。
＜発明の要点＞
本発明の要点は、リード端子成形工程で曲げを施すリード端子の部分に、予めリード端子の幅方向両側から切り込み凹所を形成しておき、リードフレームからリード端子を切断分離し曲げを施すリード端子成形工程時に、この切り込み凹所の部分で、切り込み凹所間を結ぶ直線を折り曲げ中心として、リード端子が容易に曲がるようにする点にある。
上記リード端子の曲げ容易作用は、リード端子成形工程時に曲げの応力が樹脂封止部（パッケージ）へ伝達されるのを緩和し、樹脂封止部における耐湿性低下というダメージを低減する。
かかる作用効果が得られる切り込み凹所の大きさには適切な範囲があり、図１（ａ）の如く、リード端子部分の曲げ領域のリード端子寸法幅Ｗの約１０％程度の寸法幅（深さ）ｄの切り込み凹所２１を、リード端子２０の左右に入れた形状するのが良いことが分かった。例えば、リード端子寸法幅Ｗが０．３０ｍｍの場合、深さｄが０．０３ｍｍの長方形の切り込み凹所２１をリード端子の左右に加工する。その際、切り込み凹所２１の端子長手方向長Ｌは、樹脂封止部たるパッケージの側面から突出する最小寸法とする。
なお、特許文献１は、ガルウィングタイプのリード端子において、基板への半田付後、膨張差によるストレスで半田付部が剥離しないようにするため、半導体装置から突き出たリードの第１番目の曲げＲ部の内側に、つまりリード端子の肉厚方向に、三角状の切り込みを設けるものである。また、その目的も、半導体装置と基板との膨張差を切り込み部の開閉作用により緩衝させ、リード先端部のリードと半田のすべりをなくし、剥離の発生を抑えるものである。これらの点で特許文献１は本発明と相違する。
本発明によれば、リード端子成形工程で曲げを施すリード端子の曲げ部分に、予めリード端子の幅方向両側から切り込み凹所を形成しておき、この切り込み凹所の部分でリード端子を容易に曲げ加工できるようにしたので、端子切断及び成形工程での加工時における樹脂封止部（パッケージ）のクラックや欠けの発生を低減することができ、製造歩留りを向上させることができる。従って、高品質、高信頼性な小型電子部品を提供することができる。
以下、本発明を図示の実施の形態に基づいて説明する。
図２に製造対象とするホールセンサの構造を示す。ＧａＡｓホール素子チップ１は、ＧａＡｓ基板上に十字形の活性層を有し、その十字形活性層の４つの端部のうち、２つが入力端子、残りの２つが出力端子となる。このホール素子チップ１を銀ペースト等にてリードフレーム５のマウント部５ａ上にダイボンディングし、リードフレーム５のリード（後のリード端子２０）のインナーリード部２０ａとホール素子チップ１の入力端子及び出力端子の電極１ａとをＡｕワイヤーなどの金属細線３でワイヤーボンディングした上、ホール素子チップ１、金属細線３及びインナーリード部２０ａの全体をエポキシ樹脂等のプラスチック樹脂６でモールドして樹脂封止部（パッケージ）４とすることで構成される。なお、リードフレーム５のリード（後のリード端子２０）のアウターリード部２０ｂはプラスチック樹脂６で覆われない。
樹脂封止部４の側面から突出したリード端子２０は、リード端子成形工程において、リードフレーム５から切断分離され、曲げを施して実装しやすい所定形状のリード端子に成形される。その際、リード端子成形工程で曲げを施すリード端子の曲げ部分、ここではリード端子の樹脂封止部４との境界部付近に、予め、リード端子の幅方向両側から切り込み凹所２１が形成されており、この切り込み凹所２１の部分でリード端子２０が曲げ加工される。
切り込み凹所２１の存在により、リード端子２０は、切り込み凹所２１、２１間を結ぶ直線を折り曲げ中心として容易に曲がるため、リードフレーム５から切断分離したり曲げを施した際の応力が、切り込み凹所２１がない場合に較べて樹脂封止部４まで伝達されなくなり、その分だけ樹脂封止部４の耐湿性の低下が抑止される。
次に、本発明の実施形態に係るホールセンサの製造方法を図１及び図５を参照しながら説明する。
まず、Ｓｉ、ＧａＡｓ等の半導体材料からなるホール素子チップ１をＡｇペースト等の接着剤料にてリードフレーム５に実装する（図５（ａ）参照）。このリードフレーム５は、各単位リードフレーム毎に、外枠から延出した４本のリード５ｂ（後のリード端子２０：図２参照）を具備している。図１（ａ）はこの４本のリード５ｂのうちの１本を代表的に示したもので、リード５ｂの中間部には、リードの幅方向両側から切り込み凹所２１が形成されている。この実施形態の場合、リード端子寸法幅Ｗ（Ｗ＝０．３０ｍｍ）のリード５ｂにおいて、切り込み凹所２１は、リード５ｂの幅方向に深さｄ（ｄ＝０．０３ｍｍ）、リード５ｂの長手方向にパッケージ側面から突出する最小寸法となるように加工した。
まず、Ｓｉ、ＧａＡｓ等の半導体材料からなるホール素子チップ１をＡｇペースト等の接着剤料にてリードフレーム５に実装する（図５（ａ））。
次に、外部と電気的接続を図るために、Ａｕワイヤー等の金属細線３により、ホール素子チップ１の電極１ａとリードフレーム５を、ワイヤボンディング装置等を用いて接続する（図５（ｂ）参照）。更にホール素子チップ１の搭載部分をプラスチック樹脂６で封止し、樹脂封止部（パッケージ）４を形成する（図５（ｃ）参照）。図１（ｂ）はこのときの状態を示したもので、図示するように、樹脂封止部４の外縁は、リード５ｂ（後のリード端子２０）の切り込み凹所２１、２１を通過する、正確にはその長手方向長Ｌの領域中を通過する。換言すれば、切り込み凹所２１はリード５ｂ（後のリード端子２０）の樹脂封止部４との境界部付近に位置する。
その後、リードフレームを半田が溶解した半田槽内を通過させる方法や電解めっき液に漬けて、樹脂封止部（パッケージ）４の側面から突出しているリード５ｂ（後のリード端子２０）に半田７を塗布する（図５（ｄ）参照）。この半田７には、一般的なＳｎ−Ｐｂ半田の他、Ｓｎ−Ａｇ系やＳｎ−Ｃｕ系の半田材料を用いることができる。
上記の如くリードフレーム５内に形成された小型電子部品は、その後、樹脂封止部４の側面から所定長さのリード端子２０が突出して残るように、リードフレーム５から切断分離される（図２参照）。
最後に、リード端子部分から切断分離された電子部品は、そのリード端子２０が成形金型によって実装しやすい形状８に成形される（図１（Ｃ）参照）。すなわち、基板に半田実装し易くする為に、図１（Ｃ）の如く切り込み凹所２１の部分でリード端子２０を曲げ加工して、リード端子２０を樹脂封止部４の両側面から下方に突出させたハの字形（図５（ｅ）参照）に成形する。
その際、リード端子２０の曲げ加工領域は、切り込み凹所２１が形成されていて曲がりやすいため、樹脂封止部（パッケージ）４に対する耐湿性低下のダメージが低減され、樹脂封止部（パッケージ）４のクラックや欠けの発生を抑止することができる。従って、製造コストが安価で高品質、高信頼性な電子部品を提供することが期待できる。
上記実施形態では切り込み凹所２１を長方形としたが、その四隅の角度は正確に９０°である必要はなく、図３（ａ）に示すような台形になっていてもよい。また、切り込み凹所２１は図３（ｂ）に示すような半円形に形成することもできる。
また上記実施形態ではホールセンサを例にして説明したが、本発明はこれに限定されるものではなく、ホールセンサ、ダイオード、トランジスタ、ＩＣ等の小型電子部品の製造全般に適用することができる。
本発明による小型電子部品の製造方法を示す図である。 本発明の方法により製造した小型電子部品の上面図である。 本発明の方法により製造した小型電子部品におけるリード端子の変形例を示した図である。 従来の小型電子部品の上面図である。 従来の小型電子部品の製造方法を示す図である。 従来の小型電子部品の断面図である。
符号の説明
１ ホール素子チップ
１ａ 電極
３ 金属細線
４ 樹脂封止部（パッケージ）
５ リードフレーム
５ａ マウント部
５ｂ リード
６ プラスチック樹脂
７ 半田
８ 実装しやすい形状
２０ リード端子
２０ａ インナーリード部
２０ｂ アウターリード部
Ｗ リード端子寸法幅
ｄ 切り込み凹所の寸法幅（深さ）
Ｌ 切り込み凹所の端子長手方向長

Claims (3)

  1. 樹脂封止部の側面から突出したリード端子をリードフレームから切断分離し曲げを施して実装しやすい所定形状のリード端子に成形するリード端子成形工程を含む小型電子部品の製造方法において、
    上記リード端子成形工程で曲げを施すリード端子の部分に、予めリード端子の幅方向両側から切り込み凹所を形成しておき、リード端子成形工程時に、この切り込み凹所の部分でリード端子を曲げ加工することを特徴とする小型電子部品の製造方法。
  2. 請求項１記載の小型電子部品の製造方法において、
    上記切り込み凹所をリード端子の樹脂封止部との境界部付近に設けておき、この切り込み凹所の部分でリード端子を曲げ加工することにより、リード端子を樹脂封止部の両側面から下方に突出させたハの字形に成形することを特徴とする小型電子部品の製造方法。
  3. 請求項１又は２記載の小型電子部品の製造方法において、
    上記切り込み凹所を長方形又は半円状に形成することを特徴とする小型電子部品の製造方法。
JP2005280930A 2005-09-27 2005-09-27 小型電子部品の製造方法 Pending JP2007095852A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005280930A JP2007095852A (ja) 2005-09-27 2005-09-27 小型電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005280930A JP2007095852A (ja) 2005-09-27 2005-09-27 小型電子部品の製造方法

Publications (1)

Publication Number Publication Date
JP2007095852A true JP2007095852A (ja) 2007-04-12

Family

ID=37981209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005280930A Pending JP2007095852A (ja) 2005-09-27 2005-09-27 小型電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP2007095852A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11735509B2 (en) * 2019-03-22 2023-08-22 Mitsubishi Electric Corporation Power semiconductor device and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11735509B2 (en) * 2019-03-22 2023-08-22 Mitsubishi Electric Corporation Power semiconductor device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US9620471B2 (en) Power semiconductor package with conductive clips
JP4262672B2 (ja) 半導体装置およびその製造方法
US8017447B1 (en) Laser process for side plating of terminals
KR100720607B1 (ko) 반도체장치
US6756658B1 (en) Making two lead surface mounting high power microleadframe semiconductor packages
US20050139982A1 (en) Method of manufacturing a semiconductor device
US20060088956A1 (en) Method for fabricating semiconductor package with short-prevented lead frame
JP2008258411A (ja) 半導体装置および半導体装置の製造方法
US9818676B2 (en) Singulation method for semiconductor package with plating on side of connectors
TWI611539B (zh) 半導體裝置及其製造方法
TW201803060A (zh) 具有改良接觸引線之扁平無引線封裝
US20210265214A1 (en) Methods and apparatus for an improved integrated circuit package
JP2007165442A (ja) モールドパッケージ
JP2007095852A (ja) 小型電子部品の製造方法
KR20040103778A (ko) 리드 프레임 및 이를 이용한 반도체 장치
KR20020093250A (ko) 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지
US20240055327A1 (en) Pre-plated lead tip for wettable flank leadframe
KR101464605B1 (ko) 솔더 접합 능력을 향상하는 큐. 에프. 엔 반도체 패키지 및 그의 제조방법
KR101020832B1 (ko) 반도체 패키지 쏘잉 방법
JP2008235557A (ja) リードフレームおよび半導体装置
JP2002026168A (ja) 半導体装置およびその製造方法
TW202401697A (zh) 具有可潤濕引線側面和連接杆的半導體封裝及其製造方法
US9123699B1 (en) Formation of package pins in semiconductor packaging
KR19980052647A (ko) 반도체 칩 패키지용 리드 프레임
JP2003078096A (ja) 半導体装置及びその製造方法