JP2713510B2 - 電子部品の製造方法 - Google Patents
電子部品の製造方法Info
- Publication number
- JP2713510B2 JP2713510B2 JP3162986A JP16298691A JP2713510B2 JP 2713510 B2 JP2713510 B2 JP 2713510B2 JP 3162986 A JP3162986 A JP 3162986A JP 16298691 A JP16298691 A JP 16298691A JP 2713510 B2 JP2713510 B2 JP 2713510B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- lead frame
- semiconductor chip
- electronic component
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体チップの部分
を、合成樹脂製のモールド部にてパッケージした形式の
電子部品を製造する方法に関するものである。
を、合成樹脂製のモールド部にてパッケージした形式の
電子部品を製造する方法に関するものである。
【０００２】
【従来の技術】一般に、この形式の電子部品は、フープ
状のリードフレームにおける左右両端縁の両フレーム枠
に一体的に造形したリード端子のうち少なくとも一方の
リード端子、又はリードフレームに一体的に造形したア
イランド部に半導体チップをダイボンディングし、この
半導体チップと前記各リード端子との間をワイヤーボン
ディング等により電気的に接続し、次いで、前記半導体
チップの部分を合成樹脂製のモールド部でパッケージ
し、その後、半導体チップの性能を検査する工程及び各
リード端子を所定の形状にフォーミング加工する工程を
経て製造するようにしていることは、周知の通りであ
る。
状のリードフレームにおける左右両端縁の両フレーム枠
に一体的に造形したリード端子のうち少なくとも一方の
リード端子、又はリードフレームに一体的に造形したア
イランド部に半導体チップをダイボンディングし、この
半導体チップと前記各リード端子との間をワイヤーボン
ディング等により電気的に接続し、次いで、前記半導体
チップの部分を合成樹脂製のモールド部でパッケージ
し、その後、半導体チップの性能を検査する工程及び各
リード端子を所定の形状にフォーミング加工する工程を
経て製造するようにしていることは、周知の通りであ
る。
【０００３】この場合において、従来は、モールド部に
よるパッケージが終わると、各電子部品をリードフレー
ムから切り離し、この切り離した各電子部品を、次の工
程に移行して、半導体チップの性能検査、及び、各リー
ド端子を適宜形状に折り曲げるフォーミング加工を行う
ようにしているが、リードフレームから切り離した各電
子部品を、次の各種の工程に移行するに際しては、その
都度、半導体部品を一列に整列するようにしなければな
らず、これに多大の手数を必要として、非能率的である
と共に、次の各種工程に移行する途中において、リード
端子を変形することが多発するのであった。
よるパッケージが終わると、各電子部品をリードフレー
ムから切り離し、この切り離した各電子部品を、次の工
程に移行して、半導体チップの性能検査、及び、各リー
ド端子を適宜形状に折り曲げるフォーミング加工を行う
ようにしているが、リードフレームから切り離した各電
子部品を、次の各種の工程に移行するに際しては、その
都度、半導体部品を一列に整列するようにしなければな
らず、これに多大の手数を必要として、非能率的である
と共に、次の各種工程に移行する途中において、リード
端子を変形することが多発するのであった。
【０００４】そこで、先行技術としての特開平２−２３
０７６０号公報は、半導体チップの部分のモールド部に
よるパッケージが完了すると、各リード端子のうち一本
のリード端子を残して他のリード端子をリードフレーム
から切断し、この状態で、各リード端子に対するフォー
ミング加工を、次いで、半導体チップの性能検査を各々
行ったのち、前記残されたリード端子をリードフレーム
から切断するように構成することにより、各電子部品に
おける各リード端子のフォーミング加工及び性能検査
を、各電子部品をリードフレームに対して取付けた状態
で行うことができることを提案している。
０７６０号公報は、半導体チップの部分のモールド部に
よるパッケージが完了すると、各リード端子のうち一本
のリード端子を残して他のリード端子をリードフレーム
から切断し、この状態で、各リード端子に対するフォー
ミング加工を、次いで、半導体チップの性能検査を各々
行ったのち、前記残されたリード端子をリードフレーム
から切断するように構成することにより、各電子部品に
おける各リード端子のフォーミング加工及び性能検査
を、各電子部品をリードフレームに対して取付けた状態
で行うことができることを提案している。
【０００５】
【発明が解決しようとする課題】しかし、モールド部に
てパッケージされた半導体チップは、リード端子をリー
ドフレームから切断するときにおいてもダメージを受け
るものであるから、前記先行技術のように、各電子部品
における残りのリード端子の切断を性能検査の後におい
て行うようにしたのでは、前記残りのリード端子の切断
によって半導体チップの性能が損なわれた場合に、前記
の性能検査によって検出することができないから、性能
検査によって良品と判別されたあとの完成品に、リード
端子のリードフレームからの切断に際して発生する不良
品を含むことになると言う問題がある。
てパッケージされた半導体チップは、リード端子をリー
ドフレームから切断するときにおいてもダメージを受け
るものであるから、前記先行技術のように、各電子部品
における残りのリード端子の切断を性能検査の後におい
て行うようにしたのでは、前記残りのリード端子の切断
によって半導体チップの性能が損なわれた場合に、前記
の性能検査によって検出することができないから、性能
検査によって良品と判別されたあとの完成品に、リード
端子のリードフレームからの切断に際して発生する不良
品を含むことになると言う問題がある。
【０００６】しかも、前記先行技術のものは、各電子部
品におけるリード端子を、その一本のリード端子をリー
ドフレームに対して連接した状態で、フォーミング加工
するものであるから、各リード端子をモールド部の裏面
側に向かって折り曲げるようにした形態のいわゆるＳＭ
Ｄ型電子部品の製造には適用することができないと言う
問題もあった。
品におけるリード端子を、その一本のリード端子をリー
ドフレームに対して連接した状態で、フォーミング加工
するものであるから、各リード端子をモールド部の裏面
側に向かって折り曲げるようにした形態のいわゆるＳＭ
Ｄ型電子部品の製造には適用することができないと言う
問題もあった。
【０００７】本発明は、これらの問題を解消し、検査後
の電子部品に不良品を含むことを確実に低減できると共
に、前記ＳＭＤ型電子部品の製造にも適用できるように
した製造方法を提供することを技術的課題とするもので
ある。
の電子部品に不良品を含むことを確実に低減できると共
に、前記ＳＭＤ型電子部品の製造にも適用できるように
した製造方法を提供することを技術的課題とするもので
ある。
【０００８】
【課題を解決するための手段】この技術的課題を達成す
るため本発明の方法は、「リードフレームに一体的に設
けたリード端子のうち少なくとも一つのリード端子、又
は前記リードフレームに一体的に設けたアイランド部に
半導体チップを接合する工程と、前記半導体チップと各
リード端子の間を電気的に接続する工程と、少なくとも
前記半導体チップの部分をパッケージするための合成樹
脂製のモールド部を成形する工程とから成る電子部品の
製造方法において、前記モールド部を成形したあとにお
いて前記リードフレームに、フィルム部材を、当該フィ
ルム部材がリードフレームと各モールド部との両方に跨
がるようにして貼着し、次いで、前記各リード端子をリ
ードフレームから切断し、次いで、各リード端子を折り
曲げるフォーミング加工と、半導体チップの性能検査と
を行うことを特徴とする。」ものである。
るため本発明の方法は、「リードフレームに一体的に設
けたリード端子のうち少なくとも一つのリード端子、又
は前記リードフレームに一体的に設けたアイランド部に
半導体チップを接合する工程と、前記半導体チップと各
リード端子の間を電気的に接続する工程と、少なくとも
前記半導体チップの部分をパッケージするための合成樹
脂製のモールド部を成形する工程とから成る電子部品の
製造方法において、前記モールド部を成形したあとにお
いて前記リードフレームに、フィルム部材を、当該フィ
ルム部材がリードフレームと各モールド部との両方に跨
がるようにして貼着し、次いで、前記各リード端子をリ
ードフレームから切断し、次いで、各リード端子を折り
曲げるフォーミング加工と、半導体チップの性能検査と
を行うことを特徴とする。」ものである。
【０００９】
【作 用】本発明は、各電子部品におけるモールド部の
成形が終わった段階で、リードフレームに、フィルム部
材を、当該フィルム部材がリードフレームと各モールド
部との両方に跨がるようにして貼着し、次いで、前記各
電子部品における各リード端子をリードフレームから切
断することを行うものであり、これにより、各電子部品
における各リード端子をリードフレームから切断したあ
とにおいて、当該各電子部品をフィルム部材を介してリ
ードフレームに対して連接した状態に保持することがで
きる。
成形が終わった段階で、リードフレームに、フィルム部
材を、当該フィルム部材がリードフレームと各モールド
部との両方に跨がるようにして貼着し、次いで、前記各
電子部品における各リード端子をリードフレームから切
断することを行うものであり、これにより、各電子部品
における各リード端子をリードフレームから切断したあ
とにおいて、当該各電子部品をフィルム部材を介してリ
ードフレームに対して連接した状態に保持することがで
きる。
【００１０】そして、このように、各電子部品をリード
フレームに対してフィルム部材を介して保持した状態
で、前記各電子部品における各リード端子を折り曲げる
フォーミング加工と、性能検査とを行うことができるか
ら、各リード端子のフォーミング加工及び性能検査を、
リードフレームをその長手方向に沿って移送しながら行
うことができ、換言すると、前記フォーミング加工及び
性能検査を、これより以前における各種工程に対して、
一連の連続化することができると共に、各リード端子の
フォーミング及びリードフレームからの切断を全て完了
したあとにおいて、性能検査を行うことができるのであ
る。
フレームに対してフィルム部材を介して保持した状態
で、前記各電子部品における各リード端子を折り曲げる
フォーミング加工と、性能検査とを行うことができるか
ら、各リード端子のフォーミング加工及び性能検査を、
リードフレームをその長手方向に沿って移送しながら行
うことができ、換言すると、前記フォーミング加工及び
性能検査を、これより以前における各種工程に対して、
一連の連続化することができると共に、各リード端子の
フォーミング及びリードフレームからの切断を全て完了
したあとにおいて、性能検査を行うことができるのであ
る。
【００１１】
【発明の効果】従って、本発明によると、各リード端子
のフォーミング加工及び性能検査を、リードフレームの
その長手方向への移送中における各種工程に続いて連続
化することができると共に、前記各電子部品における全
てのリード端子に対するフォーミング加工及びリードフ
レームからの切断を全部完了したあとにおいて、性能の
検査を行うことができるから、性能検査によって良品と
判別された完成品に、各リード端子のフォーミング加工
又はリードフレームからの切断に際して発生した不良品
が含むことを確実に防止できるのである。
のフォーミング加工及び性能検査を、リードフレームの
その長手方向への移送中における各種工程に続いて連続
化することができると共に、前記各電子部品における全
てのリード端子に対するフォーミング加工及びリードフ
レームからの切断を全部完了したあとにおいて、性能の
検査を行うことができるから、性能検査によって良品と
判別された完成品に、各リード端子のフォーミング加工
又はリードフレームからの切断に際して発生した不良品
が含むことを確実に防止できるのである。
【００１２】しかも、各電子部品におけるリード端子の
フォーミングを、全てのリード端子をリードフレームか
ら切断した状態で行うものであるから、各リード端子を
モールド部の裏面側に向かって折り曲げた電子部品に対
しても適用できる効果を有する。
フォーミングを、全てのリード端子をリードフレームか
ら切断した状態で行うものであるから、各リード端子を
モールド部の裏面側に向かって折り曲げた電子部品に対
しても適用できる効果を有する。
【００１３】
【実施例】以下、本発明の実施例を、電子部品としてＳ
ＭＤ型のダイオードを製造することに適用した場合の図
面について説明する。図において符号１は、薄い金属板
にて長尺帯状に形成したフープ状のリードフレームを示
し、このリードフレーム１は、その左右両端縁における
両フレーム枠２，３と、該両フレーム枠２，３の相互間
を長手方向に沿って適宜ピッチＰの間隔で一体的に連結
するセクションバー４とによって構成され、前記両フレ
ーム枠２，３のうち一方のフレーム枠２には、前記各セ
クションバー４の間の部位に第１リード端子５が内向き
に一体的に造形され、また、他方のフレーム枠３には、
前記各セクションバー４の間の部位に第２リード端子６
が内向きに一体的に造形されている。
ＭＤ型のダイオードを製造することに適用した場合の図
面について説明する。図において符号１は、薄い金属板
にて長尺帯状に形成したフープ状のリードフレームを示
し、このリードフレーム１は、その左右両端縁における
両フレーム枠２，３と、該両フレーム枠２，３の相互間
を長手方向に沿って適宜ピッチＰの間隔で一体的に連結
するセクションバー４とによって構成され、前記両フレ
ーム枠２，３のうち一方のフレーム枠２には、前記各セ
クションバー４の間の部位に第１リード端子５が内向き
に一体的に造形され、また、他方のフレーム枠３には、
前記各セクションバー４の間の部位に第２リード端子６
が内向きに一体的に造形されている。
【００１４】そして、前記リードフレーム１を、図１に
矢印Ａで示すように、その長手方向に前記各セクション
バー４のピッチ間隔で間欠的に移送する途次において、
先づ、第１ステージにおいて、図２に示すように、各第
１リード端子５の先端に、半導体チップ７をダイボンデ
ィングしたのち、この半導体チップ７と他方のリード端
子６の先端との間を、金属線８にて接続する。
矢印Ａで示すように、その長手方向に前記各セクション
バー４のピッチ間隔で間欠的に移送する途次において、
先づ、第１ステージにおいて、図２に示すように、各第
１リード端子５の先端に、半導体チップ７をダイボンデ
ィングしたのち、この半導体チップ７と他方のリード端
子６の先端との間を、金属線８にて接続する。
【００１５】次いで、前記リードフレーム１の移送経路
中の第２ステージにおいて、図３に示すように、前記半
導体チップ７及び金属線８の部分に、当該部分をパッケ
ージするための合成樹脂製のモールド部９を成形するこ
とによって、ダイオード１０を構成する。次に、前記リ
ードフレーム１の移送経路中の第３ステージにおいて、
図４に示すように、各セクションバー４の切断したの
ち、各ダイオード１０におけるモールド部９に対して、
図５〜図７に示すように、テープ状のフィルム部材１１
を、リードフレーム１の長手方向に沿って延びるように
貼着する。
中の第２ステージにおいて、図３に示すように、前記半
導体チップ７及び金属線８の部分に、当該部分をパッケ
ージするための合成樹脂製のモールド部９を成形するこ
とによって、ダイオード１０を構成する。次に、前記リ
ードフレーム１の移送経路中の第３ステージにおいて、
図４に示すように、各セクションバー４の切断したの
ち、各ダイオード１０におけるモールド部９に対して、
図５〜図７に示すように、テープ状のフィルム部材１１
を、リードフレーム１の長手方向に沿って延びるように
貼着する。
【００１６】そして、前記リードフレーム１の移送経路
中の第３ステージにおいて、各ダイオード１０における
両リード端子５，６を、図８に示すように、リードフレ
ーム１から切断すると同時に、各ダイオード１０及びこ
れに貼着したフィルム部材１１を一斉に下向きに押し下
げることにより、図９〜図１１に示すように、前記フィ
ルム部材１１を、各セクションバー４に貼着する。な
お、リードフレーム１における他方のフレーム枠３は、
各ダイオード１０における両リード端子５，６の切断に
よって、リードフレーム１から除去される。
中の第３ステージにおいて、各ダイオード１０における
両リード端子５，６を、図８に示すように、リードフレ
ーム１から切断すると同時に、各ダイオード１０及びこ
れに貼着したフィルム部材１１を一斉に下向きに押し下
げることにより、図９〜図１１に示すように、前記フィ
ルム部材１１を、各セクションバー４に貼着する。な
お、リードフレーム１における他方のフレーム枠３は、
各ダイオード１０における両リード端子５，６の切断に
よって、リードフレーム１から除去される。
【００１７】これにより、各ダイオード１０は、フィル
ム部材１１を介してリードフレーム１に対して支持され
るから、この状態でリードフレーム１と一緒に移送され
る途中において、各ダイオード１０における両リード端
子５，６の先端部を、図１２に示すように、第１受けダ
イ１２と第１パンチ１３とによって下向きに折り曲げ
し、次いで、前記両リード端子５，６の付け根部を、図
１３に示すように、第２受けダイ１４と第２パンチ１５
とによって下向きに折り曲げしたのち、両リード端子
５，６を、図１４に示すように、左右一対の挟み体１
６，１７によって挟み付けて、内向きに折り曲げること
により、各ダイオード１０における両リード端子５，６
の各々を、図１５に示すように、当該ダイオード１０を
リードフレーム１に支持した状態のもとで、いわゆるＳ
ＭＤ型にフォーミング加工するのである。
ム部材１１を介してリードフレーム１に対して支持され
るから、この状態でリードフレーム１と一緒に移送され
る途中において、各ダイオード１０における両リード端
子５，６の先端部を、図１２に示すように、第１受けダ
イ１２と第１パンチ１３とによって下向きに折り曲げ
し、次いで、前記両リード端子５，６の付け根部を、図
１３に示すように、第２受けダイ１４と第２パンチ１５
とによって下向きに折り曲げしたのち、両リード端子
５，６を、図１４に示すように、左右一対の挟み体１
６，１７によって挟み付けて、内向きに折り曲げること
により、各ダイオード１０における両リード端子５，６
の各々を、図１５に示すように、当該ダイオード１０を
リードフレーム１に支持した状態のもとで、いわゆるＳ
ＭＤ型にフォーミング加工するのである。
【００１８】このフォーミング加工が完了すると、前記
リードフレーム１の移送中において、各ダイオード１０
における両リード端子５，６の各々に対して、図１６に
示すように、プローブ１８，１９を接触し、この両プロ
ーブ１８，１９を介して通電することによって、各ダイ
オード１０の性能を検査するのであり、この性能検査に
先立って、各ダイオード１０における両リード端子５，
６は、そのフォーミング加工及びリードフレーム１から
の切断の全てを完了しているのであり、換言すると、前
記各ダイオード１０における両リード端子５，６に対す
るフォーミング加工及びリードフレーム１からの切断を
全部完了したあとにおいて、性能検査を行うものである
から、性能検査によって良品と判別されたあとの完成品
に、両リード端子５，６のフォーミング又はリードフレ
ーム１からの切断に際して発生する不良品を含むことを
確実に防止できるのである。
リードフレーム１の移送中において、各ダイオード１０
における両リード端子５，６の各々に対して、図１６に
示すように、プローブ１８，１９を接触し、この両プロ
ーブ１８，１９を介して通電することによって、各ダイ
オード１０の性能を検査するのであり、この性能検査に
先立って、各ダイオード１０における両リード端子５，
６は、そのフォーミング加工及びリードフレーム１から
の切断の全てを完了しているのであり、換言すると、前
記各ダイオード１０における両リード端子５，６に対す
るフォーミング加工及びリードフレーム１からの切断を
全部完了したあとにおいて、性能検査を行うものである
から、性能検査によって良品と判別されたあとの完成品
に、両リード端子５，６のフォーミング又はリードフレ
ーム１からの切断に際して発生する不良品を含むことを
確実に防止できるのである。
【００１９】なお、前記実施例は、フィルム部材１１
を、ダイオード１０におけるモールド９とリードフレー
ム１におけるセクションバー４との両方に跨がるように
貼着した場合を示したが、このフィルム部材１１は、ダ
イオード１０におけるモールド９とリードフレーム１に
おける一方のフレーム枠２との両方に跨がるように貼着
しても良いのである。
を、ダイオード１０におけるモールド９とリードフレー
ム１におけるセクションバー４との両方に跨がるように
貼着した場合を示したが、このフィルム部材１１は、ダ
イオード１０におけるモールド９とリードフレーム１に
おける一方のフレーム枠２との両方に跨がるように貼着
しても良いのである。
【００２０】また、前記実施例は、一方のリード端子５
の先端に半導体チップ７をダイボンディングし、この半
導体チップ７と他方のリード端子６との間を電気的に接
続したダイオード１０の製造の場合について説明した
が、本発明はこれに限らず、トランジスターを製造する
場合に適用できるほか、リードフレームにアイランド部
を設けて、このアイランド部に半導体チップをダイボン
ディングしたのちこの半導体チップと各リード端子との
間を電気的に接続するようにしたＩＣ等の他の電子部品
の製造にも適用できることは言うまでもないのである。
の先端に半導体チップ７をダイボンディングし、この半
導体チップ７と他方のリード端子６との間を電気的に接
続したダイオード１０の製造の場合について説明した
が、本発明はこれに限らず、トランジスターを製造する
場合に適用できるほか、リードフレームにアイランド部
を設けて、このアイランド部に半導体チップをダイボン
ディングしたのちこの半導体チップと各リード端子との
間を電気的に接続するようにしたＩＣ等の他の電子部品
の製造にも適用できることは言うまでもないのである。
【図１】本発明の実施例に使用するリードフレームの斜
視図である。
視図である。
【図２】前記リードフレームにおける各一方のリード端
子に半導体チップをダイボンディングし、この各半導体
チップと各他方のリード端子との間をワイヤーボンディ
ングした状態の斜視図である。
子に半導体チップをダイボンディングし、この各半導体
チップと各他方のリード端子との間をワイヤーボンディ
ングした状態の斜視図である。
【図３】前記リードフレームにおける各半導体チップの
部分にモールド部を成形した状態の斜視図である。
部分にモールド部を成形した状態の斜視図である。
【図４】前記リードフレームにおける各セクションバー
の一部を切断した状態の斜視図である。
の一部を切断した状態の斜視図である。
【図５】前記リードフレームにおける各ダイオードのモ
ールド部にテープ状のフィルム部材を貼着した状態の斜
視図である。
ールド部にテープ状のフィルム部材を貼着した状態の斜
視図である。
【図６】図５のVI−VI視断面図である。
【図７】図５のVII −VII 視断面図である。
【図８】前記リードフレームにおける各ダイオードの両
リード端子を切断した状態の斜視図である。
リード端子を切断した状態の斜視図である。
【図９】前記リードフレームにおける各ダイオードをフ
ィルム部材を介してリードフレームに対して支持した状
態の斜視図である。
ィルム部材を介してリードフレームに対して支持した状
態の斜視図である。
【図１０】図９のＸ−Ｘ視側面図である。
【図１１】図９のXI−XI視断面図である。
【図１２】各ダイオードにおける両リード端子の先端を
折り曲げている状態の断面図である。
折り曲げている状態の断面図である。
【図１３】各ダイオードにおける両リード端子の付け根
部を折り曲げている状態の断面図である。
部を折り曲げている状態の断面図である。
【図１４】各ダイオードにおける両リード端子をモール
ド部の裏面側に折り曲げている状態の断面図である。
ド部の裏面側に折り曲げている状態の断面図である。
【図１５】前記リードフレームにおいて、各ダイオード
における両リード端子のフォーミング加工が完了した状
態の斜視図である。
における両リード端子のフォーミング加工が完了した状
態の斜視図である。
【図１６】各ダイオードにおける両リード端子に対して
プローブを接触して性能の検査を行っている状態の断面
図である。
プローブを接触して性能の検査を行っている状態の断面
図である。
１ リードフレーム ２，３ フレーム枠 ４ セクションバー ５，６ リード端子 ７ 半導体チップ ８ 金属線 ９ モールド部 １０ ダイオード １１ フィルム部材 １２，１４ 折り曲げ用受けダイ １３，１５ 折り曲げ用パンチ １６，１７ 折り曲げ用挟み体 １８，１９ 検査用のプローブ
Claims (1)
- 【請求項１】リードフレームに一体的に設けたリード端
子のうち少なくとも一つのリード端子又は前記リードフ
レームに一体的に設けたアイランド部に半導体チップを
接合する工程と、前記半導体チップと各リード端子の間
を電気的に接続する工程と、少なくとも前記半導体チッ
プの部分をパッケージするための合成樹脂製のモールド
部を成形する工程とから成る電子部品の製造方法におい
て、 前記モールド部を成形したあとにおいて前記リードフレ
ームに、フィルム部材を、当該フィルム部材がリードフ
レームと各モールド部との両方に跨がるようにして貼着
し、次いで、前記各リード端子をリードフレームから切
断し、次いで、各リード端子を折り曲げるフォーミング
加工と、半導体チップの性能検査とを行うことを特徴と
する電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3162986A JP2713510B2 (ja) | 1991-07-03 | 1991-07-03 | 電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3162986A JP2713510B2 (ja) | 1991-07-03 | 1991-07-03 | 電子部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0513485A JPH0513485A (ja) | 1993-01-22 |
| JP2713510B2 true JP2713510B2 (ja) | 1998-02-16 |
Family
ID=15765045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3162986A Expired - Fee Related JP2713510B2 (ja) | 1991-07-03 | 1991-07-03 | 電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2713510B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6003369A (en) * | 1997-05-19 | 1999-12-21 | Continental Teves, Inc. | Method for manufacturing encapsulated semiconductor devices |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5338974A (en) * | 1976-09-22 | 1978-04-10 | Hitachi Ltd | Manufacture of semiconductor device |
| JPS5380970A (en) * | 1976-12-27 | 1978-07-17 | Hitachi Ltd | Manufacture of resin shield type semiconductor device |
-
1991
- 1991-07-03 JP JP3162986A patent/JP2713510B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0513485A (ja) | 1993-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2713510B2 (ja) | 電子部品の製造方法 | |
| JPH02206153A (ja) | 半導体部品の製造方法及びその製造方法に使用するリードフレーム | |
| JP4025490B2 (ja) | 半導体装置の製造方法 | |
| KR20040010075A (ko) | 리드 프레임, 이것을 사용한 반도체장치의 제조방법 및소형소자의 전기특성 검사방법 | |
| JP2586352B2 (ja) | 半導体装置用リード切断装置 | |
| JPH1098060A (ja) | 電子部品の製造方法及びその電子部品の検査方法 | |
| JP3015550B2 (ja) | 半導体装置のリードフレーム | |
| JPH0730042A (ja) | 半導体装置用リードフレーム、それを用いた半導体装置及びその製造方法 | |
| JPH046859A (ja) | 樹脂封止型半導体装置 | |
| JP3057390B2 (ja) | 電子部品の製造方法 | |
| JP2666789B2 (ja) | 樹脂封止型ｔａｂ半導体装置の製造方法及びｔａｂテープ構造体 | |
| JPH02230760A (ja) | 半導体部品の製造方法 | |
| JPH0529159U (ja) | 電子部品用リードフレームの構造 | |
| JPH05243448A (ja) | 集積回路用パッケージ | |
| JP2617218C (ja) | ||
| JPH02205063A (ja) | リードフレームおよび半導体装置 | |
| JP2937632B2 (ja) | 電子部品の製造方法 | |
| JPH04229642A (ja) | 電子部品の製造方法及びその製造に使用するリードフレームの構造 | |
| JP4593760B2 (ja) | 半導体装置用キャリアテープ及びそれを用いた測定方法 | |
| JPH0661378A (ja) | 半導体装置 | |
| JPH065759A (ja) | 半導体デバイスの製造方法 | |
| JPH07202103A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH06283642A (ja) | アウターリードの曲げ成形方法及びこれを用いた半導体装置 | |
| JPH01215053A (ja) | リードフレームおよびそれを用いた半導体装置の製造方法 | |
| JPH09113576A (ja) | 小型素子の電気特性検査方法及び装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |