JP2004259936A - Ｑｆｎ基板の処理方法 - Google Patents
Ｑｆｎ基板の処理方法 Download PDFInfo
- Publication number
- JP2004259936A JP2004259936A JP2003049078A JP2003049078A JP2004259936A JP 2004259936 A JP2004259936 A JP 2004259936A JP 2003049078 A JP2003049078 A JP 2003049078A JP 2003049078 A JP2003049078 A JP 2003049078A JP 2004259936 A JP2004259936 A JP 2004259936A
- Authority
- JP
- Japan
- Prior art keywords
- qfn substrate
- electrode
- semiconductor chip
- qfn
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 102
- 238000000034 method Methods 0.000 title claims abstract description 33
- 239000004065 semiconductor Substances 0.000 claims abstract description 45
- 239000011347 resin Substances 0.000 claims abstract description 18
- 229920005989 resin Polymers 0.000 claims abstract description 18
- 238000007689 inspection Methods 0.000 claims description 14
- 229910000679 solder Inorganic materials 0.000 claims description 13
- 238000000926 separation method Methods 0.000 claims description 6
- 239000011159 matrix material Substances 0.000 claims description 3
- 238000005192 partition Methods 0.000 claims description 3
- 238000000465 moulding Methods 0.000 claims description 2
- 238000005520 cutting process Methods 0.000 description 54
- 238000004140 cleaning Methods 0.000 description 10
- 238000003384 imaging method Methods 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000003028 elevating effect Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
Images
Classifications
-
- E—FIXED CONSTRUCTIONS
- E04—BUILDING
- E04B—GENERAL BUILDING CONSTRUCTIONS; WALLS, e.g. PARTITIONS; ROOFS; FLOORS; CEILINGS; INSULATION OR OTHER PROTECTION OF BUILDINGS
- E04B5/00—Floors; Floor construction with regard to insulation; Connections specially adapted therefor
- E04B5/02—Load-carrying floor structures formed substantially of prefabricated units
- E04B5/023—Separate connecting devices for prefabricated floor-slabs
-
- E—FIXED CONSTRUCTIONS
- E04—BUILDING
- E04B—GENERAL BUILDING CONSTRUCTIONS; WALLS, e.g. PARTITIONS; ROOFS; FLOORS; CEILINGS; INSULATION OR OTHER PROTECTION OF BUILDINGS
- E04B5/00—Floors; Floor construction with regard to insulation; Connections specially adapted therefor
- E04B5/02—Load-carrying floor structures formed substantially of prefabricated units
- E04B5/10—Load-carrying floor structures formed substantially of prefabricated units with metal beams or girders, e.g. with steel lattice girders
Landscapes
- Engineering & Computer Science (AREA)
- Architecture (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Civil Engineering (AREA)
- Structural Engineering (AREA)
- Dicing (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【課題】ＱＦＮ基板をチップサイズパッケージ（ＣＳＰ）に分割する前に電気的特性の検査を効率的に実施することができるＱＦＮ基板の処理方法を提供する。
【解決手段】ＱＦＮ基板を半導体チップ毎に分割してチップサイズパッケージを形成するＱＦＮ基板の処理方法であって、ＱＦＮ基板（１０）を構成する電極板（１２０）の電極枠（１２１）を樹脂層（１３０）を残して除去し、電極端子（１２２）を独立させる電極端子独立工程と、独立した電極端子（１２２）を介して半導体チップ（１１０）の電気的特性を検査する半導体チップ検査工程と、ＱＦＮ基板（１０）の電極枠電極枠（１２１）が除去された部分の樹脂層（１３０）を分離してチップサイズパッケージ（１００）を形成するＱＦＮ基板分離工程とを含む。
【選択図】 図２
【解決手段】ＱＦＮ基板を半導体チップ毎に分割してチップサイズパッケージを形成するＱＦＮ基板の処理方法であって、ＱＦＮ基板（１０）を構成する電極板（１２０）の電極枠（１２１）を樹脂層（１３０）を残して除去し、電極端子（１２２）を独立させる電極端子独立工程と、独立した電極端子（１２２）を介して半導体チップ（１１０）の電気的特性を検査する半導体チップ検査工程と、ＱＦＮ基板（１０）の電極枠電極枠（１２１）が除去された部分の樹脂層（１３０）を分離してチップサイズパッケージ（１００）を形成するＱＦＮ基板分離工程とを含む。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、複数個の半導体チップをマトリックス状に配設したＱＦＮ基板を、半導体チップ毎に分割してチップサイズパッケージを形成するＱＦＮ基板の処理方法に関する。
【０００２】
【従来の技術】
半導体デバイス製造工程においては、略円板形状である半導体ウエーハの表面に格子状に配列された多数の領域にＩＣ、ＬＳＩ等の回路を形成し、該回路が形成された各領域を所定のストリートといわれる切断ラインに沿ってダイシングすることにより個々の半導体チップを製造している。このようにして分割された半導体チップは、パッケージングされて携帯電話やパソコン等の電気機器に広く利用されている。
【０００３】
近年、携帯電話やパソコン等の電気機器はより軽量化、小型化が求められており、半導体チップのパッケージもチップサイズパッケージ（ＣＳＰ）と称する小型化できるパッケージ技術が開発されている。ＣＳＰ技術の一つとして、Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄ Ｐａｃｋａｇｅ（ＱＦＮ）と称するパッケージ技術が実用化されている。このＱＦＮと称するパッケージ技術について、図１および図２を参照して説明する。
ＱＦＮと称するパッケージ技術は、所定の間隔をもって配設された複数の半導体チップ１１０（図２参照）と、該各半導体チップ１１０に対応する領域を区画するように格子状に形成された電極枠１２１と該電極枠１２１から突出して形成され半導体チップ１１０の表面に形成されたボンィングパッド（図示せず）と接続する電極端子１２２とを有する電極板１２０と、各半導体チップ１１０の裏面側から樹脂をモールディングし各半導体チップ１１０と電極板１２０を一体化せしめた樹脂層１３０とによってＱＦＮ基板１０を形成する。このＱＦＮ基板１０を電極枠１２１に沿って切断することにより、図２に示すように個々にパッケージされたチップサイズパッケージ（ＣＳＰ）１００に分割される。
【０００４】
上述したチップサイズパッケージ（ＣＳＰ）の製造工程においては、個々のＣＳＰの電気的特性の良否が検査される。しかるに、上述したＱＦＮ基板の状態では電極板１２０を形成する電極枠１２１と電極端子１２２が一体であるため、電極端子１２２に接続された各半導体チップ１１０は電極枠１２１を介して電気的に接続されている。従って、ＱＦＮ基板の状態で個々の半導体チップ毎の電気的特性の良否を検査することができない。このため個々の半導体チップ毎の電気的特性の検査は、ＱＦＮ基板をチップサイズパッケージ（ＣＳＰ）１００に分割した後に実施している。
【０００５】
【発明が解決しようとする課題】
而して、個々のチップサイズパッケージ（ＣＳＰ）に分割した後に実施する電気的特性の検査には相当の時間を要するため、効率的にチップサイズパッケージ（ＣＳＰ）の電気的特性の検査を実施することができるＱＦＮ基板の処理方法が要望されている。
【０００６】
本発明は上記事実に鑑みてなされたものであり、その主たる技術課題は、ＱＦＮ基板をチップサイズパッケージ（ＣＳＰ）に分割する前に電気的特性の検査を効率的に実施することができるＱＦＮ基板の処理方法を提供することにある。
【０００７】
【課題を解決するための手段】
上記主たる技術課題を解決するため、本発明によれば、所定の間隔をもってマトリックス状に配設された複数の半導体チップと、該各半導体チップに対応する領域を区画するように格子状に形成された電極枠と該電極枠から突出して形成され該半導体チップの表面に形成されたボンィングパッドと接続する電極端子とを有する電極板と、該各半導体チップの裏面側から樹脂をモールディングし該各半導体チップと該電極板を一体化せしめた樹脂層とによって構成されたＱＦＮ基板を、該半導体チップ毎に分割してチップサイズパッケージを形成するＱＦＮ基板の処理方法であって、
該ＱＦＮ基板を構成する該電極板の電極枠を該樹脂層を残して除去し、該電極端子を独立させる電極端子独立工程と、
独立した該電極端子を介して該半導体チップの電気的特性を検査する半導体チップ検査工程と、
該ＱＦＮ基板の該電極枠が除去された部分の該樹脂層を分離してチップサイズパッケージを形成するＱＦＮ基板分離工程と、を含む、
ことを特徴とするＱＦＮ基板の処理方法が提供される。
【０００８】
上記電極端子独立工程を実施した後に、上記半導体チップ検査工程の前または後に電極端子に半田を搭載し、その後ＱＦＮ基板分離工程を実施することが望ましい。
【０００９】
【発明の実施の形態】
以下、本発明によるＱＦＮ基板の処理方法の好適な実施形態について、添付図面を参照して詳細に説明する。
【００１０】
図７には、本発明によるＱＦＮ基板の処理方法における電極端子独立工程およびＱＦＮ基板分離工程を実施するための切削装置の斜視図が示されている。
図示の実施形態におけるダイシング装置は、略直方体状の装置ハウジング２を具備している。この装置ハウジング２内には、被加工物を保持するチャックテーブル３が切削送り方向である矢印Ｘで示す方向に移動可能に配設されている。チャックテーブル３は、吸着チャック支持台３１と、該吸着チャック支持台３１上に装着された吸着チャック３２を具備しており、該吸着チャック３２の表面である載置面上に被加工物である上述した図１に示すＱＦＮ基板１０を図示しない吸引手段によって保持するようになっている。また、チャックテーブル３は、図示しない回転機構によって回動可能に構成されている。
【００１１】
図示の実施形態におけるダイシング装置は、切削手段としてのスピンドルユニット４を具備している。スピンドルユニット４は、図示しない移動基台に装着され割り出し送り方向である矢印Ｙで示す方向および切り込み方向である矢印Ｚで示す方向に移動調整されるスピンドルハウジング４１と、該スピンドルハウジング４１に回転自在に支持され図示しない回転駆動機構によって回転駆動される回転スピンドル４２と、該回転スピンドル４２に装着された切削ブレード４３とを具備している。
【００１２】
図示の実施形態におけるダイシング装置は、上記チャックテーブル３を構成する吸着チャック３２の表面に保持された被加工物の表面を撮像し、上記切削ブレード４３によって切削すべき領域を検出したり、切削溝の状態を確認したりするための撮像機構５を具備している。この撮像機構５は顕微鏡やＣＣＤカメラ等の光学手段からなっている。また、ダイシング装置は、撮像機構５によって撮像された画像を表示する表示手段６を具備している。
【００１３】
図示の実施形態におけるダイシング装置は、被加工物をストックするカセット７を具備している。なお、被加工物としては図示の実施形態においては、上述した図１に示すＱＦＮ基板１０が用いられる。図１に示すようにＱＦＮ基板１０は、支持フレーム８にテープ９によって支持されており、支持フレーム８に支持された状態で上記カセット７に収容される。なお、カセット７は、図示しない昇降手段によって上下に移動可能に配設されたカセットテーブル７１上に載置される。
【００１４】
図示の実施形態におけるダイシング装置は、カセット７に収容された被加工物としての支持フレーム８にテープ９を介して支持された状態のＱＦＮ基板１０を被加工物載置領域１１に搬出する被加工物搬出手段１２と、該被加工物搬出手段１２によって搬出されたＱＦＮ基板１０を上記チャックテーブル３上に搬送する被加工物搬送手段１３と、チャックテーブル３で切削加工されたＱＦＮ基板１０を洗浄する洗浄手段１４と、チャックテーブル３で切削加工されたＱＦＮ基板１０を洗浄手段１４へ搬送する洗浄搬送手段１５を具備している。
【００１５】
次に、上述した切削装置を用いて実施する本発明によるＱＦＮ基板の処理方法のおける電極端子独立工程について説明する。
カセット７の所定位置に収容された支持フレーム８にテープ９を介して支持された状態のＱＦＮ基板１０（以下、支持フレーム８にテープ９によって支持された状態のＱＦＮ基板１０を単にＱＦＮ基板１０という）は、図示しない昇降手段によってカセットテーブル７１が上下動することにより搬出位置に位置付けられる。次に、被加工物搬出手段１２が進退作動して搬出位置に位置付けられたＱＦＮ基板１０を被加工物載置領域１１に搬出する。被加工物載置領域１１に搬出されたＱＦＮ基板１０は、被加工物搬送手段１３の旋回動作によって上記チャックテーブル３を構成する吸着チャック３２の載置面に搬送され、該吸着チャック３２に吸引保持される。このようにしてＱＦＮ基板１０を吸引保持したチャックテーブル３は、撮像機構５の直下まで移動せしめられる。チャックテーブル３が撮像機構５の直下に位置付けられると、撮像機構５によってＱＦＮ基板１０に形成されている切断ラインとしての電極枠１２１（図１参照）が検出され、スピンドルユニット４の割り出し方向である矢印Ｙ方向に移動調節して精密位置合わせ作業が行われる。
【００１６】
その後、スピンドルユニット４即ち切削ブレード４３を矢印Ｚで示す切り込み方向に作動して、ＱＦＮ基板１０に対する切削ブレード４３の切り込み深さを調整する。この切り込み深さは、ＱＦＮ基板１０を形成する電極板１２０の電極枠１２１を切削して除去し、樹脂層１３０が切断されずに残る値に設定されている。このようにして、切削ブレード４３の切り込み深さが調整されたならば、切削ブレード４３を所定の方向に回転させつつ、ＱＦＮ基板１０を吸引保持したチャックテーブル３を切削送り方向である矢印Ｘで示す方向（切削ブレード４３の回転軸と直交する方向）に所定の切削送り速度で移動することにより、チャックテーブル３に保持されたＱＦＮ基板１０は切削ブレード４３により所定の電極枠１２１に沿って切削除去され図３に示すように樹脂層１３０を残して電極端子１２２が分離される。このようにして、所定の電極枠１２１に沿って切削加工を実行したら、チャックテーブル３、従ってこれに保持されているＱＦＮ基板１０を図７において矢印Ｙで示す方向に電極枠１２１の間隔だけ割り出し送り、上記切削加工を遂行する。
【００１７】
以上のようにして所定方向に延在する全ての電極枠１２１について切削加工と割り出し送り遂行したならば、チャックテーブル３、従ってこれに保持されているＱＦＮ基板１０を９０度回動せしめて、上記所定方向に対して直角に延びる各電極枠１２１に沿って上記切削加工と割り出し送りを実行することにより、ＱＦＮ基板１０には図４に示すように全ての電極枠１２１に沿って所定深さの切削溝１４０が形成され、各電極端子１２２が分離される。次に、ＱＦＮ基板１０を保持しているチャックテーブル３は、最初にＱＦＮ基板１０を吸引保持した位置に戻され、ここでＱＦＮ基板１０の吸引保持を解除する。チャックテーブル３上で吸引保持が解除されたＱＦＮ基板１０は、洗浄搬送手段１５によって洗浄手段１４に搬送され、ここで洗浄される。このようにして洗浄されたＱＦＮ基板１０は、被加工物搬送手段１３によって被加工物載置領域１１に搬出される。そして、ＱＦＮ基板１０は、被加工物搬出手段１２によってカセット７の所定位置に収納される。
【００１８】
上述した電極端子独立工程が実施されたＱＦＮ基板１０は、電極枠１２１が除去され、樹脂層１３０を残して電極端子１２２が独立せしめられる。そしてＱＦＮ基板１０は、半導体チップ検査工程に移行される。半導体チップ検査工程では、半導体ウエーハの検査において一般におこなれているブローブテストが行われる。即ち、独立した各電極端子１２２にブローブ針を当て、各半導体チップ１１０の毎の電気的特性の良否を検査する。このように、半導体チップ検査工程は各電極端子１２２が独立しているがＱＦＮ基板１０の形態を維持している状態で実施するので、検査作業を効率的に行うことができる。
【００１９】
上述したように半導体チップ検査工程が実施されたＱＦＮ基板１０は上記カセット７に収容され、図示の実施形態においては半田ボンディング工程に移行される。半田ボンディング工程では、図５に示すように上記電極端子独立工程で形成された切削溝１４０によって分離された各電極端子１２２に半田１５０を搭載する。この半田１５０の搭載は、従来周知の半田ボンダーによって実施することができる。なお、半田ボンディング工程は、上記電極端子独立工程の実施後に、上記半導体チップ検査工程を実施する前に実行してもよい。このように、半田ボンディング工程は電極端子独立工程の実施後にＱＦＮ基板１０の形態を維持している状態で実施するので、半田ボンディング作業を効率的に行うことができる。
【００２０】
上述したように半導体チップ検査工程および半田ボンディング工程が実施されたＱＦＮ基板１０は上記カセット７に収容され、ＱＦＮ基板１０を収容したカセット７は再び図７に示す切削装置のカセットテーブル７１上に載置される。そして、カセット７に収容されたＱＦＮ基板１０には、以下に述べるＱＦＮ基板分離工程が実施される。
即ち、カセット７の所定位置に収容されたＱＦＮ基板１０は、被加工物搬出手段１２によって被加工物載置領域１１に搬出される。被加工物載置領域１１に搬出されたＱＦＮ基板１０は、被加工物搬送手段１３の旋回動作によって上記チャックテーブル３を構成する吸着チャック３２の載置面に搬送され、該吸着チャック３２に吸引保持される。このようにしてＱＦＮ基板１０を吸引保持したチャックテーブル３は、撮像機構５の直下まで移動せしめられる。チャックテーブル３が撮像機構５の直下に位置付けられると、撮像機構５により上記電極端子独立工程によってＱＦＮ基板１０に形成された切削溝１４０が検出され、スピンドルユニット４の割り出し方向である矢印Ｙ方向に移動調節して精密位置合わせ作業が行われる。
【００２１】
その後、スピンドルユニット４即ち切削ブレード４３を矢印Ｚで示す切り込み方向に作動して、ＱＦＮ基板１０に対する切削ブレード４３の切り込み深さを調整する。この切り込み深さは、ＱＦＮ基板１０を形成する樹脂層１３０を完全に切断する値に設定されている。このようにして、切削ブレード４３の切り込み深さが調整されたならば、切削ブレード４３を所定の方向に回転させつつ、ＱＦＮ基板１０を吸引保持したチャックテーブル３を切削送り方向である矢印Ｘで示す方向（切削ブレード４３の回転軸と直交する方向）に所定の切削送り速度で移動することにより、チャックテーブル３に保持されたＱＦＮ基板１０は図６に示すように切削ブレード４３により所定の切削溝１４０に沿って切断される。即ち、上記電極端子独立工程によって電極枠１２１が除去された部分の樹脂層１３０が分離される。このようにして、所定の切削溝１４０に沿って切削加工を実行したら、チャックテーブル３、従ってこれに保持されているＱＦＮ基板１０を図７において矢印Ｙで示す方向に切削溝１４０の間隔だけ割り出し送り、上記切削加工を遂行する。
【００２２】
以上のようにして所定方向に延在する全ての切削溝１４０について切削加工と割り出し送りとを遂行したならば、チャックテーブル３、従ってこれに保持されているＱＦＮ基板１０を９０度回動せしめて、上記所定方向に対して直角に延びる各切削溝１４０に沿って上記切削加工と割り出し送りとを実行することにより、ＱＦＮ基板１０は個々のチップサイズパッケージ（ＣＳＰ）１００に分割される。なお、分割された各チップサイズパッケージ（ＣＳＰ）１００は支持フレーム８にテープ９を介して支持されているので、バラバラにはならずＱＦＮ基板１０の状態が維持されている。次に、各チップサイズパッケージ（ＣＳＰ）１００分割された状態のＱＦＮ基板１０を保持しているチャックテーブル３は、最初にＱＦＮ基板１０を吸引保持した位置に戻され、ここでＱＦＮ基板１０の吸引保持を解除する。チャックテーブル３上で吸引保持が解除されたＱＦＮ基板１０は、洗浄搬送手段１５によって洗浄手段１４に搬送され、ここで洗浄される。このようにして洗浄されたＱＦＮ基板１０は、被加工物搬送手段１３によって被加工物載置領域１１に搬出される。そして、ＱＦＮ基板１０は、被加工物搬出手段１２によってカセット７の所定位置に収納される。
【００２３】
【発明の効果】
本発明によるＱＦＮ基板の処理方法は、ＱＦＮ基板を構成する電極板の電極枠を樹脂層を残して除去し電極端子を独立させ、ＱＦＮ基板の形態を維持している状態で実施するので、検査作業を効率的に行うことができる。
【図面の簡単な説明】
【図１】本発明によって処理されるＱＦＮ基板の平面図。
【図２】図１に示すＱＦＮ基板を分割したチップサイズパッケージの斜視図。
【図３】本発明によるＱＦＮ基板の処理方法における電極端子独立工程の説明図。
【図４】本発明によるＱＦＮ基板の処理方法における電極端子独立工程を実施した後のＱＦＮ基板の平面図。
【図５】本発明によるＱＦＮ基板の処理方法における半田ボンディング工程の説明図。
【図６】本発明によるＱＦＮ基板の処理方法におけるＱＦＮ基板分離工程の説明図。
【図７】本発明によるＱＦＮ基板の処理方法のおける電極端子独立工程およびＱＦＮ基板分離工程を実施するための切削装置の斜視図。
【符号の説明】
１０：ＱＦＮ基板
１１０：半導体チップ
１２０：電極板
１２１：電極枠
１２２：電極端子
１３０：樹脂層
１４０：切削溝
１５０：半田
２：装置ハウジング
３：チャックテーブル
３１：吸着チャック支持台
３２：吸着チャック
４：スピンドルユニット
４１：スピンドルハウジング
４２：回転スピンドル
４３：切削ブレード
５：撮像機構
６：表示手段
７：カセット
８：支持フレーム
９：テープ
１１：被加工物載置領域
１２：被加工物搬出手段
１３：被加工物搬送手段
１４：洗浄手段
１５：洗浄搬送手段
【発明の属する技術分野】
本発明は、複数個の半導体チップをマトリックス状に配設したＱＦＮ基板を、半導体チップ毎に分割してチップサイズパッケージを形成するＱＦＮ基板の処理方法に関する。
【０００２】
【従来の技術】
半導体デバイス製造工程においては、略円板形状である半導体ウエーハの表面に格子状に配列された多数の領域にＩＣ、ＬＳＩ等の回路を形成し、該回路が形成された各領域を所定のストリートといわれる切断ラインに沿ってダイシングすることにより個々の半導体チップを製造している。このようにして分割された半導体チップは、パッケージングされて携帯電話やパソコン等の電気機器に広く利用されている。
【０００３】
近年、携帯電話やパソコン等の電気機器はより軽量化、小型化が求められており、半導体チップのパッケージもチップサイズパッケージ（ＣＳＰ）と称する小型化できるパッケージ技術が開発されている。ＣＳＰ技術の一つとして、Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄ Ｐａｃｋａｇｅ（ＱＦＮ）と称するパッケージ技術が実用化されている。このＱＦＮと称するパッケージ技術について、図１および図２を参照して説明する。
ＱＦＮと称するパッケージ技術は、所定の間隔をもって配設された複数の半導体チップ１１０（図２参照）と、該各半導体チップ１１０に対応する領域を区画するように格子状に形成された電極枠１２１と該電極枠１２１から突出して形成され半導体チップ１１０の表面に形成されたボンィングパッド（図示せず）と接続する電極端子１２２とを有する電極板１２０と、各半導体チップ１１０の裏面側から樹脂をモールディングし各半導体チップ１１０と電極板１２０を一体化せしめた樹脂層１３０とによってＱＦＮ基板１０を形成する。このＱＦＮ基板１０を電極枠１２１に沿って切断することにより、図２に示すように個々にパッケージされたチップサイズパッケージ（ＣＳＰ）１００に分割される。
【０００４】
上述したチップサイズパッケージ（ＣＳＰ）の製造工程においては、個々のＣＳＰの電気的特性の良否が検査される。しかるに、上述したＱＦＮ基板の状態では電極板１２０を形成する電極枠１２１と電極端子１２２が一体であるため、電極端子１２２に接続された各半導体チップ１１０は電極枠１２１を介して電気的に接続されている。従って、ＱＦＮ基板の状態で個々の半導体チップ毎の電気的特性の良否を検査することができない。このため個々の半導体チップ毎の電気的特性の検査は、ＱＦＮ基板をチップサイズパッケージ（ＣＳＰ）１００に分割した後に実施している。
【０００５】
【発明が解決しようとする課題】
而して、個々のチップサイズパッケージ（ＣＳＰ）に分割した後に実施する電気的特性の検査には相当の時間を要するため、効率的にチップサイズパッケージ（ＣＳＰ）の電気的特性の検査を実施することができるＱＦＮ基板の処理方法が要望されている。
【０００６】
本発明は上記事実に鑑みてなされたものであり、その主たる技術課題は、ＱＦＮ基板をチップサイズパッケージ（ＣＳＰ）に分割する前に電気的特性の検査を効率的に実施することができるＱＦＮ基板の処理方法を提供することにある。
【０００７】
【課題を解決するための手段】
上記主たる技術課題を解決するため、本発明によれば、所定の間隔をもってマトリックス状に配設された複数の半導体チップと、該各半導体チップに対応する領域を区画するように格子状に形成された電極枠と該電極枠から突出して形成され該半導体チップの表面に形成されたボンィングパッドと接続する電極端子とを有する電極板と、該各半導体チップの裏面側から樹脂をモールディングし該各半導体チップと該電極板を一体化せしめた樹脂層とによって構成されたＱＦＮ基板を、該半導体チップ毎に分割してチップサイズパッケージを形成するＱＦＮ基板の処理方法であって、
該ＱＦＮ基板を構成する該電極板の電極枠を該樹脂層を残して除去し、該電極端子を独立させる電極端子独立工程と、
独立した該電極端子を介して該半導体チップの電気的特性を検査する半導体チップ検査工程と、
該ＱＦＮ基板の該電極枠が除去された部分の該樹脂層を分離してチップサイズパッケージを形成するＱＦＮ基板分離工程と、を含む、
ことを特徴とするＱＦＮ基板の処理方法が提供される。
【０００８】
上記電極端子独立工程を実施した後に、上記半導体チップ検査工程の前または後に電極端子に半田を搭載し、その後ＱＦＮ基板分離工程を実施することが望ましい。
【０００９】
【発明の実施の形態】
以下、本発明によるＱＦＮ基板の処理方法の好適な実施形態について、添付図面を参照して詳細に説明する。
【００１０】
図７には、本発明によるＱＦＮ基板の処理方法における電極端子独立工程およびＱＦＮ基板分離工程を実施するための切削装置の斜視図が示されている。
図示の実施形態におけるダイシング装置は、略直方体状の装置ハウジング２を具備している。この装置ハウジング２内には、被加工物を保持するチャックテーブル３が切削送り方向である矢印Ｘで示す方向に移動可能に配設されている。チャックテーブル３は、吸着チャック支持台３１と、該吸着チャック支持台３１上に装着された吸着チャック３２を具備しており、該吸着チャック３２の表面である載置面上に被加工物である上述した図１に示すＱＦＮ基板１０を図示しない吸引手段によって保持するようになっている。また、チャックテーブル３は、図示しない回転機構によって回動可能に構成されている。
【００１１】
図示の実施形態におけるダイシング装置は、切削手段としてのスピンドルユニット４を具備している。スピンドルユニット４は、図示しない移動基台に装着され割り出し送り方向である矢印Ｙで示す方向および切り込み方向である矢印Ｚで示す方向に移動調整されるスピンドルハウジング４１と、該スピンドルハウジング４１に回転自在に支持され図示しない回転駆動機構によって回転駆動される回転スピンドル４２と、該回転スピンドル４２に装着された切削ブレード４３とを具備している。
【００１２】
図示の実施形態におけるダイシング装置は、上記チャックテーブル３を構成する吸着チャック３２の表面に保持された被加工物の表面を撮像し、上記切削ブレード４３によって切削すべき領域を検出したり、切削溝の状態を確認したりするための撮像機構５を具備している。この撮像機構５は顕微鏡やＣＣＤカメラ等の光学手段からなっている。また、ダイシング装置は、撮像機構５によって撮像された画像を表示する表示手段６を具備している。
【００１３】
図示の実施形態におけるダイシング装置は、被加工物をストックするカセット７を具備している。なお、被加工物としては図示の実施形態においては、上述した図１に示すＱＦＮ基板１０が用いられる。図１に示すようにＱＦＮ基板１０は、支持フレーム８にテープ９によって支持されており、支持フレーム８に支持された状態で上記カセット７に収容される。なお、カセット７は、図示しない昇降手段によって上下に移動可能に配設されたカセットテーブル７１上に載置される。
【００１４】
図示の実施形態におけるダイシング装置は、カセット７に収容された被加工物としての支持フレーム８にテープ９を介して支持された状態のＱＦＮ基板１０を被加工物載置領域１１に搬出する被加工物搬出手段１２と、該被加工物搬出手段１２によって搬出されたＱＦＮ基板１０を上記チャックテーブル３上に搬送する被加工物搬送手段１３と、チャックテーブル３で切削加工されたＱＦＮ基板１０を洗浄する洗浄手段１４と、チャックテーブル３で切削加工されたＱＦＮ基板１０を洗浄手段１４へ搬送する洗浄搬送手段１５を具備している。
【００１５】
次に、上述した切削装置を用いて実施する本発明によるＱＦＮ基板の処理方法のおける電極端子独立工程について説明する。
カセット７の所定位置に収容された支持フレーム８にテープ９を介して支持された状態のＱＦＮ基板１０（以下、支持フレーム８にテープ９によって支持された状態のＱＦＮ基板１０を単にＱＦＮ基板１０という）は、図示しない昇降手段によってカセットテーブル７１が上下動することにより搬出位置に位置付けられる。次に、被加工物搬出手段１２が進退作動して搬出位置に位置付けられたＱＦＮ基板１０を被加工物載置領域１１に搬出する。被加工物載置領域１１に搬出されたＱＦＮ基板１０は、被加工物搬送手段１３の旋回動作によって上記チャックテーブル３を構成する吸着チャック３２の載置面に搬送され、該吸着チャック３２に吸引保持される。このようにしてＱＦＮ基板１０を吸引保持したチャックテーブル３は、撮像機構５の直下まで移動せしめられる。チャックテーブル３が撮像機構５の直下に位置付けられると、撮像機構５によってＱＦＮ基板１０に形成されている切断ラインとしての電極枠１２１（図１参照）が検出され、スピンドルユニット４の割り出し方向である矢印Ｙ方向に移動調節して精密位置合わせ作業が行われる。
【００１６】
その後、スピンドルユニット４即ち切削ブレード４３を矢印Ｚで示す切り込み方向に作動して、ＱＦＮ基板１０に対する切削ブレード４３の切り込み深さを調整する。この切り込み深さは、ＱＦＮ基板１０を形成する電極板１２０の電極枠１２１を切削して除去し、樹脂層１３０が切断されずに残る値に設定されている。このようにして、切削ブレード４３の切り込み深さが調整されたならば、切削ブレード４３を所定の方向に回転させつつ、ＱＦＮ基板１０を吸引保持したチャックテーブル３を切削送り方向である矢印Ｘで示す方向（切削ブレード４３の回転軸と直交する方向）に所定の切削送り速度で移動することにより、チャックテーブル３に保持されたＱＦＮ基板１０は切削ブレード４３により所定の電極枠１２１に沿って切削除去され図３に示すように樹脂層１３０を残して電極端子１２２が分離される。このようにして、所定の電極枠１２１に沿って切削加工を実行したら、チャックテーブル３、従ってこれに保持されているＱＦＮ基板１０を図７において矢印Ｙで示す方向に電極枠１２１の間隔だけ割り出し送り、上記切削加工を遂行する。
【００１７】
以上のようにして所定方向に延在する全ての電極枠１２１について切削加工と割り出し送り遂行したならば、チャックテーブル３、従ってこれに保持されているＱＦＮ基板１０を９０度回動せしめて、上記所定方向に対して直角に延びる各電極枠１２１に沿って上記切削加工と割り出し送りを実行することにより、ＱＦＮ基板１０には図４に示すように全ての電極枠１２１に沿って所定深さの切削溝１４０が形成され、各電極端子１２２が分離される。次に、ＱＦＮ基板１０を保持しているチャックテーブル３は、最初にＱＦＮ基板１０を吸引保持した位置に戻され、ここでＱＦＮ基板１０の吸引保持を解除する。チャックテーブル３上で吸引保持が解除されたＱＦＮ基板１０は、洗浄搬送手段１５によって洗浄手段１４に搬送され、ここで洗浄される。このようにして洗浄されたＱＦＮ基板１０は、被加工物搬送手段１３によって被加工物載置領域１１に搬出される。そして、ＱＦＮ基板１０は、被加工物搬出手段１２によってカセット７の所定位置に収納される。
【００１８】
上述した電極端子独立工程が実施されたＱＦＮ基板１０は、電極枠１２１が除去され、樹脂層１３０を残して電極端子１２２が独立せしめられる。そしてＱＦＮ基板１０は、半導体チップ検査工程に移行される。半導体チップ検査工程では、半導体ウエーハの検査において一般におこなれているブローブテストが行われる。即ち、独立した各電極端子１２２にブローブ針を当て、各半導体チップ１１０の毎の電気的特性の良否を検査する。このように、半導体チップ検査工程は各電極端子１２２が独立しているがＱＦＮ基板１０の形態を維持している状態で実施するので、検査作業を効率的に行うことができる。
【００１９】
上述したように半導体チップ検査工程が実施されたＱＦＮ基板１０は上記カセット７に収容され、図示の実施形態においては半田ボンディング工程に移行される。半田ボンディング工程では、図５に示すように上記電極端子独立工程で形成された切削溝１４０によって分離された各電極端子１２２に半田１５０を搭載する。この半田１５０の搭載は、従来周知の半田ボンダーによって実施することができる。なお、半田ボンディング工程は、上記電極端子独立工程の実施後に、上記半導体チップ検査工程を実施する前に実行してもよい。このように、半田ボンディング工程は電極端子独立工程の実施後にＱＦＮ基板１０の形態を維持している状態で実施するので、半田ボンディング作業を効率的に行うことができる。
【００２０】
上述したように半導体チップ検査工程および半田ボンディング工程が実施されたＱＦＮ基板１０は上記カセット７に収容され、ＱＦＮ基板１０を収容したカセット７は再び図７に示す切削装置のカセットテーブル７１上に載置される。そして、カセット７に収容されたＱＦＮ基板１０には、以下に述べるＱＦＮ基板分離工程が実施される。
即ち、カセット７の所定位置に収容されたＱＦＮ基板１０は、被加工物搬出手段１２によって被加工物載置領域１１に搬出される。被加工物載置領域１１に搬出されたＱＦＮ基板１０は、被加工物搬送手段１３の旋回動作によって上記チャックテーブル３を構成する吸着チャック３２の載置面に搬送され、該吸着チャック３２に吸引保持される。このようにしてＱＦＮ基板１０を吸引保持したチャックテーブル３は、撮像機構５の直下まで移動せしめられる。チャックテーブル３が撮像機構５の直下に位置付けられると、撮像機構５により上記電極端子独立工程によってＱＦＮ基板１０に形成された切削溝１４０が検出され、スピンドルユニット４の割り出し方向である矢印Ｙ方向に移動調節して精密位置合わせ作業が行われる。
【００２１】
その後、スピンドルユニット４即ち切削ブレード４３を矢印Ｚで示す切り込み方向に作動して、ＱＦＮ基板１０に対する切削ブレード４３の切り込み深さを調整する。この切り込み深さは、ＱＦＮ基板１０を形成する樹脂層１３０を完全に切断する値に設定されている。このようにして、切削ブレード４３の切り込み深さが調整されたならば、切削ブレード４３を所定の方向に回転させつつ、ＱＦＮ基板１０を吸引保持したチャックテーブル３を切削送り方向である矢印Ｘで示す方向（切削ブレード４３の回転軸と直交する方向）に所定の切削送り速度で移動することにより、チャックテーブル３に保持されたＱＦＮ基板１０は図６に示すように切削ブレード４３により所定の切削溝１４０に沿って切断される。即ち、上記電極端子独立工程によって電極枠１２１が除去された部分の樹脂層１３０が分離される。このようにして、所定の切削溝１４０に沿って切削加工を実行したら、チャックテーブル３、従ってこれに保持されているＱＦＮ基板１０を図７において矢印Ｙで示す方向に切削溝１４０の間隔だけ割り出し送り、上記切削加工を遂行する。
【００２２】
以上のようにして所定方向に延在する全ての切削溝１４０について切削加工と割り出し送りとを遂行したならば、チャックテーブル３、従ってこれに保持されているＱＦＮ基板１０を９０度回動せしめて、上記所定方向に対して直角に延びる各切削溝１４０に沿って上記切削加工と割り出し送りとを実行することにより、ＱＦＮ基板１０は個々のチップサイズパッケージ（ＣＳＰ）１００に分割される。なお、分割された各チップサイズパッケージ（ＣＳＰ）１００は支持フレーム８にテープ９を介して支持されているので、バラバラにはならずＱＦＮ基板１０の状態が維持されている。次に、各チップサイズパッケージ（ＣＳＰ）１００分割された状態のＱＦＮ基板１０を保持しているチャックテーブル３は、最初にＱＦＮ基板１０を吸引保持した位置に戻され、ここでＱＦＮ基板１０の吸引保持を解除する。チャックテーブル３上で吸引保持が解除されたＱＦＮ基板１０は、洗浄搬送手段１５によって洗浄手段１４に搬送され、ここで洗浄される。このようにして洗浄されたＱＦＮ基板１０は、被加工物搬送手段１３によって被加工物載置領域１１に搬出される。そして、ＱＦＮ基板１０は、被加工物搬出手段１２によってカセット７の所定位置に収納される。
【００２３】
【発明の効果】
本発明によるＱＦＮ基板の処理方法は、ＱＦＮ基板を構成する電極板の電極枠を樹脂層を残して除去し電極端子を独立させ、ＱＦＮ基板の形態を維持している状態で実施するので、検査作業を効率的に行うことができる。
【図面の簡単な説明】
【図１】本発明によって処理されるＱＦＮ基板の平面図。
【図２】図１に示すＱＦＮ基板を分割したチップサイズパッケージの斜視図。
【図３】本発明によるＱＦＮ基板の処理方法における電極端子独立工程の説明図。
【図４】本発明によるＱＦＮ基板の処理方法における電極端子独立工程を実施した後のＱＦＮ基板の平面図。
【図５】本発明によるＱＦＮ基板の処理方法における半田ボンディング工程の説明図。
【図６】本発明によるＱＦＮ基板の処理方法におけるＱＦＮ基板分離工程の説明図。
【図７】本発明によるＱＦＮ基板の処理方法のおける電極端子独立工程およびＱＦＮ基板分離工程を実施するための切削装置の斜視図。
【符号の説明】
１０：ＱＦＮ基板
１１０：半導体チップ
１２０：電極板
１２１：電極枠
１２２：電極端子
１３０：樹脂層
１４０：切削溝
１５０：半田
２：装置ハウジング
３：チャックテーブル
３１：吸着チャック支持台
３２：吸着チャック
４：スピンドルユニット
４１：スピンドルハウジング
４２：回転スピンドル
４３：切削ブレード
５：撮像機構
６：表示手段
７：カセット
８：支持フレーム
９：テープ
１１：被加工物載置領域
１２：被加工物搬出手段
１３：被加工物搬送手段
１４：洗浄手段
１５：洗浄搬送手段
Claims (2)
- 所定の間隔をもってマトリックス状に配設された複数の半導体チップと、該各半導体チップに対応する領域を区画するように格子状に形成された電極枠と該電極枠から突出して形成され該半導体チップの表面に形成されたボンィングパッドと接続する電極端子とを有する電極板と、該各半導体チップの裏面側から樹脂をモールディングし該各半導体チップと該電極板を一体化せしめた樹脂層とによって構成されたＱＦＮ基板を、該半導体チップ毎に分割してチップサイズパッケージを形成するＱＦＮ基板の処理方法であって、
該ＱＦＮ基板を構成する該電極板の電極枠を該樹脂層を残して除去し、該電極端子を独立させる電極端子独立工程と、
独立した該電極端子を介して該半導体チップの電気的特性を検査する半導体チップ検査工程と、
該ＱＦＮ基板の該電極枠が除去された部分の該樹脂層を分離してチップサイズパッケージを形成するＱＦＮ基板分離工程と、を含む、
ことを特徴とするＱＦＮ基板の処理方法。 - 該電極端子独立工程を実施した後に、該半導体チップ検査工程の前または後に該電極端子に半田を搭載し、その後該ＱＦＮ基板分離工程を実施する、請求項１記載のＱＦＮ基板の処理方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003049078A JP2004259936A (ja) | 2003-02-26 | 2003-02-26 | Ｑｆｎ基板の処理方法 |
| MYPI20040518A MY147723A (en) | 2003-02-26 | 2004-02-18 | Qfn substrate processing method |
| TW093104341A TWI320581B (en) | 2003-02-26 | 2004-02-20 | Qfn substrate processing method |
| KR1020040011362A KR100981864B1 (ko) | 2003-02-26 | 2004-02-20 | Ｑｆｎ 기판의 처리방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003049078A JP2004259936A (ja) | 2003-02-26 | 2003-02-26 | Ｑｆｎ基板の処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004259936A true JP2004259936A (ja) | 2004-09-16 |
Family
ID=33114872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003049078A Pending JP2004259936A (ja) | 2003-02-26 | 2003-02-26 | Ｑｆｎ基板の処理方法 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP2004259936A (ja) |
| KR (1) | KR100981864B1 (ja) |
| MY (1) | MY147723A (ja) |
| TW (1) | TWI320581B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150108310A (ko) | 2014-03-17 | 2015-09-25 | 가부시기가이샤 디스코 | 절삭 방법 |
| CN108695146A (zh) * | 2017-04-04 | 2018-10-23 | 株式会社迪思科 | 板状被加工物的加工方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3660861B2 (ja) * | 2000-08-18 | 2005-06-15 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| JP2002184795A (ja) * | 2000-12-14 | 2002-06-28 | Hitachi Ltd | 半導体装置の製造方法 |
| JP4004755B2 (ja) * | 2001-07-17 | 2007-11-07 | シャープ株式会社 | 半導体パッケージの製造方法および半導体パッケージ |
-
2003
- 2003-02-26 JP JP2003049078A patent/JP2004259936A/ja active Pending
-
2004
- 2004-02-18 MY MYPI20040518A patent/MY147723A/en unknown
- 2004-02-20 TW TW093104341A patent/TWI320581B/zh not_active IP Right Cessation
- 2004-02-20 KR KR1020040011362A patent/KR100981864B1/ko active IP Right Grant
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150108310A (ko) | 2014-03-17 | 2015-09-25 | 가부시기가이샤 디스코 | 절삭 방법 |
| US9349647B2 (en) | 2014-03-17 | 2016-05-24 | Disco Corporation | Cutting method |
| CN108695146A (zh) * | 2017-04-04 | 2018-10-23 | 株式会社迪思科 | 板状被加工物的加工方法 |
| JP2018181899A (ja) * | 2017-04-04 | 2018-11-15 | 株式会社ディスコ | 板状被加工物の加工方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200512817A (en) | 2005-04-01 |
| MY147723A (en) | 2013-01-15 |
| TWI320581B (en) | 2010-02-11 |
| KR20040076601A (ko) | 2004-09-01 |
| KR100981864B1 (ko) | 2010-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9805980B2 (en) | Method of manufacturing a semiconductor device | |
| KR101831455B1 (ko) | 분할 장치 | |
| CN118099028A (zh) | 晶粒处理 | |
| JP7042944B2 (ja) | 搬送装置、および基板処理システム | |
| CN111834243A (zh) | 检查装置和加工装置 | |
| JP2002331464A (ja) | 切削ブレード | |
| JP2011040511A (ja) | ウエーハの研削方法 | |
| US6787382B1 (en) | Method and system for singulating semiconductor components | |
| JP2003086543A (ja) | 板状物の搬送機構および搬送機構を備えたダイシング装置 | |
| JP2011060841A (ja) | 研削装置 | |
| JP2005203540A (ja) | ウエーハの切削方法 | |
| JP5005605B2 (ja) | パッケージ基板の切削方法 | |
| JP2004259936A (ja) | Ｑｆｎ基板の処理方法 | |
| JP2011181936A (ja) | 半導体装置の製造方法 | |
| JP7191473B2 (ja) | キーパターンの検出方法、及び装置 | |
| JP5507725B2 (ja) | 半導体装置の製造方法 | |
| JP2003340787A (ja) | 基板の固定装置及び固定方法 | |
| JP2005045134A (ja) | 半導体ウエーハの加工装置 | |
| JP4769839B2 (ja) | 半導体装置の製造方法 | |
| JP7233813B2 (ja) | 加工装置 | |
| JP2001319897A (ja) | 半導体ウエーハの分割方法 | |
| TWI849189B (zh) | 加工方法 | |
| JP2003124253A (ja) | ベアチップ実装方法および実装システム | |
| JP2023091211A (ja) | デバイスチップの製造方法、及び板状物 | |
| TW202320155A (zh) | 被加工物的分割方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051017 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070417 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070911 |