CN103650128B - 使用可物理性移除的遮罩的激光及等离子体蚀刻晶片切割 - Google Patents

使用可物理性移除的遮罩的激光及等离子体蚀刻晶片切割 Download PDF

Info

Publication number
CN103650128B
CN103650128B CN201280030905.2A CN201280030905A CN103650128B CN 103650128 B CN103650128 B CN 103650128B CN 201280030905 A CN201280030905 A CN 201280030905A CN 103650128 B CN103650128 B CN 103650128B
Authority
CN
China
Prior art keywords
shade
outermost
physical property
integrated circuit
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280030905.2A
Other languages
English (en)
Other versions
CN103650128A (zh
Inventor
W-S·类
S·辛格
M·R·亚拉曼希里
B·伊顿
A·库玛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN103650128A publication Critical patent/CN103650128A/zh
Application granted granted Critical
Publication of CN103650128B publication Critical patent/CN103650128B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/062—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam
    • B23K26/0622—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses
    • B23K26/0624—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses using ultrashort pulses, i.e. pulses of 1ns or less
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/16—Composite materials, e.g. fibre reinforced
    • B23K2103/166—Multilayered materials
    • B23K2103/172—Multilayered materials wherein at least one of the layers is non-metallic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明描述了切割半导体晶片的方法，其中各个晶片具有数个集成电路。一种方法包括形成遮罩于该半导体晶片上方。该遮罩覆盖且保护这些集成电路。以激光刻划工艺将该遮罩予以图案化，以提供具有间隙的图案化遮罩。该图案化暴露介于这些集成电路之间的该半导体晶片的区域。然后，蚀刻该半导体晶片通过该图案化遮罩中的这些间隙，以形成单一化集成电路。然后，将该图案化遮罩从这些单一化集成电路分离。

Description

使用可物理性移除的遮罩的激光及等离子体蚀刻晶片切割
技术领域
本发明的实施例是关于半导体处理的领域，并且本发明的实施例尤其是关于切割半导体晶片的方法，其中每一个晶片上具有数个集成电路。
背景技术
在半导体晶片处理中，集成电路被形成在由硅或其他半导体材料组成的晶片(亦称为基板)上。大体上，各种半导电、导电或绝缘的材料层被利用来形成集成电路。使用各种已知的工艺来掺杂、沉积与蚀刻这些材料，以形成集成电路。各个晶片被处理以形成大量的含有集成电路的个别区域(即所谓的切割粒)。
在集成电路形成工艺之后，晶片被“切割”以将个别晶粒彼此分离，而用于封装或以非封装形式用在更大的电路内。用于晶片切割的两个主要技术是刻划与锯开。通过刻划，以钻石为尖端的刻划器沿着预形成的刻划线而移动横越晶片表面。这些刻划线沿着切割粒之间的空间延伸。这些空间一般称为“街道(street)”。钻石刻划沿着街道在晶片表面中形成浅刻痕。一旦施加压力(诸如通过滚轮)，晶片沿着刻划线分离。晶片中的刻缝循着晶片基板的结晶晶格结构。刻划可用于厚度为约10密尔(数千英寸)或更小的晶片。就更厚的晶片而言，目前锯开对于切割是较佳的方法。
通过锯开，在每分钟高旋转数下的以钻石为尖端的锯器接触晶片表面且沿着街道锯开晶片。晶片被装设在支撑构件(诸如伸张横越膜框架的黏附膜)上，并且锯器重复地被施加到垂直与水平街道。刻划或锯开的一个问题是碎片与屑片会沿着切割粒的切断边缘而形成。此外，裂缝会从切割粒的边缘形成且传播到基板内并且裂缝会使得集成电路无法运作。碎落与裂开对于刻划尤其是问题，如此是因为仅方形或矩形晶粒的一侧会在结晶结构的<110>方向上被刻划。所以，晶粒的另一侧的断开会造成锯齿状分离线。由于碎落与裂开，晶片上的切割粒之间需要额外的间隔以避免对集成电路的损坏，例如碎片与裂缝被维持在和实际上的集成电路保持一距离。由于间隔要求，无法有许多切割粒可被形成在标准尺寸的晶片上，并且会浪费掉可用于电路配线的晶片区域面积（real estate）。锯器的使用会恶化半导体晶片上的区域面积的浪费。锯器的刀片的厚度为约15微米。因此，为了确保在锯器所致的切痕周围的裂开与其他损坏不会伤及集成电路，常常必须要有三至五百微米来分离各个切割粒的电路配线。又，在削开之后，各个晶粒需要实质上的清洁，以移除由锯开工艺所产生的微粒与其他污染物。
等离子体切割亦已经被使用，但也具有限制。例如，阻碍等离子体切割的实施的一个限制是成本。用于图案化阻剂的标准平版印刷术操作会使得实施成本过高。可能阻碍等离子体切割的实施的另一个限制是一般遭遇到的金属(例如铜)对于沿着街道的切割的等离子体处理会造成生产问题或量产限制。
发明内容
本发明的实施例包括切割半导体晶片的方法，其中各个晶片上具有数个集成电路。
在一实施例中，一种切割半导体晶片的方法，该半导体晶片具有数个集成电路，该方法包括形成遮罩于该半导体晶片上方，该遮罩覆盖且保护这些集成电路。接着，以激光刻划工艺将该遮罩予以图案化，以提供具有间隙的图案化遮罩，而暴露介于这些集成电路之间的该半导体晶片的区域。然后，蚀刻该半导体晶片通过该图案化遮罩中的这些间隙，以形成单一化集成电路。然后，将该图案化遮罩从这些单一化集成电路分离。
在另一实施例中，一种切割半导体晶片的系统包括工厂界面。激光刻划设备和该工厂界面耦接且激光刻划设备包括飞秒基底的激光。等离子体蚀刻腔室亦和该工厂界面耦接。沉积腔室亦和该工厂界面耦接。该沉积腔室被配置以形成可物理性移除的遮罩。
在另一实施例中，一种切割半导体晶片的方法，该半导体晶片具有数个集成电路，该方法包括形成可物理性移除的遮罩于硅基板上方。该可物理性移除的遮罩覆盖且保护设置在该硅基板上的这些集成电路。这些集成电路由二氧化硅层组成，该二氧化硅层设置在低K材料层与铜层上方。以激光刻划工艺将该可物理性移除的遮罩、该二氧化硅层、该低K材料层与该铜层予以图案化，以暴露这些集成电路之间的该硅基板的区域。接着，蚀刻该硅基板通过间隙，以形成单一化集成电路。然后，将该可物理性移除的遮罩从这些单一化集成电路分离。
附图说明
图1是代表根据本发明的实施例切割半导体晶片的方法中的操作的流程图100，其中该半导体晶片包括数个集成电路。
图2A示出根据本发明的实施例而对应于图1流程图的操作102在执行切割半导体晶片的方法的期间半导体晶片的剖视图，其中该半导体晶片包括数个集成电路。
图2B示出根据本发明的实施例而对应于图1流程图的操作104在执行切割半导体晶片的方法的期间半导体晶片的剖视图，其中该半导体晶片包括数个集成电路。
图2C示出根据本发明的实施例而对应于图1流程图的操作106与108在执行切割半导体晶片的方法的期间半导体晶片的剖视图，其中该半导体晶片包括数个集成电路。
图3示出根据本发明的实施例的材料堆迭的剖视图，其中该材料堆迭可用在半导体晶片或基板的街道区域中。
图4A-4F示出根据本发明的实施例的切割半导体晶片的方法中的各种操作的剖视图。
图5示出根据本发明的实施例用于晶片或基板的激光与等离子体切割的工具配置的方块图。
图6示出根据本发明的实施例的示范性计算机系统的方块图。
具体实施方式
描述了切割半导体晶片的方法，其中各个晶片上具有数个集成电路。在以下描述中，公开各种详细细节，诸如用于激光刻划以及等离子体蚀刻单一化工艺的可物理性移除的遮罩，以便提供本发明的实施例的完整了解。本领域的普通技术人员可以理解，可在不具有这些详细细节下实施本发明的实施例。在其他情况中，没有详细地描述已知的方面(诸如集成电路制造)，以便不会不必要地模糊化本发明的实施例。又，应了解的是图式中所显示的各种实施例为了说明代表之用，并且这些实施例不必然依照比例被绘制。
涉及起初的激光刻划以及后续的等离子体蚀刻的混合晶片或基板切割工艺可被实施以为了晶粒单一化。激光刻划工艺可用以干净地移除遮罩、有机和无机介电层与器件层。接着，激光刻划工艺可被终止于晶片或基板的曝露或部分蚀刻。切割工艺的等离子体蚀刻部分可接着被利用来蚀刻通过晶片或基板的块体(诸如通过块状单晶硅)，以造成晶粒或晶片单一化或切割。与激光刻划和等离子体蚀刻工艺一起使用的适当遮罩可以是一种遮罩，该遮罩不会干扰激光刻划或等离子体蚀刻工艺且可在执行此两工艺后能轻易地被移除。
被包括在晶片或基板中或被包括在晶片或基板上的集成电路常常包括顶导电凸块层，该顶导电凸块层被钝化层(诸如聚亚酰胺层)部分地环绕。根据本发明的一实施例，钝化层与凸块层在集成电路的激光刻划与等离子体蚀刻单一化的期间会被损坏。因此，可在钝化层与凸块层上方使用遮罩，以为了集成电路的激光刻划与等离子体蚀刻单一化期间的保护。然而，为了封装考量，可在单一化工艺之后移除遮罩。在一实施例中，遮罩是可物理性移除的遮罩，并且可通过诸如抬离(lift-off)、滚离(roll-off)或剥离(peel-off)工艺的物理性工艺来移除遮罩，如以下所更详细描述。在一此实施例中，物理性移除工艺本身亦不会损坏钝化或凸块层。
图1是代表根据本发明的实施例切割半导体晶片的方法中的操作的流程图100，其中该半导体晶片包括数个集成电路。图2A-2C示出根据本发明的实施例而对应于流程图100的操作在执行切割半导体晶片的方法的期间半导体晶片的剖视图，其中该半导体晶片包括数个集成电路。
参照流程图100的操作102以及对应的图2A，遮罩202被形成在半导体晶片或基板204上方。遮罩202覆盖且保护被形成在半导体晶片204的表面上的集成电路206。遮罩202亦覆盖被形成在各个集成电路206之间的中介街道207。
根据本发明的实施例，遮罩202是可物理性移除的遮罩。可物理性移除的遮罩可适于忍受激光与蚀刻单一化工艺。例如，在一实施例中，可物理性移除的遮罩202适于忍受下方堆迭的蚀刻，其中该下方堆迭具有高达约300微米的厚度。在一实施例中，可物理性移除的遮罩202是适于经历干净激光烧熔工艺以图案化遮罩，但能忍受后续的等离子体蚀刻工艺，如下文所描述。在一实施例中，可物理性移除的遮罩202是光敏感的或非光敏感的。在一此实施例中，可物理性移除的遮罩202是聚合物。在一特定实例中，由于激光-材料的交互作用，光敏感材料相较于非光敏感材料是较佳的。
在一实施例中，半导体晶片或基板204由适于忍受制造过程且半导体处理层在制造过程期间能适当地设置的材料组成。例如，在一实施例中，半导体晶片或基板204由基于第IV族的材料(诸如但不限于结晶硅、锗或硅/锗)组成。在一特定实施例中，提供半导体晶片204包括提供单晶硅基板。在一特定实施例中，单晶硅基板被掺杂有杂质原子。在另一实施例中，半导体晶片或基板204由III-V族材料(例如用于发光二极体(LED)的制造的III-V族材料基板)组成。
在一实施例中，已经有作为一部分集成电路206的一阵列的半导体器件设置在半导体晶片或基板204上或中。这些半导体元件的实例包括但不限于被制造在硅基板中且被围绕在介电层中的存储器器件或互补式金属氧化物半导体(CMOS)晶体管。数个金属内连线可被形成在元件或晶体管上方且在围绕的介电层中，并且数个金属互连线可用以电耦接器件或晶体管以形成集成电路206。导电凸块及/或钝化层可被形成在互连线层上方。构成街道207的材料可和用以形成集成电路206的那些材料类似或相同。例如，街道207可由介电材料、半导体材料与金属化的层构成。在一实施例中，一个或更多个街道207包括和集成电路206的实际上元件类似的测试元件。
参照流程图100的操作104与对应的图2B，以激光刻划工艺将遮罩202予以图案化，以提供具有间隙210的图案化遮罩208，而暴露集成电路206之间的半导体晶片或基板204的区域。因此，激光刻划工艺用以移除原本被形成在集成电路206之间的街道207的材料。根据本发明的一实施例，以激光刻划工艺将遮罩202予以图案化包括将沟槽212部分地形成到集成电路206之间的半导体晶片204的区域内，如图2B所示。
在一实施例中，以激光刻划工艺将遮罩202予以图案化包括使用具有在飞秒(femtosecond)范围中的脉冲宽度的激光。更详细地说，基于落在可见光谱或紫外线(UV)或红外线(IR)范围(此三者全部组成宽频光谱)中的光的激光可用以提供飞秒基底的激光，即具有飞秒(10-15秒)数量级的脉冲宽度的激光。在一实施例中，烧熔不会或基本上不会依赖波长，并且因此烧熔适于用在复合膜(诸如遮罩202、街道207与可能的一部分的半导体晶片或基板204的膜)。
激光参数选择(诸如脉冲宽度)对于发展能将碎落、微裂缝与分层减到最小的成功的激光刻划与切割工艺是重要的，以便达成干净的激光刻划切痕。激光刻划切痕越干净，则为了最终的晶粒单一化而执行的蚀刻工艺越平顺。在半导体器件晶片中，许多不同材料类型(例如导体、绝缘体、半导体)与厚度的功能层通常设置在半导体元件晶片上。这些材料可包括但不限于有机材料(诸如聚合物)、金属或无机介电质(诸如二氧化硅与氮化硅)。
介于设置在晶片或基板上的个别集成电路之间的街道可包括和集成电路本身类似或相同的层。例如，图3示出根据本发明的实施例的材料堆迭的剖视图，其中该材料堆迭可用在半导体晶片或基板的街道区域中。
参照图3，街道域300包括硅基板的顶部302、第一二氧化硅层304、第一蚀刻停止层306、第一低K介电层308(例如具有小于二氧化硅的介电常数4.0的介电常数)、第二蚀刻停止层310、第二低K介电层312、第三蚀刻停止层314、未掺杂硅玻璃(USG)层316、第二二氧化硅层318与光阻剂层320，图上显示相对厚度。铜金属化322设置在第一蚀刻停止层306与第三蚀刻停止层314之间且通过第二蚀刻停止层310。在一特定实施例中，第一蚀刻停止层306、第二蚀刻停止层310与第三蚀刻停止层314由氮化硅构成，而低K介电层308与312由碳掺杂的氧化硅材料构成。
在常规的激光辐射(诸如奈秒基底或皮秒基底的激光辐射)下，街道300的材料就光吸收与烧熔机制而言可呈现非常不同的行为。例如，介电层(诸如二氧化硅)在一般条件下对于所有商业上可取得的激光波长是基本上透明的。相对地，金属、有机物质(例如低K材料)与硅能非常轻易地耦合光子，特别是回应于奈秒基底或皮秒基底的激光辐射。然而，在一实施例中，飞秒基底的激光工艺用以通过在烧熔二氧化硅层之前烧熔可物理性移除的遮罩，且接着在烧熔低K材料层与铜层之前烧熔二氧化硅层，而图案化可物理性移除的遮罩层、二氧化硅层、低K材料层与铜层。在一特定实施例中，约小于或等于400飞秒的脉冲用在飞秒基底的激光辐射工艺中，以移除遮罩、街道与一部分的硅基板。
根据本发明的实施例，适当的飞秒基底的激光工艺的特征在于高尖峰强度(辐照度)，其中该高尖峰强度(辐照度)通常在各种材料中导致非线性交互作用。在一个这样的实施例中，飞秒激光源具有约在10飞秒至500飞秒的范围中的脉冲宽度，尽管较佳地是在100飞秒至400飞秒的范围中的脉冲宽度。在一实施例中，飞秒激光源具有约在1570纳米至200纳米的范围中的波长，尽管较佳地是在540纳米至250纳米的范围中的波长。在一实施例中，激光与对应的光学系统在工作表面处提供约在3微米至15微米的范围中的焦点，尽管较佳地是约在5微米至10微米的范围中的焦点。
位在工作表面处的空间束轮廓可以是单一模式(高斯)或具有顶帽轮廓的形状。在一实施例中，激光源具有约在200kHz至10MHz的范围中的脉冲重复率，尽管较佳地是约在500kHz至5MHz的范围中的脉冲重复率。在一实施例中，激光源在工作表面处输送约在0.5μJ至100μJ的范围中的脉冲能量，尽管较佳地是约在1μJ至5μJ的范围中的脉冲能量。在一实施例中，激光刻划工艺以约在500mm/sec至5m/sec的范围中的速度沿着工作件表面运行，尽管较佳地是以约在600mm/sec至2m/sec的范围中的速度沿着工作件表面运行。
刻划工艺可运行成仅单一动作(pass)或多个动作，但在一实施例中刻划工艺可较佳地运行成1-2个动作。在一实施例中，工作件中的刻划深度约在5微米至50微米深的范围中，较佳地是约在10微米至20微米深的范围中。能以给定脉冲重复率下的一列单一脉冲或以一列多个脉冲突发来施加激光。在一实施例中，所产生的激光束的切口宽度是约在2微米至15微米的范围中，尽管在硅晶片刻划/切割中所产生的激光束的切口宽度较佳地是约在6微米至10微米的范围中，其中该切口宽度是在器件/硅界面处来测量。
激光参数可经选择而具有诸如以下的优势和优点：提供足够高的激光强度以在无机介电质的直接烧熔之前能达成无机介电质(例如二氧化硅)的离子化并将下方层损坏所造成的分层和碎落减到最小。参数亦可经选择而能提供工业应用中有意义的工艺产量且具有受精确控制的烧熔宽度(例如切口宽度)与深度。如上所述，相较于皮秒基底与奈秒基底的激光烧熔工艺，飞秒基底的激光更加适于提供这些优点。然而，即使在飞秒基底的激光烧熔的光谱中，特定波长可提供比其他波长更佳的效能。例如，在一实施例中，具有靠近或位在UV范围中的波长的飞秒基底的激光工艺是提供比具有靠近或位在IR范围中的波长的飞秒基底的激光工艺更干净的烧熔工艺。在一特定的这样的实施例中，适于半导体晶片或基板刻划的飞秒基底的激光工艺是基于具有约小于或等于540纳米的波长的激光。在一特定的这样的实施例中，使用波长约小于或等于540纳米的约小于或等于400飞秒的激光的脉冲。然而，在一替代实施例中，使用双激光波长(例如IR激光与UV激光的组合)。
参照流程图100的操作106与对应的图2C，半导体晶片204被蚀刻通过图案化遮罩208中的间隙210，以形成单一化集成电路206。根据本发明的一实施例，蚀刻半导体晶片204包括蚀刻以激光刻划工艺所形成的沟槽212，以最终地完全蚀刻通过半导体晶片204，如图4C所示。
在一实施例中，蚀刻半导体晶片204包括使用等离子体蚀刻工艺。在一实施例中，使用硅通孔类型的蚀刻工艺。例如，在一特定实施例中，半导体晶片204的材料的蚀刻速率大于25微米/分钟。超高密度等离子体源可用于晶粒单一化工艺的等离子体蚀刻部分。适于执行该等离子体蚀刻工艺的处理腔室的实例是可从美国加州森尼维耳市的应用材料公司取得的AppliedSilviaTM Etch system。AppliedSilviaTM Etch system结合电容式与电感式RF耦合，此能给予比仅通过电容式耦合所可能获得对离子密度与离子能量的独立控制更大的对离子密度与离子能量的独立控制，甚至具有由磁性增强的改良。此结合使得离子密度从离子能量的有效去耦合成为可能，藉此达成相当高密度的等离子体，而不具有高潜在损坏的DC偏压电平，甚至在非常低的压力下。如此造成例外地宽的工艺窗口。然而，可使用能蚀刻硅的任何等离子体蚀刻腔室。在一示范性实施例中，使用深硅蚀刻，以在比常规硅蚀刻速率的约40%大的蚀刻速率下蚀刻单晶硅基板或晶片204，同时能维持基本上精确的轮廓控制与几乎无扇贝化的侧壁。在一特定实施例中，使用硅通孔类型的蚀刻工艺。此蚀刻工艺是基于从反应性气体所产生的等离子体，其中该反应性气体大体上是氟基底气体(诸如SF6、C4F8、CHF3、XeF2)或能以相对快速的蚀刻速率来蚀刻硅的任何其他反应物气体。
参照流程图100的操作108以及再次地参照对应的图2C，将图案化遮罩208从单一化集成电路206分离。在一实施例中，遮罩移除结构210(诸如黏附层)用以将图案化遮罩208从单一化集成电路206移除。在一实施例中，在单一化工艺的激光刻划与等离子体蚀刻部分之后但在最终的从例如背带的个别化(如以下涉及图4A-4F所更详细地描述)之前将图案化遮罩208移除。在一实施例中，分离是机械分离，此分离和例如遮罩层的溶液溶解移除有所区分。
因此，再次地参照流程图100与图2A-2C，可通过起初的激光烧熔通过可物理性移除的遮罩、通过晶片街道(包括金属化)与部分地进入到硅基板内，而执行晶片切割。激光脉冲宽度可经选择位在飞秒范围中。可接着通过后续的深硅通等离子体蚀刻来完成晶粒单一化。然后，将可物理性移除的遮罩从单一化集成电路移除。根据本发明的实施例，用于切割的材料堆迭的特定实例在下文涉及图4A-4F来描述。
参照图4A，用于混合激光烧熔与等离子体蚀刻切割的材料堆迭包括可物理性移除的遮罩402、器件层404与基板406。可物理性移除的遮罩402、器件层404与基板406设置在晶粒接附膜408上方，晶粒接附膜408被固定到背带410。在一实施例中，器件层404包括设置在一个或更多个金属层(诸如铜层)与一个或更多个低K介电层(诸如碳掺杂的氧化物层)上方的无机介电层(诸如二氧化硅)。器件层404亦可包括被安排在集成电路之间的街道，街道包括和集成电路相同或类似的层。在一实施例中，基板406是块状单晶硅基板。
在一实施例中，可物理性移除的遮罩402是通过将片放置或滚压到器件层404上而被施用的薄聚合物片(例如以膜或带的形式)。在一此实施例中，薄聚合物片对器件层404具有足够高的黏附性以忍受激光刻划与后续的等离子体蚀刻工艺，但薄聚合物片对后续的通过更强的黏附层所进行的物理性移除具有足够低的黏附性。在一实施例中，薄聚合物片包括设置在器件层404上的聚乙烯醇层。在一实施例中，薄聚合物片是足够透明的，以通过激光烧熔工艺来对准晶片或基板的街道。在一实施例中，薄聚合物片具有约50微米或小于约50微米的厚度，例如约20微米的厚度。在一实施例中，通过用以承载晶片或基板406的框架盖将薄聚合物片固定到器件层404。
在另一实施例中，可物理性移除的遮罩402由旋涂层(诸如光阻剂层)构成。例如，在一实施例中，光阻剂层由正光阻材料构成，诸如但不限于248nm阻剂、193nm阻剂、157nm阻剂、极紫外线(EUV)阻剂，或具有重氮萘醌感光剂的酚类树脂基质。在一实施例中，光阻剂层由负光阻材料构成，诸如但不限于聚顺异戊二烯与聚乙烯醇肉桂酸酯。
在一实施例中，在块状单晶硅基板406被固定到晶粒接附膜408之前，将块状单晶硅基板406从背侧予以薄化。在一个这样的实施例中，在将可物理性移除的遮罩402形成或设置在器件层404上方之后执行薄化。然而，在另一个这样的实施例中，在将可物理性移除的遮罩402形成或设置在元件层404上方之前执行薄化。可通过背侧磨碾工艺来执行薄化。在一实施例中，块状单晶硅基板406被薄化到约在50-100微米的范围中的厚度。重要的是应注意在一实施例中，在激光烧熔与等离子体蚀刻切割工艺之前执行薄化。在一实施例中，器件层404具有约在2-3微米的范围中的厚度。在一实施例中，晶粒接附膜408(或能将经薄化或薄的晶片或基板黏结到背带410的任何适当取代物)具有约20微米的厚度。
参照图4B，以激光刻划工艺412将可物理性移除的遮罩402、器件层404与一部分的基板406予以图案化，以在基板406中形成沟槽414。在一实施例中，激光刻划工艺412是飞秒基底的激光刻划工艺412。在一实施例中，可物理性移除的遮罩402被激光刻划工艺412刻穿且可物理性移除的遮罩402用以承载激光刻划工艺412所产生的碎屑。
参照图4C，深硅通等离子体蚀刻工艺416用以向下延伸沟槽414到晶粒接附膜408，而暴露晶粒接附膜408的顶部且单一化硅基板406。在深硅通等离子体蚀刻工艺416的期间，器件层404被可物理性移除的遮罩402保护。
参照图4D，单一化工艺还可包括将晶粒接附膜408予以图案化，而暴露背带410的顶部且单一化晶粒接附膜408。在一实施例中，通过激光工艺或通过蚀刻工艺将晶粒接附膜予以单一化。
参照图4E，移除结构418设置在可物理性移除的遮罩402上。在一实施例中，移除结构418是黏附层。在一个这样的实施例中，黏附层的组成与可物理性移除的遮罩402的组成经选择，而能提供介于可物理性移除的遮罩402与器件层404的聚合物层之间的移除选择性。
在一实施例中，移除结构418是黏附带层，诸如但不限于一侧黏附有合成丙烯酸黏附剂的柔性聚氯乙烯(PVC)层、被涂覆有黏附剂的聚烯烃膜、紫外线(UV)可硬化的切割带、具有聚硅氧黏附剂表面的聚亚酰胺膜带，或具有聚乙烯醇作为背部支撑的波浪状焊料带。在一实施例中，通过克普同膜滚筒(Kapton film roll)或带施用器将移除结构418施用到可物理性移除的遮罩402。
参照图4F，可物理性移除的遮罩402通过黏附到移除结构418从器件层404被移除，而暴露器件层404。在一实施例中，移除结构418是黏附到可物理性移除的遮罩402的黏附层，此黏附层达到比可物理性移除的遮罩402黏附到器件层404更大的黏附程度，而促进可物理性移除的遮罩402从器件层404的移除。在一特定的这样的实施例中，黏附层用以通过抬离(lift-off)、滚离(roll-off)或剥离(peel-off)工艺来从器件层404移除可物理性移除的遮罩402。在一实施例中，将可物理性移除的遮罩402从器件层404移除，而不会氧化或损坏器件层404的凸块层或钝化层。亦即，将可物理性移除的遮罩402移除，而不会改变设置在可物理性移除的遮罩402下方的层的性质。在一实施例中，可物理性移除的遮罩402与移除结构418的成对通过一工艺来移除，该工艺为和用以将移除结构418施用到可物理性移除的遮罩402的工艺相同的工艺。例如，在一实施例中，可物理性移除的遮罩402与移除结构418的成对通过克普同膜滚筒(Kapton film roll)或带施用器来移除。
进一步实施例可包括后续地从背带410移除基板406的单一化部分(例如作为个别的集成电路)。在一实施例中，单一化晶粒接附膜408被保留在基板406的单一化部分的背侧上。在一替代实施例中，在基板406比约50微米更薄的情况下，激光烧熔工艺412用以完全地将基板406予以单一化，而不需要使用额外的等离子体工艺。在一实施例中，从背带410移除单一化集成电路以为了封装。在一个这样的实施例中，图案化晶粒接附膜408被保留在各个集成电路的背侧上且图案化晶粒接附膜408被包括在最终的封装中。然而，在另一实施例中，图案化晶粒接附膜408在单一化工艺期间或在单一化工艺之后被移除。
再次地参照图2A-2C，可通过街道207来分离该数个集成电路206，其中街道207具有约10微米或更小的宽度。至少部分地导因于激光的严格轮廓控制，飞秒基底的激光刻划方式的使用可使得此类的在集成电路配置中的紧密化成为可能。然而，应了解的是不总是希望将街道宽度缩减到小于10微米，即使可通过飞秒基底的激光刻划工艺来达成。例如，一些应用可能需要使街道宽度为至少40微米，以便在分离集成电路的街道中制造伪(dummy)或测试器件。在一实施例中，该数个集成电路206能以非限制或自由形式的配置而被安排在半导体晶片或基板204上。
单一工艺工具可被配置成执行在混合激光烧熔与等离子体蚀刻单一化工艺(包括可物理性移除的遮罩的使用)中的操作的许多或全部操作。例如，图5示出根据本发明的实施例用于晶片或基板的激光与等离子体切割的工具配置的方块图。
参照图5，工艺工具500包括工厂界面(FI)502，工厂界面502具有和工厂界面502耦接的数个负载锁定室504。群集工具506和工厂界面502耦接。群集工具506包括等离子体蚀刻腔室508。激光刻划设备510亦耦接到工厂界面502。在一实施例中，工艺工具500的整个占据区域可以是约3500mm(3.5m)×约3800mm(3.8m)，如图5所示。
在一实施例中，激光刻划设备510容纳激光。在一个这样的实施例中，激光是飞秒基底的激光。激光适于执行混合激光与蚀刻单一化工艺(包括可物理性移除的遮罩的使用)的激光烧熔部分，诸如上述的激光烧熔工艺。在一实施例中，可移动的平台亦被包括在激光刻划设备500中，可移动的平台被配置成相对于激光移动晶片或基板(或晶片或基板的承载件)。在一特定实施例中，激光亦是可移动的。在一实施例中，激光刻划设备510的整个占据区域可以是约2240mm×约1270mm，如图5所示。
在一实施例中，等离子体蚀刻腔室508被配置成蚀刻晶片或基板通过图案化遮罩中的间隙来单一化数个集成电路。在一个这样的实施例中，等离子体蚀刻腔室508被配置成执行深硅蚀刻工艺。在一特定实施例中，等离子体蚀刻腔室508是可从美国加州森尼维耳市的应用材料公司取得的AppliedSilviaTM Etchsystem。等离子体蚀刻腔室508可专门被设计用于深硅蚀刻，该深硅蚀刻用以产生被容纳于单晶硅基板或晶片上或被容纳于单晶硅基板或晶片中的单一化集成电路。在一实施例中，高密度等离子体源被包括在等离子体蚀刻腔室508中，以促进高硅蚀刻速率。在一实施例中，多于一个等离子体蚀刻腔室被包括在群集工具506中作为工艺工具500的一部分，以促进单一化或切割工艺的高制造产量。
工厂界面502可以是构成外部制造设施与激光刻划设备510和群集工具506之间界面的适当大气端口。工厂界面502可包括具有手臂或叶片的机械人，以从储存单元(诸如前开式整合舱)传送晶片(或晶片的承载件)到群集工具506或激光刻划设备510或此两者内。
群集工具506可包括适于执行单一化方法中的功能的其他腔室。例如，在一实施例中，包括有可物理性移除的遮罩沉积腔室512。可物理性移除的遮罩沉积腔室512可被配置用于在晶片或基板的激光刻划之前的在晶片或基板的器件层上或上方的遮罩沉积。在一个这样的实施例中，可物理性移除的遮罩沉积腔室512适于通过滚压工艺(roll-on process)来沉积遮罩。在另一个这样的实施例中，可物理性移除的遮罩沉积腔室512适于形成光阻剂层。
在一实施例中，包括有遮罩移除站或腔室514以用于遮罩的物理性移除。在一个这样的实施例中，遮罩移除站或腔室514被配置成通过诸如但不限于抬离(lift-off)、滚离(roll-off)或剥离(peel-off)工艺的工艺从器件层物理性地移除遮罩。
在其他实施例中，包括有湿式/干式站。湿式/干式站可适于在基板或晶片的激光刻划与等离子体蚀刻单一化工艺之后用以清洁残余物与碎屑或用以移除遮罩。在一实施例中，亦包括有度量站作为工艺工具500的部件。
本发明的实施例可被提供成计算机程序产品或软件，该计算机程序产品或软件可包括其上储存有指令的机器可读媒体，这些指令用以将计算机系统(或其他电子装置)予以程式化而执行根据本发明实施例的工艺。在一实施例中，计算机系统和涉及图5所描述的工艺工具1200耦接。机器可读媒体包括任何机构，该任何机构用以储存或传送具有可由机器(例如计算机)读取的形式的资讯。例如，机器可读(例如计算机可读)媒体包括机器(例如计算机)可读储存媒体(例如只读存储器(ROM)、随机存取存储器(RAM)、磁碟储存媒体、光学储存媒体、快闪存储器装置等)、机器(例如计算机)可读传送媒体(电气、光学、声音或其他形式的传播信号)(例如红外线信号、数字信号等)等。
图6示出具有计算机系统600的示范性形式的机器的示意代表图，其中用以使机器执行在此所述的任何一个或更多个方法的指令集可在计算机系统600中被执行。在替代实施例中，机器可连接(例如构成网络)到位在局域网(LAN)、内联网、外联网或因特网中的其他机器。机器可作为位于客户-服务器网络环境中的伺服器或客户机器来运行，或机器可作为位于点对点(或分散式)网络环境中的个别机器来运行。机器可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、手机、网络设备(web appliance)、服务器、网络路由器、交换机或桥接器，或能执行指定由机器所要采取的行动的指令集(依序地或以其他方式)的任何机器。又，尽管图上仅示出单一机器，术语“机器”应该被解读成包括能个别地或共同地执行一个(或多个)指令集以实施在此所述的任何一个或更多个方法的任何机器(例如计算机)的集合。
示范性计算机系统600包括处理器602、主要存储器604(例如只读存储器(ROM)、快闪存储器、诸如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)的动态随机存取存储器(DRAM)等)、静态存储器606(例如快闪存储器、静态随机存取存储器(SRAM)等)与次要存储器618(例如数据存储装置)，这些装置通过总线630彼此连通。
处理器602代表一个或更多个通用处理装置，诸如微处理器、中央处理单元或诸如此类者。更特定言之，处理器602可以是复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字元(VLIW)微处理器、实施其他指令集的处理器，或实施多个指令集的组合的处理器。处理器602亦可以是一个或更多个专用处理装置，诸如专用集成电路(ASIC)、现场可程式化闸阵列(FPGA)、数字信号处理器(DSP)、网络处理器或诸如此类者。处理器602被配置成执行处理逻辑626以实施在此所述的操作。
计算机系统600还可包括网络接口装置608。计算机系统600亦可包括视频显示单元610(例如液晶显示器(LCD)、发光二极管显示器(LED)或阴极射线管(CRT))、字母数字输入装置612(例如键盘)、光标控制装置614(例如鼠标)与信号产生装置616(例如扬声器)。
次要存储器618可包括机器可存取储存媒体(或更详细地说是计算机可读储存媒体)631，可实现在此所述的任何一个或更多个方法或功能的一个或更多个指令集(例如软件622)被储存在机器可存取储存媒体(或更详细地说是计算机可读储存媒体)631上。软件622亦可在计算机系统600执行软件622的期间完整地或至少部分地存在于主要存储器604内及/或处理器602内，主要存储器604与处理器602亦构成机器可读储存媒体。软件622可经由网络接口装置608进一步通过网络620被传送或接收。
尽管图上显示机器可存取储存媒体631在示范性实施例中是单一媒体，术语“机器可读储存媒体”应该被解读成包括能储存一个或更多个指令集的单一媒体或多个媒体(例如集中式或分散式数据库，及/或相关的高速缓存与服务器)。术语“机器可读储存媒体”亦应该被解读成包括能储存或编码指令集以用于机器执行且能使机器执行本发明的任何一个或更多个方法的任何媒体。术语“机器可读储存媒体”因此应该被解读成包括但不限于固态存储器与光学和磁性媒体。
根据本发明的实施例，机器可存取储存媒体上储存有指令，这些指令能使数据处理系统执行切割具有数个集成电路的半导体晶片的方法。此方法包括在半导体晶片上方形成遮罩，遮罩覆盖且保护集成电路。接着，以激光刻划工艺将遮罩予以图案化，以提供具有间隙的图案化遮罩。半导体晶片的区域被暴露在集成电路之间。然后，半导体晶片被蚀刻通过图案化遮罩中的间隙，以形成单一化集成电路。然后，将图案化遮罩从单一化集成电路分离。
因此，已经揭示切割半导体晶片的方法，其中各个晶片具有数个集成电路。根据本发明的一实施例，方法包括切割具有数个集成电路的半导体晶片，该方法包括形成遮罩于半导体晶片上方，遮罩覆盖且保护集成电路。该方法亦包括以激光刻划工艺将遮罩予以图案化，以提供具有间隙的图案化遮罩，而暴露集成电路之间的半导体晶片的区域。该方法亦包括蚀刻半导体晶片通过图案化遮罩中的间隙以形成单一化集成电路。该方法亦包括将图案化遮罩从单一化集成电路分离。在一实施例中，形成遮罩于半导体晶片上方包括形成适于忍受高密度等离子体蚀刻工艺的遮罩。在一实施例中，将图案化遮罩从单一化集成电路分离包括通过诸如但不限于抬离(lift-off)工艺、滚离(roll-off)工艺或剥离(peel-off)工艺的工艺的物理性移除。

Claims (10)

1.一种切割半导体晶片的方法，所述半导体晶片具有正面以及与所述正面相对的背面，在所述正面上包含数个集成电路，所述方法包含以下步骤：
形成最外侧遮罩于所述半导体晶片的正面，所述最外侧遮罩覆盖且保护这些集成电路；
以激光刻划工艺将所述最外侧遮罩与所述半导体晶片的一部分予以图案化，以提供图案化最外侧遮罩和在所述半导体晶片部分地形成但不穿透所述半导体晶片的沟槽，所述沟槽形成在所述集成电路之间且各所述沟槽具有预定宽度；
暴露所述图案化最外侧遮罩并通过所述沟槽来等离子体蚀刻所述半导体晶片，以形成相应沟槽延伸并形成单一化集成电路，各所述相应沟槽延伸具有所述预定宽度；及
将所述图案化最外侧遮罩从这些单一化集成电路分离。
2.如权利要求1所述的方法，其特征在于，形成所述最外侧遮罩的步骤包含以下步骤：将聚合物片黏附到这些集成电路，所述聚合物片具有等于或小于50微米的厚度。
3.如权利要求2所述的方法，其特征在于，所述聚合物片对于这些集成电路是透明的。
4.如权利要求1所述的方法，其特征在于，形成所述最外侧遮罩的步骤包含以下步骤：沉积光阻剂层于这些集成电路上。
5.如权利要求1所述的方法，其特征在于，将所述图案化最外侧遮罩从这些单一化集成电路分离的步骤包含以下步骤：通过工艺物理性地移除该图案化最外侧遮罩，所述工艺选自由抬离工艺、滚离工艺或剥离工艺构成的群组。
6.如权利要求1所述的方法，其特征在于，以激光刻划工艺将所述最外侧遮罩和所述半导体晶片的一部分予以图案化的步骤包含以下步骤：以飞秒基底的激光刻划工艺进行图案化。
7.如权利要求1所述的方法，其特征在于，形成所述最外侧遮罩于所述半导体晶片上方的步骤包含以下步骤：形成适于忍受高密度等离子体蚀刻工艺的最外侧遮罩。
8.一种切割硅基板的方法，所述硅基板具有正面以及与所述正面相对的背面，在所述正面上包含数个集成电路，所述方法包含以下步骤：
形成可物理性移除的最外侧遮罩于所述硅基板的所述正面，所述可物理性移除的最外侧遮罩覆盖且保护这些集成电路，这些集成电路包含二氧化硅层，所述二氧化硅层设置在低K材料层与铜层上方；
以激光刻划工艺将所述可物理性移除的最外侧遮罩、所述二氧化硅层、所述低K材料层、所述铜层和所述硅基板的一部分予以图案化，以形成在所述硅基板部分地形成但不穿透所述硅基板的沟槽，所述沟槽形成在所述集成电路之间且各所述沟槽具有预定宽度；
从所述硅基板的正面通过所述沟槽来等离子体蚀刻所述硅基板，以形成相应沟槽延伸和单一化集成电路，各相应沟槽延伸具有所述预定宽度；及
将所述可物理性移除的最外侧遮罩从这些单一化集成电路分离。
9.如权利要求8所述的方法，其特征在于，以激光刻划工艺将所述可物理性移除的最外侧遮罩、所述二氧化硅层、所述低K材料层、所述铜层和所述硅基板的一部分予以图案化的步骤包含以下步骤：在烧熔所述二氧化硅层之前烧熔所述可物理性移除的最外侧遮罩，以及在烧熔所述低K材料层与所述铜层之前烧熔所述二氧化硅层。
10.如权利要求8所述的方法，其特征在于，形成所述可物理性移除的最外侧遮罩的步骤包含以下步骤：将聚合物片黏附到这些集成电路，所述聚合物片具有等于或小于50微米的厚度。
CN201280030905.2A 2011-06-15 2012-05-31 使用可物理性移除的遮罩的激光及等离子体蚀刻晶片切割 Active CN103650128B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/161,036 US9126285B2 (en) 2011-06-15 2011-06-15 Laser and plasma etch wafer dicing using physically-removable mask
US13/161,036 2011-06-15
PCT/US2012/040303 WO2012173792A2 (en) 2011-06-15 2012-05-31 Laser and plasma etch wafer dicing using physically-removable mask

Publications (2)

Publication Number Publication Date
CN103650128A CN103650128A (zh) 2014-03-19
CN103650128B true CN103650128B (zh) 2016-09-21

Family

ID=47353994

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280030905.2A Active CN103650128B (zh) 2011-06-15 2012-05-31 使用可物理性移除的遮罩的激光及等离子体蚀刻晶片切割

Country Status (6)

Country Link
US (1) US9126285B2 (zh)
JP (1) JP6543466B2 (zh)
KR (2) KR20140039049A (zh)
CN (1) CN103650128B (zh)
TW (1) TWI552215B (zh)
WO (1) WO2012173792A2 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014126785A2 (en) * 2013-02-13 2014-08-21 Applied Materials, Inc. Water soluble film and uv-curable film hybrid mask for wafer dicing using laser scribing and plasma etch
US8883614B1 (en) * 2013-05-22 2014-11-11 Applied Materials, Inc. Wafer dicing with wide kerf by laser scribing and plasma etching hybrid approach
US9224650B2 (en) * 2013-09-19 2015-12-29 Applied Materials, Inc. Wafer dicing from wafer backside and front side
US9041198B2 (en) * 2013-10-22 2015-05-26 Applied Materials, Inc. Maskless hybrid laser scribing and plasma etching wafer dicing process
US10553508B2 (en) 2014-01-13 2020-02-04 Nxp Usa, Inc. Semiconductor manufacturing using disposable test circuitry within scribe lanes
US9076860B1 (en) * 2014-04-04 2015-07-07 Applied Materials, Inc. Residue removal from singulated die sidewall
US20150287638A1 (en) * 2014-04-04 2015-10-08 Jungrae Park Hybrid wafer dicing approach using collimated laser scribing process and plasma etch
US9159621B1 (en) * 2014-04-29 2015-10-13 Applied Materials, Inc. Dicing tape protection for wafer dicing using laser scribe process
US9418895B1 (en) 2015-03-14 2016-08-16 International Business Machines Corporation Dies for RFID devices and sensor applications
EP3376528B1 (en) 2015-11-09 2022-09-14 Furukawa Electric Co., Ltd. Mask-integrated surface protection tape
CN107533964B (zh) 2015-11-09 2021-06-15 古河电气工业株式会社 掩模一体型表面保护膜
MY181934A (en) * 2016-03-31 2021-01-14 Furukawa Electric Co Ltd Mask-integrated surface protective tape
TWI649893B (zh) * 2016-08-17 2019-02-01 位元奈米科技股份有限公司 光伏電池光電轉換複合層結構製作方法
JP6887125B2 (ja) * 2017-04-11 2021-06-16 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP7042437B2 (ja) * 2017-09-07 2022-03-28 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP6782215B2 (ja) * 2017-10-18 2020-11-11 古河電気工業株式会社 プラズマダイシング用マスク材、マスク一体型表面保護テープおよび半導体チップの製造方法
JP6998545B2 (ja) * 2017-12-25 2022-01-18 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
US10453684B1 (en) * 2018-05-09 2019-10-22 Applied Materials, Inc. Method for patterning a material layer with desired dimensions
JP7214309B2 (ja) * 2018-10-26 2023-01-30 株式会社ディスコ ウェーハの加工方法
JP2022085738A (ja) * 2020-11-27 2022-06-08 パナソニックＩｐマネジメント株式会社 チップの製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101002315A (zh) * 2004-08-02 2007-07-18 松下电器产业株式会社 半导体器件的制造方法以及半导体晶片分割掩膜的形成装置
CN101542714A (zh) * 2007-02-08 2009-09-23 松下电器产业株式会社 半导体芯片制造方法
CN101681876A (zh) * 2006-05-25 2010-03-24 伊雷克托科学工业股份有限公司 使用短脉冲红外激光刻划晶片

Family Cites Families (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049944A (en) 1973-02-28 1977-09-20 Hughes Aircraft Company Process for fabricating small geometry semiconductive devices including integrated components
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
JPH09216085A (ja) 1996-02-07 1997-08-19 Canon Inc 基板の切断方法及び切断装置
US6426484B1 (en) 1996-09-10 2002-07-30 Micron Technology, Inc. Circuit and method for heating an adhesive to package or rework a semiconductor die
US5920973A (en) 1997-03-09 1999-07-13 Electro Scientific Industries, Inc. Hole forming system with multiple spindles per station
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
US6057180A (en) 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
JP2000243721A (ja) * 1999-02-19 2000-09-08 Toshiba Corp 半導体装置の製造装置
JP2001110811A (ja) 1999-10-08 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001144126A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
KR100850262B1 (ko) 2000-01-10 2008-08-04 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 초단 펄스 폭을 가진 레이저 펄스의 버스트로 메모리링크를 처리하기 위한 레이저 시스템 및 방법
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
AU2001251172A1 (en) 2000-03-30 2001-10-15 Electro Scientific Industries, Inc. Laser system and method for single pass micromachining of multilayer workpieces
US6593542B2 (en) 2000-07-12 2003-07-15 Electro Scientific Industries, Inc. UV laser system and method for single pulse severing of IC fuses
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP3910843B2 (ja) 2001-12-13 2007-04-25 東京エレクトロン株式会社 半導体素子分離方法及び半導体素子分離装置
US6706998B2 (en) 2002-01-11 2004-03-16 Electro Scientific Industries, Inc. Simulated laser spot enlargement
KR100451950B1 (ko) 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
JP4447325B2 (ja) 2002-02-25 2010-04-07 株式会社ディスコ 半導体ウェーハの分割方法
JP2003257896A (ja) 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
ATE316691T1 (de) 2002-04-19 2006-02-15 Xsil Technology Ltd Laser-behandlung
JP2004031526A (ja) 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体素子の製造方法
US6582983B1 (en) 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP4286497B2 (ja) 2002-07-17 2009-07-01 新光電気工業株式会社 半導体装置の製造方法
JP3908148B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
JP2004273895A (ja) 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
JP2004322168A (ja) 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
JP4231349B2 (ja) 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置
JP4408361B2 (ja) 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
US7128806B2 (en) 2003-10-21 2006-10-31 Applied Materials, Inc. Mask etch processing apparatus
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2005191039A (ja) * 2003-12-24 2005-07-14 Matsushita Electric Ind Co Ltd 半導体ウェハの処理方法
JP2005203541A (ja) 2004-01-15 2005-07-28 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
US7459377B2 (en) 2004-06-08 2008-12-02 Panasonic Corporation Method for dividing substrate
US7804043B2 (en) * 2004-06-15 2010-09-28 Laserfacturing Inc. Method and apparatus for dicing of thin and ultra thin semiconductor wafer using ultrafast pulse laser
US7687740B2 (en) 2004-06-18 2010-03-30 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows
US7199050B2 (en) 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
JP4018096B2 (ja) 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US7875898B2 (en) 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
JP2006253402A (ja) * 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4599243B2 (ja) 2005-07-12 2010-12-15 株式会社ディスコ レーザー加工装置
JP4769560B2 (ja) 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
JP4372115B2 (ja) 2006-05-12 2009-11-25 パナソニック株式会社 半導体装置の製造方法、および半導体モジュールの製造方法
JP4480728B2 (ja) 2006-06-09 2010-06-16 パナソニック株式会社 Ｍｅｍｓマイクの製造方法
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP4840200B2 (ja) 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US20090020511A1 (en) * 2007-07-17 2009-01-22 Kommera Swaroop K Ablation
US8012857B2 (en) 2007-08-07 2011-09-06 Semiconductor Components Industries, Llc Semiconductor die singulation method
TW200935506A (en) 2007-11-16 2009-08-16 Panasonic Corp Plasma dicing apparatus and semiconductor chip manufacturing method
JP2009141024A (ja) * 2007-12-04 2009-06-25 Furukawa Electric Co Ltd:The 粘着テープ
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
WO2009126907A2 (en) 2008-04-10 2009-10-15 Applied Materials, Inc. Laser-scribing platform and hybrid writing strategy
US20100013036A1 (en) * 2008-07-16 2010-01-21 Carey James E Thin Sacrificial Masking Films for Protecting Semiconductors From Pulsed Laser Process
US10307862B2 (en) * 2009-03-27 2019-06-04 Electro Scientific Industries, Inc Laser micromachining with tailored bursts of short laser pulses
US8642448B2 (en) * 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101002315A (zh) * 2004-08-02 2007-07-18 松下电器产业株式会社 半导体器件的制造方法以及半导体晶片分割掩膜的形成装置
CN101681876A (zh) * 2006-05-25 2010-03-24 伊雷克托科学工业股份有限公司 使用短脉冲红外激光刻划晶片
CN101542714A (zh) * 2007-02-08 2009-09-23 松下电器产业株式会社 半导体芯片制造方法

Also Published As

Publication number Publication date
US9126285B2 (en) 2015-09-08
JP6543466B2 (ja) 2019-07-10
KR20140039049A (ko) 2014-03-31
CN103650128A (zh) 2014-03-19
US20120322237A1 (en) 2012-12-20
JP2014523116A (ja) 2014-09-08
WO2012173792A2 (en) 2012-12-20
TWI552215B (zh) 2016-10-01
TW201310516A (zh) 2013-03-01
WO2012173792A3 (en) 2013-04-04
KR20190012268A (ko) 2019-02-08
KR102149409B1 (ko) 2020-08-28

Similar Documents

Publication Publication Date Title
CN103650128B (zh) 使用可物理性移除的遮罩的激光及等离子体蚀刻晶片切割
CN103650115B (zh) 使用可水溶管芯附接膜的激光及等离子体蚀刻晶圆切割
JP6642937B2 (ja) フェムト秒レーザ及びプラズマエッチングを用いたウェハダイシング
CN104246986B (zh) 使用uv-可硬化黏着膜的激光及等离子体蚀刻晶圆分割
TWI644350B (zh) 藉由雷射劃線及電漿蝕刻混合手段以寬切口進行晶圓分割
CN107078015B (zh) 用于等离子体切割的接近接触盖环
CN103582943B (zh) 多步骤和非对称塑形的激光束划线
CN104412368B (zh) 运送切割晶圆的方法
CN103703545B (zh) 使用基板载具的混合激光与等离子体蚀刻晶圆切割
CN103718287B (zh) 使用混合式分裂束激光划线处理及等离子体蚀刻的晶圆切割
CN104412367A (zh) 用于晶圆切割的激光、等离子体蚀刻以及背面研磨方法
CN104412377A (zh) 用于高晶粒破裂强度与清洁侧壁的激光划线及等离子体蚀刻
CN104584205A (zh) 用于以激光和等离子体蚀刻的基板切割的遮罩残留物移除
CN104395988A (zh) 用于使用激光及等离子体蚀刻的晶圆切割的均匀遮蔽
CN103155137A (zh) 使用具有多重脉冲的脉冲列激光与等离子体体蚀刻的晶圆切割
CN105814666A (zh) 用于划切晶片的方法与载具
TWI735406B (zh) 用於使用雷射刻劃及電漿蝕刻之晶圓切割的交替遮蔽及雷射刻劃方法
CN109155280A (zh) 用于混合式激光划线及等离子体蚀刻晶片切单处理的蚀刻掩模
TW201436019A (zh) 用於使用雷射劃線和電漿蝕刻的晶圓切割之水溶性膜與可ｕｖ固化膜之雜合遮罩

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant