JP2022085738A - チップの製造方法 - Google Patents

チップの製造方法 Download PDF

Info

Publication number
JP2022085738A
JP2022085738A JP2020197567A JP2020197567A JP2022085738A JP 2022085738 A JP2022085738 A JP 2022085738A JP 2020197567 A JP2020197567 A JP 2020197567A JP 2020197567 A JP2020197567 A JP 2020197567A JP 2022085738 A JP2022085738 A JP 2022085738A
Authority
JP
Japan
Prior art keywords
chip
substrate
chips
mask
protective film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020197567A
Other languages
English (en)
Inventor
宏 辨野
Hiroshi Benno
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2020197567A priority Critical patent/JP2022085738A/ja
Priority to US17/528,320 priority patent/US20220172995A1/en
Publication of JP2022085738A publication Critical patent/JP2022085738A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/782—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element
    • H01L21/784—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】チップ製造における歩留まりを向上させる。【解決手段】開示されるチップの製造方法は、複数の素子２が形成された基板１を準備する準備工程と、複数の素子２に含まれる良品素子２ａおよび不良素子２ｂの少なくとも一方に関する情報に基づいて、隣接する２つ以上の素子２で構成されるチップ１０の配置を、不良素子２ｂが存在しないと想定した場合の仮想的なダイシングラインに沿って基板１を複数の前記チップ１０に分割する場合に比べて、良品素子２ａのみを含むチップ１０ａが多くなるように画定する画定工程と、画定されたチップ１０の配置に基づいて、チップ１０の外周に沿って基板１を露出させる開口２０ａを有しかつチップ１０を被覆するマスク２０を形成するマスク形成工程と、基板１をプラズマエッチングすることで基板１を複数のチップ１０に分割する分割工程と、を備える。【選択図】図３

Description

本開示は、チップの製造方法に関する。
従来、半導体ウェハをプラズマダイシングすることでチップを製造する方法が知られている（例えば、特許文献１）。特許文献１の方法では、ウェハのデバイス構造を保護フィルムで覆う一方、ウェハのストリート領域を露出させた状態で、真空処理チャンバ内にてプラズマダイシングを行う。これにより、ウェハがストリート領域で分割され、デバイス構造を備えた複数のチップが得られる。
特表２０１４－５１３８６８号公報
ところで、チップ製造では、チップの出力を向上させる目的で、１つあたり複数の素子を含むチップを製造する場合がある。そのような場合、チップに含まれる複数の素子の中に１つでも不良品の素子（以下、不良素子）が存在すると、チップ全体を不良品として処理しなければならなくなる。このことは、チップ製造における歩留まりの低下に直結する。このような状況において、本開示は、チップ製造における歩留まりを向上させることを目的の１つとする。
本開示に係る一局面は、チップの製造方法に関する。当該チップの製造方法は、複数の素子が形成された基板を準備する準備工程と、複数の前記素子に含まれる良品素子および不良素子の少なくとも一方に関する情報に基づいて、隣接する２つ以上の前記素子で構成されるチップの配置を、前記不良素子が存在しないと想定した場合の仮想的なダイシングラインに沿って前記基板を複数の前記チップに分割する場合に比べて、前記良品素子のみを含む前記チップが多くなるように画定する画定工程と、前記画定された前記チップの配置に基づいて、前記チップの外周に沿って前記基板を露出させる開口を有しかつ前記チップを被覆するマスクを形成するマスク形成工程と、前記基板をプラズマエッチングすることで前記基板を複数の前記チップに分割する分割工程と、を備える。
本開示によれば、チップ製造における歩留まりを向上させることができる。
本開示の実施形態に係るチップの製造方法を示すフローチャートである。 基板を示す図であって、画定工程前の仮想的なダイシングラインを示してある。 基板を示す図であって、画定工程後の実際のダイシングラインを示してある。 保護膜形成工程により保護膜が形成された基板を示す断面図である。 保護膜除去工程によりマスクが形成された基板を示す断面図である。 分割工程により形成された複数のチップを示す断面図である。 洗浄工程によりマスクが除去されたチップを示す断面図である。 プラズマエッチング装置の一例を示す図である。
本開示に係るチップの製造方法の実施形態について例を挙げて以下に説明する。しかしながら、本開示は以下に説明する例に限定されない。以下の説明では、具体的な数値や材料を例示する場合があるが、本開示の効果が得られる限り、他の数値や材料を適用してもよい。
（チップの製造方法）
本開示に係るチップの製造方法は、準備工程と、画定工程と、マスク形成工程と、分割工程とを備える。以下では、それらについて説明する。
（準備工程）
準備工程では、複数の素子が形成された基板を準備する。素子は、例えば、レーザダイオード素子、またはＬＥＤ素子であってもよいが、これらに限定されるものではない。基板は、任意の形状、例えば円形または矩形状の半導体基板であってもよい。
（画定工程）
画定工程では、複数の素子に含まれる良品素子（良品である素子をいう。以下、同様。）および不良素子の少なくとも一方の情報に基づいて、隣接する２つ以上の素子で構成されるチップの配置を、不良素子が存在しないと想定した場合の仮想的なダイシングラインに沿って基板を複数のチップに分割する場合に比べて、良品素子のみを含むチップ（以下、良品チップともいう。）が多くなるように画定する。画定工程は、良品素子のみの情報に基づいて、不良素子のみの情報に基づいて、または良品素子および不良素子の情報に基づいて実行されてもよい。
各チップにおける素子の配置は任意に設定可能であり、例えば、１×２個の素子配置、２×２個の素子配置、または２×３個の素子配置などが考えられる。各チップに含まれる素子の数が増えるほど、当該チップの出力（輝度や定格電流など）が大きくなる。
（マスク形成工程）
マスク形成工程では、画定工程で画定されたチップの配置に基づいて、チップの外周に沿って基板を露出させる開口を有しかつチップを被覆するマスクを形成する。マスクは、回転塗布やスプレー塗布などの手法を用いて基板の表面全体にマスク材料を塗工した後、塗膜をパターニングすることで形成されてもよい。パターニングの手法としては、マスク材料がフォトレジストである場合、露光と現像によるフォトリソグラフィー技術を用いることができる。露光は、基板全体を一括して露光する一括露光で行うこともできるが、チップの配置の変更に対応しやすい点で描画あるいはステッパによる露光が好ましい。また、マスク材料が水溶性樹脂などである場合、レーザグルービングによりパターニングしてもよい。あるいは、マスクは、スプレー塗布などの手法を用いて、チップの領域に選択的にマスク材料を塗工することで形成されてもよい。
（分割工程）
分割工程では、基板をプラズマエッチングすることで基板を複数のチップに分割する。分割工程では、マスクの開口から露出する基板がプラズマエッチングされる。プラズマエッチングには、例えばボッシュプロセスまたは非ボッシュプロセスを利用することができる。
ここで、画定工程で画定されるチップの配置によっては、良品チップの周囲の開口領域（ダイシングライン）の形状が、通常の格子状のものに比べて複雑になることがある。ダイシングラインが一直線状でない場合、ブレードを用いた基板の分割は困難である。そのような複雑なダイシングラインに対応可能な分割手法として、レーザでダイシングラインをなぞりながら基板を分割するレーザダイシングがある。しかしながら、レーザダイシングのようにダイシングラインをなぞりながら基板を分割する場合、基板を分割するために必要となる比較的高い強度のレーザ光が基板に照射されるため、ダイシングライン同士が互いに交差する交差点の近傍やダイシングラインの屈曲部の近傍などにおいて、基板が受けるダメージが大きくなりやすく、良品チップに対する熱影響やデブリ付着、形状精度の低下といった問題が生じるおそれがある。
これに対し、本開示の分割工程では、マスク形成工程で基板表面にマスクを形成した後、プラズマエッチングで基板を複数のチップに分割する。プラズマエッチングは、基板全体に対して一括的にダイシングを行うことが可能であるため、上述のように良品チップの周囲のダイシングラインの形状が複雑であることに起因する問題は生じない。つまり、本開示の分割工程は、本開示に特有の画定工程に起因して生じ得る問題を未然に解消する点で非常に有効である。
以上のように、本開示によれば、１つの基板から良品素子のみを含むチップを可能な限り多く作ることができるので、チップ製造における歩留まりを向上させることができる。
マスク形成工程は、基板を覆うように保護膜を形成する保護膜形成工程と、画定されたチップの配置に基づいて、チップの外周を被覆する保護膜を除去して開口を形成する保護膜除去工程と、を含んでもよい。
保護膜除去工程において、保護膜にレーザ光を照射することでチップの外周を被覆する保護膜を除去してもよい。つまり、保護膜の除去に、いわゆるレーザグルービングを利用してもよい。保護膜が水溶性樹脂などのフォトリソグラフィーによりパターニング可能なフォトレジストではない場合であっても、レーザグルービングを用いることで、保護膜を除去することができる。
なお、レーザ光を分割工程に用いるレーザダイシングの弊害については上述したとおりであるが、保護膜除去工程にレーザ光を用いる場合、保護膜の除去に必要なレーザ光の強度は基板の分割に必要なレーザ光の強度よりも小さいため、ダイシングライン同士が互いに交差する交差点の近傍やダイシングラインの屈曲部の近傍などにおける保護膜の加工形状（開口形状）の異常は発生しにくく、また、保護膜の除去に伴う基板へのダメージも小さい。
なお、保護膜がフォトレジストで構成される場合、保護膜の一部を露光することでチップの外周を被覆する保護膜を除去してもよい。露光は、基板全体を一括して露光する一括露光で行うこともできるが、チップの配置の変更に対応しやすい点でレーザ光や電子ビームによる描画あるいはステッパによる露光が好ましい。
チップの製造方法は、分割工程の後、チップの表面に残存するマスクを、マスクを溶解させる液体に接触させて除去する洗浄工程をさらに備えてもよい。これにより、残存マスクを容易に除去することができる。また、分割工程においてマスクの表面に異物が付着しても、付着した異物を残存マスクと共に容易に除去することができる。なお、チップの表面に残存するマスクは、アッシングによって除去されてもよい。
マスクは、水溶性を有してもよく、液体は、水を含んでもよい。なお、マスクは、水溶性を有しなくてもよく、液体は、マスクを溶解する有機溶媒を含んでもよい。
以下では、本開示に係るチップの製造方法の一例について、図面を参照して具体的に説明する。以下で説明する一例のチップの製造方法の工程には、上述した工程を適用できる。以下で説明する一例のチップの製造方法の工程は、上述した記載に基づいて変更できる。また、以下で説明する事項を、上記の実施形態に適用してもよい。以下で説明する一例のチップの製造方法の工程のうち、本開示に係るチップの製造方法に必須ではない工程は省略してもよい。なお、以下で示す図は模式的なものであり、実際の部材の形状や数を正確に反映するものではない。
図１に示すように、チップの製造方法は、準備工程と、画定工程と、マスク形成工程と、分割工程と、洗浄工程とを備える。
（準備工程）
準備工程では、図２に示すように、複数の素子２が形成された基板１を準備する。本実施形態の基板１は、実質的に円形状のシリコン半導体基板であるが、これに限られるものではない。複数の素子２は、その大部分を占める良品素子２ａと、少数（この例では、４つ）の不良素子２ｂ（図２に濃いハッチングで示す。）とを含む。各素子２が良品であるか不良品であるかの判定は、公知の方法、例えば素子２の電気的特性を測定する方法で行うことができる。
図２には、不良素子２ｂが存在しないことを想定した場合の、仮想的なダイシングラインを太破線で示してある。仮想的なダイシングラインは、途中で折れ曲がることのない複数の縦ラインと複数の横ラインで構成される格子状（碁盤の目状）のダイシングラインであってもよい。この仮想的なダイシングラインによると、２×２個の素子２を含むチップ１０を４２個、１つの基板１から取り出すことができる。しかし、濃いハッチングで示す不良素子２ｂが図示の位置に存在するため、４つのチップ１０が不良チップ１０ｂ（不良素子２ｂを含むチップ１０をいう。）となり、良品チップ１０ａとして実際に取り出せるのは３８個である。そこで、本実施形態では、次に説明する画定工程を行って、１つの基板１から取り出せる良品チップの数を増大させる。なお、本段落で示した素子２やチップ１０の数は、あくまで例示的なものである。
（画定工程）
画定工程では、複数の素子２に含まれる良品素子２ａおよび不良素子２ｂの少なくとも一方の情報に基づいて、隣接する２つ以上の素子２で構成されるチップ１０の配置を、不良素子２ｂが存在しないと想定した場合の仮想的なダイシングラインに沿って基板１を複数のチップ１０に分割する場合に比べて、良品チップ１０ａが多くなるように画定する。本実施形態の画定工程では、図３に示すように、実際のダイシングライン（太実線）を決定することで、当該チップ１０の配置を画定する。この画定処理には、それに適した任意のアルゴリズムを使用することができる。この実際のダイシングラインによると、２×２個の素子２を含む良品チップ１０ａを４１個、１つの基板１から取り出すことができる。
なお、画定工程では、複数の素子２に含まれる良品素子２ａおよび不良素子２ｂの少なくとも一方の情報に基づいて、隣接する２つ以上の素子２で構成されるチップ１０の配置を、良品チップ１０ａが最も多くなるように画定することが好ましい。
（マスク形成工程）
マスク形成工程では、画定工程で画定されたチップ１０の配置に基づいて、チップ１０の外周に沿って基板１を露出させる開口２０ａを有しかつチップ１０を被覆するマスク２０（図５参照）を形成する。マスク形成工程は、保護膜形成工程と、保護膜除去工程とを含む。
保護膜形成工程では、図４に示すように、基板１を覆うように保護膜２１を形成する。保護膜２１は、スプレーコート法やスピンコート法などの公知の塗布方法と、加熱などの公知の乾燥方法とを用いて形成されてもよい。あるいは、保護膜２１は、樹脂フィルムを貼り付けることで構成されてもよい。本実施形態の保護膜２１の構成材料は、水溶性の樹脂材料であるが、これに限定されるものではなく、例えばフォトレジストであってもよい。
保護膜除去工程では、図５に示すように、画定工程で画定されたチップ１０の配置に基づいて、保護膜２１にレーザ光（図示せず）を照射することでチップ１０の外周を被覆する保護膜２１を除去する。これにより、チップ１０の外周に沿って基板１を露出させる開口２０ａを有する水溶性のマスク２０が形成される。レーザ光源としては、例えば、ＵＶ波長（例えば３５５ｎｍ）のナノ秒レーザを用いることができる。
（分割工程）
分割工程では、図６に示すように、基板１をプラズマエッチングすることで基板１を複数のチップ１０に分割する。
ハンドリング性の観点から、基板１は、フレームに固定された保持シートに粘着層を介して貼着されていることが望ましい。フレームとフレームに固定された保持シートとを備える部材を、搬送キャリアと称す。
フレームは、複数の電子部品を囲める程度の大きさの開口を有した枠体であり、所定の幅および略一定の薄い厚みを有する。フレームは、保持シートおよび基板１を保持した状態で案層できる程度の剛性を有する。フレームの開口の形状は特に限定されないが、例えば、円形や、矩形、六角形など多角形であってもよい。フレームの材質としては、例えば、アルミニウム、ステンレス鋼などの金属や、樹脂などが挙げられる。
保持シートの材質は、特に限定されない。中でも、基板１が貼着され易い点で、保持シートは、粘着層と柔軟性のある非粘着層とを含むことが好ましい。
非粘着層の材質は特に限定されず、例えば、ポリエチレンおよびポリプロピレン等のポリオレフィン、ポリ塩化ビニル、ポリエチレンテレフタレート等のポリエステル等の熱可塑性樹脂が挙げられる。樹脂フィルムには、伸縮性を付加するためのゴム成分（例えば、エチレン－プロピレンゴム（ＥＰＭ）、エチレン－プロピレン－ジエンゴム（ＥＰＤＭ）等）、可塑剤、軟化剤、酸化防止剤、導電性材料等の各種添加物が配合されていてもよい。また、上記熱可塑性樹脂は、アクリル基等の光重合反応を示す官能基を有していてもよい。非粘着層の厚みは特に限定されず、例えば、５０μｍ以上３００μｍ以下であり、好ましくは５０μｍ以上１５０μｍ以下である。
粘着層を備える面（粘着面）の外周縁は、フレームの一方の面に貼着しており、フレームの開口を覆っている。粘着面のうちフレームの開口から露出した部分に、基板が貼着される。粘着層は、紫外線（ＵＶ）の照射によって粘着力が減少する粘着成分からなることが好ましい。これにより、分割工程の後でチップ１０をピックアップする際、ＵＶ照射を行うことにより、チップ１０が粘着層から容易に剥離されて、ピックアップし易くなる。例えば、粘着層は、非粘着層の片面に、ＵＶ硬化型アクリル粘着剤を５μｍ以上１００μｍ以下（好ましくは、５μｍ以上１５μｍ以下）の厚みに塗布することにより得られる。
分割工程およびこれに用いられるプラズマエッチング装置の一例について以下に説明する。
図８に示すように、プラズマエッチング装置３０のチャンバ３１の頂部には誘電体窓（図示せず）が設けられている。誘電体窓の上方には、上部電極としてのアンテナ３２が配置されている。アンテナ３２は、第１高周波電源部３３に電気的に接続されている。一方、チャンバ３１内の処理室３４の底部側には、搬送キャリア（図示せず）に固着された基板１が配置されるステージ３５が配置されている。ステージ３５は下部電極としても機能し、第２高周波電源部３６に電気的に接続されている。ステージ３５は、不図示の静電吸着用電極（ＥＳＣ電極）を備え、ステージ３５に載置された搬送キャリアに固着された基板１をステージ３５に静電吸着できるようになっている。チャンバ３１のガス導入口３７は、エッチングガス源３８に流体的に接続されている。チャンバ３１の排気口３９は、チャンバ３１内を真空排気するための真空ポンプを含む真空排気部４０に接続されている。
基板１がチャンバ３１内のステージ３５に載置された後、真空排気部４０の真空ポンプによりチャンバ３１内を減圧し、所定のプロセスガスがチャンバ３１内に導入される。そして、アンテナ３２（プラズマ源）に高周波電力を供給することで形成されたプロセスガスのプラズマにより、チャンバ３１内の基板１がプラズマエッチングされて、基板１は、図６に示すように、複数のチップ１０に分割される。
（洗浄工程）
洗浄工程では、図７に示すように、チップ１０の表面に残存するマスク２０を、マスク２０を溶解させる液体（この例では、水または水を含む液体）に接触させて除去する。洗浄工程では、当該液体をスプレーなどによりマスク２０に吹き付けることでマスク２０を除去してもよい。これにより、チップ１０に付着したデブリなども洗い流すことができる。
本開示は、チップの製造方法に利用できる。
１：基板
２：素子
２ａ：良品素子
２ｂ：不良素子
１０：チップ
１０ａ：良品チップ
１０ｂ：不良チップ
２０：マスク
２０ａ：開口
２１：保護膜
３０：プラズマエッチング装置
３１：チャンバ
３２：アンテナ
３３：第１高周波電源部
３４：処理室
３５：ステージ
３６：第２高周波電源部
３７：ガス導入口
３８：エッチングガス源
３９：排気口
４０：真空排気部

Claims (5)

  1. 複数の素子が形成された基板を準備する準備工程と、
    複数の前記素子に含まれる良品素子および不良素子の少なくとも一方に関する情報に基づいて、隣接する２つ以上の前記素子で構成されるチップの配置を、前記不良素子が存在しないと想定した場合の仮想的なダイシングラインに沿って前記基板を複数の前記チップに分割する場合に比べて、前記良品素子のみを含む前記チップが多くなるように画定する画定工程と、
    前記画定された前記チップの配置に基づいて、前記チップの外周に沿って前記基板を露出させる開口を有しかつ前記チップを被覆するマスクを形成するマスク形成工程と、
    前記基板をプラズマエッチングすることで前記基板を複数の前記チップに分割する分割工程と、
    を備えるチップの製造方法。
  2. 前記マスク形成工程は、
    前記基板を覆うように保護膜を形成する保護膜形成工程と、
    前記画定された前記チップの配置に基づいて、前記チップの外周を被覆する前記保護膜を除去して前記開口を形成する保護膜除去工程と、
    を含む、請求項１に記載のチップの製造方法。
  3. 前記保護膜除去工程において、前記保護膜にレーザ光を照射することで前記チップの外周を被覆する前記保護膜を除去する、請求項２に記載のチップの製造方法。
  4. 前記分割工程の後、前記チップの表面に残存する前記マスクを、前記マスクを溶解させる液体に接触させて除去する洗浄工程をさらに備える、請求項１～３のいずれか１項に記載のチップの製造方法。
  5. 前記マスクは、水溶性を有し、
    前記液体は、水を含む、請求項４に記載のチップの製造方法。
JP2020197567A 2020-11-27 2020-11-27 チップの製造方法 Pending JP2022085738A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020197567A JP2022085738A (ja) 2020-11-27 2020-11-27 チップの製造方法
US17/528,320 US20220172995A1 (en) 2020-11-27 2021-11-17 Chip manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020197567A JP2022085738A (ja) 2020-11-27 2020-11-27 チップの製造方法

Publications (1)

Publication Number Publication Date
JP2022085738A true JP2022085738A (ja) 2022-06-08

Family

ID=81751646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020197567A Pending JP2022085738A (ja) 2020-11-27 2020-11-27 チップの製造方法

Country Status (2)

Country Link
US (1) US20220172995A1 (ja)
JP (1) JP2022085738A (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6605479B1 (en) * 2001-07-27 2003-08-12 Advanced Micro Devices, Inc. Method of using damaged areas of a wafer for process qualifications and experiments, and system for accomplishing same
JP4018088B2 (ja) * 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
JP4018096B2 (ja) * 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
JP2010192837A (ja) * 2009-02-20 2010-09-02 Showa Denko Kk 半導体ウェーハのダイシング方法
US9126285B2 (en) * 2011-06-15 2015-09-08 Applied Materials, Inc. Laser and plasma etch wafer dicing using physically-removable mask
JPWO2021131472A1 (ja) * 2019-12-24 2021-07-01

Also Published As

Publication number Publication date
US20220172995A1 (en) 2022-06-02

Similar Documents

Publication Publication Date Title
JP4285455B2 (ja) 半導体チップの製造方法
CN105280473B (zh) 减少单颗化半导体片芯中残余污染物的方法
JP4387007B2 (ja) 半導体ウェーハの分割方法
JP5882364B2 (ja) ウエハレベルのシンギュレーションのための方法
US20180096892A1 (en) Device wafer processing method
KR20170034316A (ko) 웨이퍼의 가공 방법
JP2003257896A (ja) 半導体ウェーハの分割方法
JP2006108339A (ja) 半導体ウェハの分割方法、及び半導体素子の製造方法
JPWO2003071591A1 (ja) 半導体ウェーハの分割方法
US20140113452A1 (en) Wafer edge trimming method
US10796960B2 (en) Manufacturing process of element chip
US10546783B2 (en) Manufacturing process of element chip and substrate heating apparatus
US8846302B2 (en) Semiconductor structure and method and tool for forming the semiconductor structure
US20100028813A1 (en) Backside cleaning of substrate
JP2022085738A (ja) チップの製造方法
CN103311380A (zh) 半导体封装制程及其封装结构
KR19990023503A (ko) 내식막 제거방법 및 장치
JP2004253678A (ja) 半導体装置の製造方法
TWI310579B (en) Method for utilizing a dry film
JP2886193B2 (ja) 半導体ウエハの露光方法
US20190279871A1 (en) Method of enhancing generation efficiency of patterned optical coating
JP2016167510A (ja) ダイシング装置及びそれを用いた半導体装置の製造方法
JP6975937B2 (ja) 素子チップの製造方法及び装置
KR20100078033A (ko) 반도체 소자의 제조 장치 및 그 방법
CN118136582A (zh) 一种采用离子束蚀刻分割硅基衬底芯片的工艺制程

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240716