KR20120007524A - 반도체의 준비를 위한 그라인딩 공정 이전의 다이싱 - Google Patents

반도체의 준비를 위한 그라인딩 공정 이전의 다이싱 Download PDF

Info

Publication number
KR20120007524A
KR20120007524A KR1020117026142A KR20117026142A KR20120007524A KR 20120007524 A KR20120007524 A KR 20120007524A KR 1020117026142 A KR1020117026142 A KR 1020117026142A KR 20117026142 A KR20117026142 A KR 20117026142A KR 20120007524 A KR20120007524 A KR 20120007524A
Authority
KR
South Korea
Prior art keywords
wafer
circuits
dicing
organic solvent
dicing lines
Prior art date
Application number
KR1020117026142A
Other languages
English (en)
Inventor
호승 유
Original Assignee
헨켈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 헨켈 코포레이션 filed Critical 헨켈 코포레이션
Publication of KR20120007524A publication Critical patent/KR20120007524A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

그라인딩 동작 이전의 다이싱과 웨이퍼 후측면 접착제 코팅 모두를 이용하여 반도체 웨이퍼를 개별적인 반도체 다이들로 준비하는 방법은 단품화 동안의 방해 및 다이싱 스트리트들내로의 웨이퍼 후측면 코팅제의 진입을 방지하기 위해 수용성 또는 유기용매 용해성 물질을 회로들의 윗면 위와 복수의 부분적으로 커팅/에칭된 다이싱 라인들내로 도포시키는 단계를 포함한다.

Description

반도체의 준비를 위한 그라인딩 공정 이전의 다이싱{DICING BEFORE GRINDING PROCESS FOR PREPARATION OF SEMICONDUCTOR}
본 발명은 반도체 다이의 제조를 위한 공정에 관한 것이다.
전기전자 장비의 소형화 및 슬림화는 보다 얇은 반도체 다이들의 필요를 불러일으켜왔다. 반도체 다이를 제조하는 통상적인 공정에 있어서, 웨이퍼의 상측면상에 복수의 회로들을 형성하도록 반도체 웨이퍼를 처리하고, 이후의 단계들에서, 웨이퍼를 개별적인 다이들로 분리하며, 이 개별적인 다이들은 자신의 상측면에 적어도 하나의 회로를 각각 갖는다. 보다 얇은 반도체 다이를 생산하는 한가지 방법은 웨이퍼가 분리되기 전에, 어떠한 회로도 없는 측면인 웨이퍼의 후측면으로부터 과잉 물질을 제거하는 것이다.
이러한 제거는 일반적으로 후측면 그라인딩으로서 알려진 그라인딩 공정에 의해 행해지지만, 그라인딩 이외의 다른 방법들이 이용될 수도 있다는 것을 예상할 수 있다.
하나의 방법에서, 회로를 보호하기 위한 보호 테이프가 웨이퍼의 상측면상에 배치되며, 후측면은 그라인딩에 의해 얇아진다. 그라인딩 이후, 접착제 테이프 (접착제 테이프는 또한 실장 테이프라고도 알려진다) 가 얇아진 후측면에 적층되어 웨이퍼를 프레임에 실장시키는데 이용되며, 프레임은 웨이퍼로부터 개별적인 다이들을 분리시키는 동작 동안에 웨이퍼를 홀딩한다. 단품화 (singulation) 라고도 알려진, 이러한 분리는 일반적으로 웨이퍼를 개별적인 다이들 및 회로들로 소잉 (sawing) 함으로써 행해진다. 이 방법의 한가지 문제점은 얇아진 웨이퍼는 소잉 동작 동안에 크래킹에 취약하다는 점이다.
이러한 문제를 수정하기 위해, 또 다른 방법에서, 이후의 다이싱을 용이하게 하기 위한 목적으로 인접한 회로들 사이의 웨이퍼의 상측면내로 다이싱 라인들이 부분적으로 커팅 (cut) 되거나 또는 레이저처리된다. 다이싱 라인들이 커팅된 후, 보호 테이프는 웨이퍼의 상측면에 적층되고, 다이싱 라인들이 커팅된 레벨까지 웨이퍼의 후측면으로부터 물질이 제거되며, 웨이퍼는 다이싱 라인들을 따라 개별적인 다이들로 분리된다.
개별적인 다이들은 반도체 패키지들에서 이용되거나 또는 회로 보드들상에서 이용되며 단품화 이후에 도포된 접착제에 의해 부착된다. 단품화 이후에 접착제를 도포하는 것은 단품화 이전에 웨이퍼상에 접착제를 도포하는 것만큼 효율적이지가 않다. 접착제가 단품화 이전에 웨이퍼에 도포될 때를 웨이퍼 후측면 코팅이라고 부른다. 이 방법에서, 회로를 보호하기 위한 보호 테이프가 웨이퍼의 상측면에 적층되고, 웨이퍼를 얇게하기 위해 웨이퍼의 후측면으로부터 물질이 제거되고, 웨이퍼의 후측면에 접착성 웨이퍼 후측면 코팅제가 도포되고, 보호 테이프가 제거되며, 웨이퍼는 개별적인 다이들로 다이싱됨으로써, 각각의 다이는 회로들 중 하나의 회로를 포함한다. 하지만, 위에서 언급한 동일한 문제, 즉 얇아진 웨이퍼는 다이싱 동작 동안에 크래킹에 취약하다는 문제가 발생한다.
웨이퍼 후측면 코팅제가 이용될 때, 그라인딩 이전의 부분적인 다이싱 방법의 이용에 제약이 따른다. 다이싱 라인들이 웨이퍼내로 부분적으로 커팅되고, 그 후 후측면 코팅제가 도포될 때, 코팅제는 다이싱 라인들 및 다이싱 스트리트들에 진입하여 이들을 오염시키며 단품화 공정을 방해할 것이다. 만약 웨이퍼를 얇게 하기 위한 그라인딩 다운 동작 전에 부분적인 다이싱 동작이 행해진다면, 이것은 회로들 사이의 다이싱 라인들내로의 웨이퍼 후측면 코팅제의 오염을 방지하는 수단의 필요성을 창출시킨다.
본 발명은 상측면상에 복수의 회로들을 갖는 반도체 웨이퍼를 개별적인 반도체 다이들로 준비하는 방법이며, 이 방법은 다음의 단계들: (1) 인접한 회로들 사이의 웨이퍼의 상측면내에 다이싱 라인들을 형성하는 단계; (2) 수용성 또는 유기용매 용해성 물질을 회로들의 윗면 위와 다이싱 라인들 내에 도포하는 단계; (3) 보호층을 경화된 수용성 또는 유기용매 용해성 물질 위 및 웨이퍼의 상측면 상에 적층시키는 단계; (4) 웨이퍼의 후측면으로부터 물질을 제거함으로써 웨이퍼를 얇게하는 단계; (5) 웨이퍼의 후측면에 접착성 코팅제를 도포하는 단계; (6) 웨이퍼의 상측면으로부터 보호 테이프를 제거하는 단계; (7) 회로들 사이의 다이싱 라인들로부터 수용성 또는 유기용매 용해성 물질을 제거하는 단계; 및 (8) 다이싱 라인들을 따라 웨이퍼를 개별적인 회로들로 분리하는 단계를 포함한다.
웨이퍼의 상측면상의 복수의 회로들의 형성은 업계 논문에서 잘 문서화된 반도체 제조 방법들에 따라 행해진다. 웨이퍼는 반도체 물질, 일반적으로는 실리콘이다. 회로들은 웨이퍼의 윗면상에, 윗면 아래, 또는 윗면 위에 형성될 수 있고, 패시베이션층과 같은 코팅제에 의해 보호될 수 있다. 이것들은 모두 여기서 웨이퍼의 윗면으로서 칭해진다.
개별적인 회로들 사이의 웨이퍼의 상측면내에 형성된 다이싱 라인들은 또한 다이싱 스트리트들 또는 트렌치들로서 알려져 있다. 이것들은 회로 형성 이전에 또는 이와 동시적으로 형성될 수 있다. 다이싱 라인들을 형성하는 수단은, 예컨대 습식 또는 건식 에칭, 및 레이저 드릴링 (drilling) 을 포함한다. 다이싱 라인들의 목적은 개별적인 반도체 다이들로의 웨이퍼의 단품화를 용이하게 하고 안내하는 것이다.
후에 도포된 웨이퍼 후측면 코팅제의 진입을 방지하기 위해 회로들 위와 다이싱 라인들 내로 수용성 또는 유기용매 용해성 화학물질의 도포가 행해진다. 적절한 수용성 물질에는 이오노머 (ionomer) 와 같은 친수성 폴리머들, 폴리비닐 알코올, 수용성 셀룰로오스 화합물들, 젤라틴, 탄수화물들 및 다당류들, 폴리에틸렌 산화물들, 폴리비닐 피롤리돈 (pyrollidone), 술폰화 폴리스티렌들, 및 친수성 기를 함유한 에틸렌계 불포화 모노머들로부터 유도된 폴리머들이 포함된다. 적절한 유기용매 용해성 물질들에는 왁스들, 불소화 왁스들, 고형 수소화 오일들, 폴리올레핀들, 아크릴레이트, 메타크릴레이트, 및 스티렌 폴리머들, 및 (오일들, 왁스들, 및 폴리머들과 같은) 실리콘 물질들이 포함된다. 이러한 화합물들은 적절한 용매 (물 또는 유기용매) 에서 용해되며, 임의의 효과적인 방법, 예컨대 스핀 코팅, 스크린 또는 스텐실 프린팅, 또는 바람직하게는 스프레이 또는 제트 프린팅에 의해 도포된다. 용액의 농도는 성공적인 도포를 허용할 레벨까지 가능한 한 높을 수 있다. 그 후 물 또는 용매는 다음 단계들을 진행하기 전에 증발된다.
후속 처리 단계들 동안 회로들을 보호하고 웨이퍼가 단품화된 후 회로들을 적소에서 홀딩하기 위해 웨이퍼의 상측면상으로의 보호층의 적층이 행해진다. 일반적으로 보호층은 테이프의 형태이며, 특별한 실시형태에서는, UV 테이프의 형태이다. 접착제는 초기에는 끈적거리며, 그 후 조사 (irradiation) 시 경화되어 박리 (release) 를 용이하게 해준다.
웨이퍼를 얇게하는데 효과적인 임의의 공정이 이용될 수 있다. 특정한 실시형태에서, 웨이퍼의 후측면이 그라인딩 동작 처리된다. 일반적으로, 이러한 후측면 그라인딩은 다이싱 라인들의 깊이를 충족시키는 레벨까지 행해진다. 몇몇의 동작들에서 다이싱 라인들은 후측면 그라인딩의 타겟 깊이보다 약간 깊게 웨이퍼의 전측면내로 커팅된다. 이러한 약간의 오버 커팅은 개별적인 다이들의 최종적인 단품화를 용이하게 한다.
후측면 그라인딩 동작 후, 웨이퍼 후측면 코팅제가 웨이퍼의 후측면에 도포된다. 웨이퍼 후측면 코팅제는 접착제이며 최종적으로 개별적인 다이들을 각자의 기판들에 부착시키는데 이용된다. 웨이퍼 후측면 코팅제의 도포는 스핀 코팅, 스크린 또는 스텐실 프린팅, 또는 스프레이 또는 제트 프린팅과 같은 임의의 효과적인 방법에 의해 수행된다. 웨이퍼 후측면 코팅제의 화학적 구성은 후속적인 처리 요건들을 충족시킬 임의의 접착제이다. 이와 같은 접착제들은 본 발명분야에서 알려져 있다. 하나의 실시형태에서 웨이퍼 후측면 코팅제는 스핀 또는 스프레이 코팅, 또는 스텐실, 스크린, 또는 제트 프린팅과 같은 임의의 적절한 코팅 방법으로 도포될 수 있는 B-스테이지 가능형 액체 ("B-스테이지 가능형" 이란 용매를 제거하거나 및/또는 부분적으로 경화시키기 위해 가열될 수 있다는 것을 의미한다) 이다. 그 후 물질은 상온에서 비교적 고착건조 (tack-free) 되도록 B-스테이지화 (용매를 제거하거나 또는 부분적으로 경화되도록 가열) 된다. 그 후 다이 접착 동작에서, 다이 접착 동안에 코팅제는 가열되어 부드러워져서 흐를 수 있으며, 그 후 최종적인 경화를 위해 상승한 온도에서 가열될 수 있다.
또 다른 실시형태에서, 웨이퍼 후측면 코팅제의 구성은 보다 부서지기 쉬운 상태로 경화되도록 선택된다. 이러한 부서지기 쉬운 상태는 개별적인 다이들의 단품화 동안에 후측면 코팅제가 (기계적으로 소잉되거나 또는 레이저처리되기 보다는) 파괴될 수 있도록 해준다.
웨이퍼의 상측면으로부터 보호 테이프가 제거된다.
수용성 또는 유기용매 용해성 물질이 회로들 사이의 다이싱 라인들로부터 제거된다. 만약 이것이 수용성 물질이면, 웨이퍼의 표면은 물질들의 모든 트레이스들이 제거될 때 까지 물로 씻겨진다. 만약 이것이 용매 용해성 물질이면, 이러한 물질을 용해하기 위한 적절한 용매가 이용된다.
최종적으로, 다이싱 라인들을 따라 웨이퍼를 분리시킴으로써 웨이퍼는 개별적인 회로들로 단품화된다. 이러한 분리는 블레이드 (blade) 를 통한 소잉, 레이저를 통한 버닝 (burning) 에 의해 행해질 수 있고, 만약 코팅제가 부서지기 쉬운 물질로서 제공되었다면 웨이퍼 후측면 코팅제를 연신 (stretching) 함으로써 행해질 수 있거나, 또는 부분적인 소잉 또는 레이저 버닝 및 연신의 조합에 의해 행해질 수 있다.
본 공정에서 특히 주목할 것은 다이싱 라인들 또는 스트리트들을 보호하기 위한 수용성 또는 유기용매 용해성 물질의 이용이다. 이 물질은 다이싱 스트리트들을 채우고 회로들의 표면들을 덮기때문에, 웨이퍼 후측면 코팅제로부터의 잔해는 회로들을 오염시킬 수 없다.

Claims (4)

  1. 상측면상에 복수의 회로들을 갖는 반도체 웨이퍼를 개별적인 반도체 다이들로 준비하는 방법으로서,
    (1) 인접한 회로들 사이의 상기 웨이퍼의 상측면내에 다이싱 라인들을 형성하는 단계;
    (2) 수용성 또는 유기용매 용해성 물질을 상기 회로들의 윗면 위 및 상기 다이싱 라인들 내에 도포시키는 단계;
    (3) 상기 수용성 또는 유기용매 용해성 물질 위와 상기 웨이퍼의 상측면상에 보호층을 적층시키는 단계;
    (4) 상기 웨이퍼의 후측면으로부터 물질을 제거함으로써 상기 웨이퍼를 얇게하는 단계;
    (5) 상기 웨이퍼의 후측면에 접착성 코팅제를 도포시키는 단계;
    (6) 상기 웨이퍼의 상측면으로부터 보호 테이프를 제거하는 단계;
    (7) 상기 회로들 사이의 상기 다이싱 라인들로부터 상기 수용성 또는 유기용매 용해성 물질을 제거하는 단계; 및
    (8) 상기 다이싱 라인들을 따라 상기 웨이퍼를 개별적인 회로들로 분리하는 단계를 포함한, 복수의 회로들을 갖는 반도체 웨이퍼를 개별적인 반도체 다이들로 준비하는 방법.
  2. 제 1 항에 있어서,
    상기 수용성 또는 유기용매 용해성 물질은 폴리비닐 알코올, 수용성 셀룰로오스 화합물들, 젤라틴, 탄수화물들 및 다당류들, 폴리에틸렌 산화물들, 폴리비닐 피롤리돈 (pyrollidone), 술폰화 폴리스티렌들, 및 친수성 기들을 함유한 에틸렌계 불포화 모노머들로부터 유도된 폴리머들로 구성된 그룹으로부터 선택된 수용성 물질인, 복수의 회로들을 갖는 반도체 웨이퍼를 개별적인 반도체 다이들로 준비하는 방법.
  3. 제 1 항에 있어서,
    상기 웨이퍼 후측면 코팅제는 부서지기 쉬운 물질로 경화되는 물질로부터 준비되는, 복수의 회로들을 갖는 반도체 웨이퍼를 개별적인 반도체 다이들로 준비하는 방법.
  4. 제 3 항에 있어서,
    상기 웨이퍼는 다이싱 스트리트들을 따른 부분적인 소잉 (sawing) 및 이에 후속하여 부서지기 쉬운 상기 웨이퍼 후측면 코팅제의 연신 (stretching) 및 파괴에 의해 개별적인 회로들로 분리되는, 복수의 회로들을 갖는 반도체 웨이퍼를 개별적인 반도체 다이들로 준비하는 방법.
KR1020117026142A 2009-04-24 2010-04-23 반도체의 준비를 위한 그라인딩 공정 이전의 다이싱 KR20120007524A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17240409P 2009-04-24 2009-04-24
US61/172,404 2009-04-24

Publications (1)

Publication Number Publication Date
KR20120007524A true KR20120007524A (ko) 2012-01-20

Family

ID=43011762

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117026142A KR20120007524A (ko) 2009-04-24 2010-04-23 반도체의 준비를 위한 그라인딩 공정 이전의 다이싱

Country Status (5)

Country Link
US (1) US20120040510A1 (ko)
JP (1) JP2012525010A (ko)
KR (1) KR20120007524A (ko)
TW (1) TW201104736A (ko)
WO (1) WO2010124179A2 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012079910A (ja) * 2010-10-01 2012-04-19 Disco Abrasive Syst Ltd 板状物の加工方法
JP5668413B2 (ja) * 2010-10-29 2015-02-12 日立化成株式会社 半導体装置の製造方法
JP2012195388A (ja) * 2011-03-15 2012-10-11 Toshiba Corp 半導体装置の製造方法及び半導体装置
TWI540644B (zh) * 2011-07-01 2016-07-01 漢高智慧財產控股公司 斥性材料於半導體總成中保護製造區域之用途
US8845854B2 (en) * 2012-07-13 2014-09-30 Applied Materials, Inc. Laser, plasma etch, and backside grind process for wafer dicing
US8940619B2 (en) 2012-07-13 2015-01-27 Applied Materials, Inc. Method of diced wafer transportation
US9040389B2 (en) * 2012-10-09 2015-05-26 Infineon Technologies Ag Singulation processes
US9219011B2 (en) 2013-08-29 2015-12-22 Infineon Technologies Ag Separation of chips on a substrate
US9570419B2 (en) 2015-01-27 2017-02-14 Infineon Technologies Ag Method of thinning and packaging a semiconductor chip
EP3389085B1 (en) 2017-04-12 2019-11-06 Nxp B.V. Method of making a plurality of packaged semiconductor devices

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001176899A (ja) * 1999-12-21 2001-06-29 Sanyo Electric Co Ltd 半導体装置の製造方法
KR100379563B1 (ko) * 2001-02-21 2003-04-10 앰코 테크놀로지 코리아 주식회사 플라즈마 에칭법을 이용한 반도체 웨이퍼 가공법
US6686225B2 (en) * 2001-07-27 2004-02-03 Texas Instruments Incorporated Method of separating semiconductor dies from a wafer
JP2004153193A (ja) * 2002-11-01 2004-05-27 Disco Abrasive Syst Ltd 半導体ウエーハの処理方法

Also Published As

Publication number Publication date
JP2012525010A (ja) 2012-10-18
WO2010124179A2 (en) 2010-10-28
US20120040510A1 (en) 2012-02-16
TW201104736A (en) 2011-02-01
WO2010124179A3 (en) 2011-01-20

Similar Documents

Publication Publication Date Title
KR20120007524A (ko) 반도체의 준비를 위한 그라인딩 공정 이전의 다이싱
KR102320674B1 (ko) 처리된 적층 다이들
TWI654709B (zh) 切割晶圓背側上具有焊料凸塊的晶圓
CN105514038B (zh) 切割半导体晶片的方法
CN100456449C (zh) 半导体器件的制造方法
KR102303143B1 (ko) 레이저 및 플라즈마 에칭에 의한 기판 다이싱을 위한 마스크 잔류물 제거
JP6359576B2 (ja) キャリア−ワークピース接合スタックの分離方法
JP7233019B2 (ja) 素子チップの製造方法
TWI607526B (zh) 切割包含複數個積體電路之基板的方法
JP2023052102A (ja) ウエハダイシングプロセスにおけるパーティクル汚染の軽減
US20150132925A1 (en) Wafer processing method
JP6519759B2 (ja) 素子チップの製造方法
US7846776B2 (en) Methods for releasably attaching sacrificial support members to microfeature workpieces and microfeature devices formed using such methods
JP2019212765A (ja) 素子チップの製造方法
CN113649709A (zh) 晶圆切割方法
KR20080023497A (ko) 박형 반도체 패키지 제조방법
TW201923862A (zh) 半導體晶片之製造方法
US20150294892A1 (en) Water soluble mask formation by dry film lamination
Westerman et al. Plasma dicing: current state & future trends
EP2015356A1 (en) Method for singulation of wafers
JP6062254B2 (ja) ウエーハの加工方法
KR100994477B1 (ko) 웨이퍼 백그라인딩 및 소잉 방법
EP3093876A1 (en) A method of separating a carrier-workpiece bonded stack
KR20240006621A (ko) 전자 장치의 제조 방법
KR20240005908A (ko) 전자 장치의 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid