JP5668413B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5668413B2 JP5668413B2 JP2010244109A JP2010244109A JP5668413B2 JP 5668413 B2 JP5668413 B2 JP 5668413B2 JP 2010244109 A JP2010244109 A JP 2010244109A JP 2010244109 A JP2010244109 A JP 2010244109A JP 5668413 B2 JP5668413 B2 JP 5668413B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- group
- bis
- adhesive layer
- adhesive composition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Die Bonding (AREA)
- Dicing (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
工程1(図1):半導体ウエハ1内に形成された半導体チップ(半導体素子)2の回路面S1上にバックグラインドテープ4を積層する。
工程2(図2):半導体ウエハ1を回路面S1とは反対側の面(裏面)S2から研磨して半導体ウエハ1を薄くする。
工程3(図3):半導体ウエハ1の裏面S2に液状の接着剤組成物5を塗布する。
工程4(図4):塗布された接着剤組成物をBステージ化して、Bステージ化された接着剤層5を裏面S2上に形成する。
工程5(図5):接着剤層5上にダイシングテープ6を積層する。
工程6(図6):バックグラインドテープ4を剥離する。
工程7(図7):半導体ウエハ1をダイシングにより複数の半導体チップ2に切り分ける。
工程8(図8、9、10):半導体チップ2をピックアップして半導体素子搭載用の支持部材7又は他の半導体チップ2に接着する。
工程9(図11):接着された半導体チップを、ワイヤ16を介して支持部材7上の外部接続端子と接続する。
工程10(図12):複数の半導体チップ2を含む積層体を封止材17によって封止して、半導体装置100を得る。
半導体ウエハ1の回路面S1側にはく離可能な粘着テープであるバックグラインドテープ4を積層する。バックグラインドテープ4の積層は、予めフィルム状に成形された5〜35℃のバックグラインドテープを貼り付ける方法により行なうことができる。
工程2(図2)
研磨の後、半導体ウエハ1の裏面S2に5〜35℃の接着剤組成物5を塗布する。塗布は、ボックス20内で、バックグラインドテープ4が貼り付けられた半導体ウエハ1を治具21に固定した状態で行うことができる。塗布方法は、印刷法、スピンコート法、スプレーコート法、ジェットディスペンス法及びインクジェット法などから選ばれる。これらの中でも、薄膜化及び膜厚均一性の観点から、スピンコート法、スプレーコート法及び印刷法が好ましい。スピンコート装置が有する吸着台には穴が形成されていてもよいし、吸着台がメッシュ状であってもよい。吸着痕が残りにくい点から、吸着台はメッシュ状であることが好ましい。スピンコート法による塗布は、ウエハのうねり、及びエッジ部の盛り上がりを防止するために、500〜5000rpmの回転数で行うことが好ましい。同様の観点から、回転数は1000〜4000rpmがさらに好ましい。接着剤組成物の粘度を調整する目的でスピンコート台に温度調節器を備えることもできる。
f/cm2、接触時間:1sの条件で測定する。
露光後、接着剤層5にダイシングテープ6を積層する。ダイシングテープ6は、予めフィルム状に成形された5〜35℃のダイシングテープを貼り付ける方法により積層することができる。
続いて、半導体ウエハ1の回路面に貼り付けられたバックグラインドテープ4をはく離する。例えば、活性光線(典型的には紫外線)を照射することによって粘着性が低下するバックグラインドテープを使用し、バックグラインドテープ4側から露光した後、これをはく離することができる。
ダイシングラインDに沿って半導体ウエハ1を接着剤層5とともに切断する。このダイシングにより、半導体ウエハ1が、それぞれの裏面に接着剤層5が設けられた複数の半導体チップ2に切り分けられる。ダイシングは、ダイシングテープ6によって全体をフレーム(ウエハリング)10に固定した状態でダイシングブレード11を用いて行われる。
ダイシングの後、切り分けられた半導体チップ2を、ダイボンド装置12によって接着剤層5とともにピックアップし、半導体装置用の支持部材(半導体素子搭載用支持部材)7または他の半導体チップ2に圧着(マウント)する。圧着は加熱しながら行なうことが好ましい。
工程8の後、それぞれの半導体チップ2はそのボンディングパッドに接続されたワイヤ16を介して支持部材7上の外部接続端子と接続される。
半導体チップ2を含む積層体を封止材17によって封止することにより、半導体装置100が得られる。
アウトガス量が10%以上であると、加熱硬化時にボイドやはく離が発生し易くなる傾向がある。
−メトキシフェニル)イミダゾール二量体、2−(o−フルオロフェニル)−4,5−フェニルイミダゾール二量体、2−(o−メトキシフェニル)−4,5−ジフェニルイミダゾール二量体、2−(p−メトキシフェニル)−4,5−ジフェニルイミダゾール二量体、2,4−ジ(p−メトキシフェニル)−5−フェニルイミダゾール二量体及び2−(2,4−ジメトキシフェニル)−4,5−ジフェニルイミダゾール二量体等の2,4,5−トリアリールイミダゾール二量体、9−フェニルアクリジン及び1,7−ビス(9,9’
−アクリジニル)ヘプタン等のアクリジン誘導体、ビス(2,6−ジメトキシベンゾイル)−2,4,4−トリメチル−ペンチルフォスフィンオキサイド及びビス(2,4,6,−トリメチルベンゾイル)−フェニルフォスフィンオキサイド等のビスアシルフォスフィンオキサイド、オキシムエステル系化合物、マレイミド化合物が挙げられる。これらは単独で又は2種類以上を組み合わせて使用することができる。
放射線重合性化合物としては、エチレン性不飽和基を有する化合物が挙げられる。エチレン性不飽和基としては、ビニル基、アリル基、プロパギル基、ブテニル基、エチニル基、フェニルエチニル基、マレイミド基、ナジイミド基、(メタ)アクリル基などが挙げられる。反応性の観点から、(メタ)アクリル基が好ましい。放射線重合性化合物は、単官能(メタ)アクリレートを含むことが好ましい。単官能(メタ)アクリレートを添加する
ことで、特に、Bステージ化のための露光時に架橋密度を低減することができ、露光後の熱圧着性、低応力性及び接着性を良好な状態とすることができる。
(式中、nは0〜20の整数を示す。)
で表されるノボラック型マレイミド樹脂が挙げられる。式(IV)中のR5は、好ましくは、ベンゼン残基、トルエン残基、キシレン残基、ナフタレン残基、直鎖、分岐、若しくは環状アルキル基、又はこれらの混合基である。R5は、さらに好ましくは下記化学式で表される2価の有機基である。各式中、nは1〜10の整数である。
ことがより好ましい。ここでの「重量平均分子量」は、島津製作所社製高速液体クロマトグラフィー「C−R4A」(商品名)を用いて、標準ポリスチレン換算で測定したときの重量平均分子量を意味する。
3−アミノエノキシ)フェニル)スルフォン、ビス(4−(4−アミノエノキシ)フェニル)スルフォン、3,3’−ジヒドロキシ−4,4’−ジアミノビフェニル、3,5−ジアミノ安息香酸等の芳香族ジアミン、1,3−ビス(アミノメチル)シクロヘキサン、2,2−ビス(4−アミノフェノキシフェニル)プロパン、下記一般式(8)で表される脂肪族エーテルジアミン、下記一般式(9)で表されるシロキサンジアミン等が挙げられる
。
ル%以上であることがより好ましい。
。このような液状熱可塑性樹脂としては、特に限定はしないが、ポリブタジエン、アクリロニトリル・ブタジエンオリゴマー、ポリイソプレン、ポリブテンなどのゴム状ポリマー、ポリオレフィン、アクリルポリマー、シリコーンポリマー、ポリウレタン、ポリイミド、ポリアミドイミドなどが挙げられる。中でもポリイミド樹脂が好ましく用いられる。
Claims (4)
- 回路面と該回路面の反対側の裏面とを有する半導体ウエハの前記回路面にバックグラインドテープを積層する工程と、
前記裏面を研磨する工程と、
研磨された前記裏面に液状の接着剤組成物を塗布し、塗布された前記接着剤組成物をBステージ化して、前記裏面上にBステージ化された接着剤層を形成する工程と、
前記接着剤層上にダイシングテープを積層する工程と、
前記バックグラインドテープを前記回路面から剥離する工程と、
前記半導体ウエハを複数の半導体チップに切り分ける工程と、
前記半導体チップをその裏面上に設けられた前記接着剤層を介して支持部材又は他の半導体チップに接着する工程と、をこの順に備え、
前記回路面に前記バックグラインドテープを積層してから、前記半導体ウエハが前記半導体チップに切り分けられるまでの間、前記半導体ウエハが接する環境又は物体の温度が5〜35℃である、半導体装置の製造方法。 - 前記裏面上に形成される前記接着剤層の200℃における残存揮発分が5質量%以下である、請求項1に記載の半導体装置の製造方法。
- 前記裏面上に形成される前記接着剤層の膜厚が30μm以下である、請求項1に記載の半導体装置の製造方法。
- 前記裏面に液状の接着剤組成物をスピンコート法、スプレーコート法又は印刷法により塗布し、塗布された前記接着剤組成物をBステージ化して、前記接着剤層を形成する、請求項1に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010244109A JP5668413B2 (ja) | 2010-10-29 | 2010-10-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010244109A JP5668413B2 (ja) | 2010-10-29 | 2010-10-29 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012099561A JP2012099561A (ja) | 2012-05-24 |
JP5668413B2 true JP5668413B2 (ja) | 2015-02-12 |
Family
ID=46391172
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010244109A Expired - Fee Related JP5668413B2 (ja) | 2010-10-29 | 2010-10-29 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5668413B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6389181B2 (ja) * | 2012-09-19 | 2018-09-12 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | 基板を結合する方法 |
JP5890795B2 (ja) * | 2013-03-18 | 2016-03-22 | 日本碍子株式会社 | 半導体製造装置用部材 |
JP6181572B2 (ja) * | 2014-02-13 | 2017-08-16 | 日本特殊陶業株式会社 | 静電チャック用の接着シート及びその製造方法 |
JP6164118B2 (ja) * | 2014-02-26 | 2017-07-19 | 住友金属鉱山株式会社 | ファラデー回転子の製造方法 |
JP2017103289A (ja) * | 2015-11-30 | 2017-06-08 | 日立化成株式会社 | 半導体用接着剤、半導体装置、及び半導体装置の製造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002158276A (ja) * | 2000-11-20 | 2002-05-31 | Hitachi Chem Co Ltd | ウエハ貼着用粘着シートおよび半導体装置 |
JP2003142433A (ja) * | 2001-08-10 | 2003-05-16 | Nitto Denko Corp | ダイシング用粘着シートおよびダイシング方法 |
JP2003332280A (ja) * | 2002-05-14 | 2003-11-21 | Disco Abrasive Syst Ltd | 半導体ウェハの支持方法 |
JP2004128115A (ja) * | 2002-10-01 | 2004-04-22 | Hitachi Chem Co Ltd | 減圧固定用フィルム、ウエハ保護フィルム、ダイシングフィルム及び半導体装置の製造方法 |
JP5354149B2 (ja) * | 2008-04-08 | 2013-11-27 | 株式会社東京精密 | エキスパンド方法 |
JP5374983B2 (ja) * | 2008-05-13 | 2013-12-25 | 日立化成株式会社 | 半導体装置の製造方法 |
JP2010103154A (ja) * | 2008-10-21 | 2010-05-06 | Hitachi Chem Co Ltd | 半導体用接着シート及びこの半導体用接着シートを用いたダイシング一体型半導体用接着シート |
JP5656379B2 (ja) * | 2009-03-03 | 2015-01-21 | 日立マクセル株式会社 | ダイシング用粘着フィルム、及び半導体素子の製造方法 |
TW201104736A (en) * | 2009-04-24 | 2011-02-01 | Henkel Corp | Dicing before grinding process for preparation of semiconductor |
-
2010
- 2010-10-29 JP JP2010244109A patent/JP5668413B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012099561A (ja) | 2012-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5737185B2 (ja) | 半導体装置、半導体装置の製造方法及び接着剤層付き半導体ウェハ | |
JP5035476B2 (ja) | 接着剤組成物、それを用いた半導体装置及びその製造方法 | |
JP5505421B2 (ja) | フィルム状接着剤の製造方法、接着シート並びに半導体装置及びその製造方法 | |
KR101014483B1 (ko) | 접착제 조성물, 필름상 접착제, 접착시트, 및 그것을이용한 반도체장치 | |
JP6029839B2 (ja) | フィルム状接着剤、接着シート、半導体装置、及び、半導体装置の製造方法 | |
JP6436081B2 (ja) | 感光性樹脂組成物、フィルム状接着剤、接着シート、接着剤パターン、接着剤層付半導体ウェハ及び半導体装置 | |
JP5484792B2 (ja) | 接着剤組成物、接着シート及び半導体装置 | |
JP5663826B2 (ja) | 接着シート、接着剤層付半導体ウェハ、並びに半導体装置及びその製造方法 | |
JP2011042730A (ja) | 接着剤組成物、フィルム状接着剤、接着シート及び半導体装置 | |
WO2011058998A1 (ja) | 液状半導体用接着剤組成物、半導体装置及び半導体装置の製造方法 | |
JP5648514B2 (ja) | 感光性接着剤組成物、接着剤パターン、接着剤層付半導体ウェハ、及び、半導体装置の製造方法。 | |
JP5668413B2 (ja) | 半導体装置の製造方法 | |
JP5742501B2 (ja) | 接着剤層付き半導体チップの製造方法及び半導体装置の製造方法 | |
WO2012073972A1 (ja) | 接着剤層付き半導体ウェハ、半導体装置の製造方法及び半導体装置 | |
JP5477389B2 (ja) | 半導体用接着剤組成物、半導体装置及び半導体装置の製造方法 | |
JP2013004813A (ja) | 半導体用積層シート、接着剤層付き半導体チップの製造方法及び半導体装置の製造方法 | |
JP2011042729A (ja) | 接着剤組成物、フィルム状接着剤、接着シート及び半導体装置 | |
JP5696772B2 (ja) | 接着剤組成物、接着シート及び半導体装置 | |
WO2012017955A1 (ja) | 接着剤層付き半導体ウェハの製造方法、感光性接着剤及び半導体装置 | |
JP2009141009A (ja) | 半導体装置及びその製造方法 | |
JP2009141008A (ja) | 半導体装置及びその製造方法、並びに、感光性接着フィルム | |
JP2009141017A (ja) | 半導体装置及びその製造方法 | |
JP6113401B2 (ja) | 接着フィルム付き半導体チップの製造方法及び半導体装置の製造方法 | |
JP2012238700A (ja) | 接着剤層付き半導体ウェハの製造方法、半導体装置の製造方法及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130829 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140415 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140417 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140611 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141118 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141201 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5668413 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |