JP6389181B2 - 基板を結合する方法 - Google Patents

基板を結合する方法 Download PDF

Info

Publication number
JP6389181B2
JP6389181B2 JP2015533075A JP2015533075A JP6389181B2 JP 6389181 B2 JP6389181 B2 JP 6389181B2 JP 2015533075 A JP2015533075 A JP 2015533075A JP 2015533075 A JP2015533075 A JP 2015533075A JP 6389181 B2 JP6389181 B2 JP 6389181B2
Authority
JP
Japan
Prior art keywords
adhesive layer
assembly
substrate
channel
segments
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015533075A
Other languages
English (en)
Other versions
JP2015532015A (ja
Inventor
カドサラ ラマヤ ナレンドラナス
カドサラ ラマヤ ナレンドラナス
ガンガーダル シーラヴァント
ガンガーダル シーラヴァント
モニカ アガーワル
モニカ アガーワル
アシシュ バトナーゲル
アシシュ バトナーゲル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2015532015A publication Critical patent/JP2015532015A/ja
Application granted granted Critical
Publication of JP6389181B2 publication Critical patent/JP6389181B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/12—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by using adhesives
    • B32B37/1284—Application of adhesive
    • B32B37/1292—Application of adhesive selectively, e.g. in stripes, in patterns
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • B32B7/14—Interconnection of layers using interposed adhesives or interposed materials with bonding properties applied in spaced arrangements, e.g. in stripes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/27318—Manufacturing methods by local deposition of the material of the layer connector in liquid form by dispensing droplets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H01L2224/27438—Lamination of a preform, e.g. foil, sheet or layer the preform being at least partly pre-patterned
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/29191—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83877—Moisture curing, i.e. curing by exposing to humidity, e.g. for silicones and polyurethanes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/98—Methods for disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T279/00—Chucks or sockets
    • Y10T279/23—Chucks or sockets with magnetic or electrostatic means
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24851—Intermediate layer is discontinuous or differential

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

本発明の実施形態は、一般に、基板を結合する方法、および区分けされた結合設計を使用してこの方法によって製造された半導体処理チャンバで使用するのに適した構成要素に関する。
基板処理の適用分野では、ともに結合された２つ以上の部品または基板を使用して、多くのチャンバ部品および構成要素が製造される。そのような構成要素の例には、とりわけ、温度制御支持体に結合された静電パック、ガス分配プレートに結合されたシャワーヘッド、およびチャンバリッドに結合されたヒータが含まれる。
図１は、ともに結合された基板を備える従来のチャンバ部品の一例であり、このチャンバ部品を静電チャックアセンブリ１００として示す。静電チャックアセンブリ１００は、接着層１０４によって温度制御ベース１０６に連結された静電パック１０２を含む。静電パック１０２は基板支持面１２０を含み、真空処理中は、基板支持面１２０上にウエハ（図示せず）が静電気で保持される。基板支持面１２０は、概して、基板と静電パック１０２との間の熱伝達を改善するために、ヘリウムなどの裏側ガスを提供する複数の裏側ガス供給孔（図示せず）を含む。
接着層１０４は、概して、静電パック１０２および温度制御ベース１０６の嵌合面全体を覆う連続的なモノリシック層である。接着層１０４は、たとえばリフトピン、ＲＦ電力供給ロッド、ヘリウム通路などを収容するために接着層１０４を通って形成された複数の孔を含むことができる。話を簡単にするために、接着層１０４内に形成された例示的なリフトピン孔１１０のみを図１に示す。リフトピン孔１１０は、静電パック１０２を通って形成されたリフトピン孔１１６および温度制御ベース１０６を通って形成されたリフトピン孔１１８と位置合わせされる。
図２に示す静電チャックアセンブリ１００の部分断面図を参照すると、静電パック１０２は、概して、誘電体２０４内に埋め込まれたチャッキング電極２０２を含む。誘電体２０４は、典型的には、窒化および／または酸化アルミニウムなどのセラミック材料から製造される。チャッキング電極２０２は、金属メッシュまたは他の適した導体とすることができる。基板支持面１２０上に配置された基板（すなわち、ウエハ）のチャッキングは、温度制御ベース１０６および接着層１０４を通過するＲＦ電力供給ロッド（図示せず）を通ってチャッキング電極２０２にＤＣ電圧を印加することによって、クーロン効果またはジョンセン−ラーベック効果を通じて実現される。
温度制御ベース１０６は、概して、典型的にはアルミニウム、ステンレス鋼、または良好な熱伝導性を有する他の材料から製造された熱伝導体２１６を含む。少なくとも１つの温度制御特徴２１８を、熱伝導体２１６内に形成し、かつ／または熱伝導体２１６に連結することができる。温度制御特徴２１８は、ヒータまたはチラーとすることができ、図２に示す実施形態では、温度制御特徴２１８は、内側チャネル２２０および外側チャネル２２２として示されており、これらのチャネルを通って、別個に制御される熱伝達流体を循環させ、静電パック１０２の基板支持面１２０全体にわたって別個の温度制御ゾーンを提供することができる。
静電チャックアセンブリ１００の製造および／または使用中、特に硬化中、接着層１０４によって放出される揮発性ガスが、静電パック１０２と温度制御ベース１０６との間に閉じ込められることがある。閉じ込められた揮発性ガスは、図２に示すボイド２１０によって示すように、静電パック１０２および温度制御ベース１０６の一方または両方から接着層１０４を剥離させることがある。ボイド２１０は、静電パック１０２と温度制御ベース１０６との間の熱インピーダンスを増大させ、その結果、処理された基板（たとえば、ウエハ）上の温度均一性が規格外れになる可能性があり、これは収率および生産性の大きな損失を招く。さらに、接着層１０４として湿分硬化させたシリコーンを利用する適用分野では、接着層１０４を完全に硬化させるために、局所的に結合箇所に十分な湿気が存在し、それを利用できることが必要である。接着層の直径に対して接着層が非常に薄いとき、十分な湿気を利用できるようにすることは、困難または不可能であり、その結果、接着層の硬化が不完全になる。これにより、使用中の揮発性ガスの放出およびその後の剥離、ならびに／または静電チャックアセンブリ１００の性能の劣化が生じる可能性がさらに悪化する。
静電チャックアセンブリ１００は周期的に修繕しなければならないため、接着層１０４のアスペクト比が高い場合、静電パック１０２と温度制御ベース１０６との間の結合を効率的に弱めるために必要とされる溶剤に接着層１０４の内部部分を完全に露出させることが困難になる。接着層１０４を十分に弱めることができなかった場合、静電パック１０２および／または温度制御ベース１０６は、静電パック１０２と温度制御ベース１０６が力強く引き離された場合、損傷することがある。極端な例では、静電パック１０２を解放するために、温度制御ベース１０６を機械で取り外すことが必要になることもある。したがって、従来の静電チャックアセンブリ１００の修繕は、労働集約的で、スクラップ率が高く、かつ望ましくなく高価になることがある。
前述の問題は、静電チャックアセンブリに特有のものではなく、２つの基板を結合するために隣接する接着層を利用するほぼすべての半導体チャンバ構成要素にある程度存在する。この問題はまた、結合する表面積がはるかに大きくなりうるディスプレイおよび太陽真空処理の適用分野にも同様に存在する。
したがって、基板を結合する改善された方法、この方法によって製造された構成要素、ならびに前記構成要素を修繕する改善された方法が必要とされている。
基板を結合する方法、この方法を使用して形成されたアセンブリ、ならびに前記アセンブリを修繕する改善された方法が開示され、アセンブリは、アセンブリの製造、性能、および修繕を改善するために、２つの基板を接合するために利用される接着層内に形成された少なくとも１つのチャネルを利用する。一実施形態では、静電パックを温度制御ベースに結合するときなど、２つの基板を結合するとき、連続的なモノリシック層とは対照的に、基板を結合する接着層が複数のセグメントに区分けされる。隣接セグメント間にチャネルが形成されるため、２つの物体は、修繕のために容易に結合解除することができる。加えて、このチャネルは、２つの基板間から揮発性ガスを放出することを可能にし、それによってアセンブリの寿命全体を通して均一の温度プロファイルおよび熱伝達性能を確保する。
一実施形態では、アセンブリは、接着層によって第２の基板に固定された第１の基板を含む。アセンブリはチャネルを含み、チャネルは、接着層によって境界を画された少なくとも一方の側を有し、アセンブリの外部に露出された出口を有する。
一実施形態では、アセンブリを製造する方法が提供され、この方法は、接着層を第１の基板上へ付着させるステップと、接着層上へ第２の基板を配置し、それによって２つの基板をともに固定するステップであり、接着層が、基板間をアセンブリの外部まで横方向に延びるチャネルの少なくとも一方の側の境界を画す、固定するステップと、基板および接着層を結合手順にかけ、接着層から放出される揮発性ガスが基板間からチャネルを通って逃げることを可能にするステップとを含む。
一実施形態では、接着層によってともに接合された２つの基板を有するアセンブリを修繕する方法が提供され、接着層の少なくとも一方の側が、基板間をアセンブリの外部まで横方向に延びるチャネルの境界を画す。この方法は、チャネルを通って接着層の内部領域へ結合弱化剤を導入するステップと、基板を分離するステップと、第１の基板を修繕するステップと、修繕された第１の基板を使用して修繕されたアセンブリを形成するステップとを含む。
別の実施形態では、静電パックを温度制御式ベースに固定する接着層を含む静電チャックアセンブリが提供される。静電チャックアセンブリは、接着層によって境界を画された少なくとも一方の側を有し、アセンブリの外部に露出された出口を有するチャネルを含む。
本発明の上記の特徴を詳細に理解できるように、上記で簡単に要約した本発明のより詳細な説明は、実施形態を参照することによって得ることができる。これらの実施形態のいくつかを、添付の図面に示す。しかし、本発明は他の等しく有効な実施形態も許容しうるため、添付の図面は本発明の典型的な実施形態のみを示しており、したがって本発明の範囲を限定すると見なすべきではないことに留意されたい。
従来の静電チャックアセンブリの分解上面斜視図である。 図１の静電チャックアセンブリの部分横断面図である。 静電チャックアセンブリの一実施形態の分解上面斜視図である。 図３の静電チャックアセンブリの部分横断面図である。 シールリングを有する図３の静電チャックアセンブリの部分横断面図である。 接着層内に形成されたチャネルを示す図３Ｂの断面線３Ｃ−３Ｃに沿って切り取った静電チャックアセンブリの横断面図である。 接着層内に形成されたチャネルの代替実施形態の横断面図である。 接着層内に形成されたチャネルの代替実施形態の横断面図である。 接着層内に形成されたチャネルの代替実施形態の横断面図である。 接着層内に形成されたチャネルの代替実施形態の横断面図である。 接着層内に形成されたチャネルの代替実施形態の横断面図である。 接着層内に形成されたチャネルの代替実施形態の横断面図である。 接着層内に形成されたチャネルの代替実施形態の横断面図である。 接着層内に形成されたチャネルの代替実施形態の横断面図である。 接着層内に形成されたチャネルの代替実施形態の横断面図である。 本発明の一実施形態によるシャワーヘッドアセンブリの分解断面図である。 接着層内に形成されたチャネルの例示的な構成を示す図１３のシャワーヘッドアセンブリの断面図である。 少なくとも１つのチャネルが形成された接着層によって固定された少なくとも２つの基板を備えるアセンブリの一実施形態の分解上面斜視図である。 図１５のチャネルの任意選択の構成の部分断面図である。 ２つの基板を固定する接着層に通気口を付けるのに適した少なくとも１つのチャネルを有する少なくとも２つの基板を備えるアセンブリの別の実施形態の分解上面斜視図である。 接着層によって固定された少なくとも２つの基板を備えるアセンブリを製造する方法の一実施形態の流れ図である。 接着層によって固定された少なくとも２つの基板を備えるアセンブリを修繕する方法の一実施形態の流れ図である。
理解を容易にするために、可能な場合、複数の図に共通の同一の要素を指すのに同一の参照番号を使用した。一実施形態の要素は、他の実施形態に有益に組み込むことができることが企図される。
本発明の実施形態は、概して、基板を結合する方法、この方法によって製造されたアセンブリ、ならびに前記アセンブリを修繕する改善された方法を提供する。本明細書に記載する本発明の実施形態は、２つの基板を接合するために利用される接着層によって部分的に境界を画された少なくとも１つのチャネルを利用する。本発明の特定の実施形態では、チャネルは、基板をともに結合する接着層の隣接セグメント間に画定される。チャネルは、基板アセンブリの外部に開いており、したがってアセンブリの硬化または使用中に接着層から放出される揮発性ガスが基板間から逃げるための通気経路を提供する。有利には、通気経路は、接着層のより良好な硬化を強化する。通気経路はまた、基板の表面全体にわたって温度プロファイルに悪影響を与えうるガスポケットが基板間に形成されるのを防止する。基板の表面全体にわたって温度プロファイルを制御する能力の信頼性を改善することによって、処理されたウエハの収率および生産性の大きな損失を招きうるウエハ上の規格外れの温度均一性、過熱点などが回避される。
本発明の特定の実施形態は、従来の連続的なモノリシックの接着層とは対照的に複数のセグメントに区分けされた接着層によって、静電パックを温度制御ベースに結合することなど、２つの基板を結合することを含む。隣接セグメント間に形成されたチャネルは、修繕および／または保守のために基板を容易に結合解除することを可能にする。さらに加えて、隣接セグメント間のチャネルは、結合された基板の外部まで延びるため、２つの基板間から揮発性ガスを放出することを可能にする。
本発明の第１の実施形態については、接着層によって接合された２つの基板と、接着層から放出される揮発性ガスがアセンブリの外部へ逃げるための経路を提供する少なくとも１つのチャネルとを有する静電チャックアセンブリとして、例示的に説明する。本発明の第２の実施形態については、シャワーヘッドアセンブリとして例示的に説明し、本発明の第３の実施形態では、概して、少なくとも２つの基板からなるアセンブリについて説明する。本明細書に記載する本発明の他の実施形態は、上述のアセンブリを製造および修繕する方法を含む。本発明のさらに他の実施形態は、揮発性物質のための経路を提供するチャネルを必ずしも必要とするとは限らず、ウエハが載置される表面の平坦度が規定の平坦度公差内に留まるように基板間で十分な接着を確保する方法論を含む。
図３は、ともに結合された基板を備えるアセンブリの一実施形態の分解斜視図であり、このアセンブリを静電チャックアセンブリ３００として示す。図３Ａは、図３の静電チャックアセンブリ３００の部分横断面図である。図３と図３Ａの両方を参照すると、静電チャックアセンブリ３００は、接着層３０２によって温度制御ベース１０６に連結された静電パック１０２を含む。静電パック１０２は基板支持面１２０を含み、真空処理中は、基板支持面１２０上に基板（図示せず）が静電気で保持される。例示的な静電パック１０２および温度制御ベース１０６については上述したが、別法として、代替の構成を有する静電パックおよび温度制御ベースを利用することもできる。
接着層３０２は、静電パック１０２および温度制御ベース１０６の嵌合面を結合させる。接着層３０２は、接着層３０２を通って形成された複数の孔、たとえば裏側ガス、電力供給、熱電対などのためのリフトピン孔１１０および／または他の孔を含むことができる。接着層３０２は、１つまたは複数のセグメント３０４から構成される。いくつかの実施形態では、セグメント３０４の１つまたは複数は、接着層３０２の他のセグメント３０４に接続されていない状態とすることができる。別法として、セグメント３０４の１つまたは複数は、接着層３０２を形成する他のセグメント３０４の１つまたは複数に接続することができる。
接着層３０２は、良好な熱伝導性を有する接着材料、たとえば約０．３ワット／メートルケルビン（Ｗ／ｍＫ）より大きい熱伝導性を有する材料から形成される。接着層３０２に適した材料には、それに限定されるものではないが、とりわけ、アクリルベースの接着剤、ネオプレンベースの接着剤、シリコーン接着剤、エポキシ、ＰＳＡ（感圧接着剤）、熱可塑性接着剤、および熱硬化性接着剤、またはこれらの組合せが含まれる。適した接着材料の例には、ＰＡＲＫＥＲ−ＣＨＯＭＥＲＩＣＳから入手可能なＴＨＥＲＭＡＴＴＡＣＨ（登録商標）Ｔ４１２という接着剤が含まれる。一実施形態では、接着層３０２は、約１０〜約３００μｍまたはそれ以上の厚さを有する。接着層３０２はまた、摂氏２５度で少なくとも約４０ポンド／平方インチ（ＰＳＩ）の重ね剪断接着力および約４０ＰＳＩの張力強度を有することができる。一例では、アクリルの接着層３０２を使用するとき、静電パック１０２と温度制御ベース１０６との間の剥離強度は、約２ポンド（約０．９１キログラム）／線形インチ〜約１４ポンド（約６．３５キログラム）／線形インチである。
接着層３０２を構成する結合材料は、接着シート（事前に形成し、次いで静電パック１０２もしくは温度制御ベース１０６上に敷設することができる）または流体（たとえば、所望のパターンで分注し、スクリーン印刷し、もしくは他の方法で分注することができるペースト、ゲル、もしくは液体）の形とすることができる。一実施形態では、接着層３０２は、所望の形状を有する複数の事前に切断されたセグメント３０４の形であり、セグメント３０４は、清浄な基板（たとえば、静電パック１０２または温度制御ベース１０６）の一方の上に平坦に注意深く積み重ねられ、スクイージをかけて大部分の気泡が除去され、次いで接着層の非接着面から解放ライナが除去され、他方の基板（たとえば、静電パック１０２または温度制御ベース１０６の他方）が、接着層３０２上で精密に位置合わせされ、その後結合手順にかけられる。
接着層３０２には、１つまたは複数のチャネル３１０を通って静電チャックアセンブリ１００の外径３０８（たとえば、接着層３０２、静電パック１０２、または温度制御ベース１０６の外側の直径）への通気口が付けられており、静電チャックアセンブリ１００の中心などの内部領域３０６から放出される揮発性ガスが静電パック１０２と温度制御ベース１０６との間から逃げることができる経路を提供する。チャネル３１０は、接着層３０２の平面内に位置し、または接着層３０２の平面に対して平行に位置することができ、たとえば静電パック１０２と温度制御ベース１０６との間を横方向に延びることができる。チャネル３１０の少なくとも１つは、静電チャックアセンブリ３００の外径３０８上に形成された出口３１６で終端する。図３に示す実施形態では、チャネル３１０の少なくとも１つは、接着層３０２内で、接着層３０２の平面を画定する分離された接着セグメント３０４間に画定される。たとえば図４に示す実施形態では、４つのチャネル３１０が示されており、各チャネル３１０は、隣接セグメント３０４の対向するエッジ３１２、３１４間に画定され、各チャネル３１０は、静電チャックアセンブリ３００の外径３０８上に出口３１６を有する。図４では、十字の形で垂直に配置された４つのチャネル３１０が示されているが、チャネル３１０は、直線、円形、または別の構成を有することができる。
チャネル３１０の出口３１６は、特に硬化中に接着層３０２によって放出される揮発性ガスが静電パック１０２と温度制御ベース１０６との間から逃げることを可能にする通気経路を提供する。チャネル３１０を介して静電チャックアセンブリ３００の外径３０８への通気経路を提供することで、揮発性ガスが閉じ込められるのを実質上防止し、それによって接着層３０２が静電パック１０２および温度制御ベース１０６の一方または両方から剥離する可能性を著しく低減させる。加えて、チャネル３１０によって提供される通気経路は、ボイドの形成を実質上なくすため、静電パック１０２と温度制御ベース１０６との間の熱インピーダンスは均一のままとなり、それによって、チャックアセンブリ３００の加工物の処理中の収率および生産性を増大させる。さらに、接着層３０２として湿分硬化させたシリコーンを利用する適用分野では、結合平面が薄く、かつアスペクト比が高いときでも、たとえば接着層が薄く（たとえば、約１〜５００μｍ）、基板の直径が大きい（たとえば、約１５０ｍｍより大きい）静電チャックアセンブリ内でも、チャネル３１０を介して接着層３０２の内部領域３０６内の結合箇所に局所的に湿気を供給することによって、接着層３０２の完全な硬化が強化される。
チャネル３１０はまた、接着層３０２を弱めるために利用される溶剤などの結合弱化剤の浸透のための経路を提供し、それによって基板（たとえば、静電パック１０２および温度制御ベース１０６）を修繕のためにより容易に分離することを可能にする。したがって、チャネル３１０は、従来の静電チャックアセンブリ内でモノリシックの接着層を除去するために用いられる従来の方法論と比較すると、より速く費用効率のよい修繕を可能にし、静電パック１０２および温度制御ベース１０６の損傷を著しく低減させる。
チャネル３１０は、概して、接着層３０２内に開放面積をもたらす。接着層３０２の開放面積は、接着層３０２の５０パーセントも占めることができる。一実施形態では、チャネル３１０（および接着層３０２の他の穿孔）は、接着層３０２の約１％未満〜約５０％パーセントの開放面積を画定する。
チャネル３１０はまた、静電パック１０２および温度制御ベース１０６の一方または両方の中に部分的に画定することができる。チャネル３１０は、熱伝達の均一性を促進するために、狭くすることができ、約１０ｍｍ未満の幅を有することができる。チャネル３１０がその長さの実質上すべてに沿って接着層３０２に接触しているため、チャネル３１０のうち、接着層３０２に直接露出され、接着層３０２によって境界を画された部分は、チャネル３１０の周囲より指数的に大きい。
断続的な接着層３０２を有する別の利点は、接着層３０２にかかる応力が低減されることである。静電パック１０２および温度制御ベース１０６は、異なる熱膨張係数を有することができるため、これらの基板が加熱されるときに生成される応力は、接着層３０２によって吸収される。したがって、チャネル３１０の数、位置、および幅は、接着材料の寿命に悪影響を与えたり、剥離を引き起こしたり、または静電パック１０２の基板支持面１２０の平坦度を乱したりすることのないレベルで、接着層３０２内の応力を維持するように選択することができる。概して、セグメント３０４およびチャネル３１０が多ければ多いほど、接着層３０２によってより大きい応力を吸収することが可能になる。
チャネル３１０が静電チャックアセンブリ３００の外径３０８で終端しない代替実施形態では、チャネル３１０を横切ってセグメント３０４間に提供される間隙を利用して、接着層３０２内の応力を管理することができる。接着層３０２内の間隙により、静電パック１０２の基板支持面１２０の平坦度に悪影響を与えうる静電パック１０２と温度制御ベース１０６との間の熱膨張の不整合による影響が最小になる。
図３Ｂは、シールリング３６０を有する図３の静電チャックアセンブリ３００の部分横断面図である。加えて、図３Ｂの断面線３Ｃ−３Ｃに沿って切り取った静電チャックアセンブリ３００の横断面図を参照すると、Ｏリングまたはガスケットなどのシールリング３６０を、静電パック１０２と温度制御ベース１０６との間の結合線に配置することができる。加えて、シールリング３６０は、温度制御ベース１０６内に形成されたシール保持グランド３６２内に保持することができる。そのような実施形態では、接着層３０２から化学種のガスを放出するために内部領域３０６に通気口を付けることで、チャネル３１０の１つまたは複数を温度制御ベース１０６の外径３０８に連結する温度制御ベース１０６を通って形成された通路３６４を利用することができる。
通路３６４は、静電パック１０２に対向する温度制御ベース１０６の上面３７０上に形成された開口３６６を有する。通路３６４は、静電チャックアセンブリ３００の外径３０８上で温度制御ベース１０６の上面３７０と下面３７２との間に形成された開口３６８を有する。通路３６４は、２つの接続通路、たとえば２つの交差するドリル孔によって、または温度制御ベース１０６の中心線に対して鋭角に形成された単一の孔によって形成することができる。静電パック１０２の基板支持面１２０から離れる開口３６８の間隔により、処理中に放出されるあらゆる揮発性ガスが、処理されている基板の下流で処理チャンバの内部体積に入ることを可能にし、それによって潜在的な基板の汚染を低減させる。
別法として、通路３６４は、シール保持グランド３６２を横切って横方向に設けられた溝（図示せず）の形とすることができ、これによって、接着セグメント３０４間のチャネル３１０がシールリング３６０の周りを通って静電チャックアセンブリ３００の外径３０８へ漏れ出ることが可能になる。
図５〜１２は、静電チャックアセンブリの外部に露出された出口を有する少なくとも１つのチャネルを有する接着層の代替実施形態の横断面図であり、この接着層は、上記の接着層３０２の代わりに使うことができる。温度制御ベース上に配置された接着層を示すが、接着層は、別法として、温度制御ベースへの接着前に、静電パック上に配置することもできる。
図５の断面図を次に参照すると、静電チャックアセンブリ５００が示されており、温度制御ベース１０６上に配置された下の接着層５０２を見せるため、静電パック１０２が除去されている。接着層５０２は、上記の接着層３０２と同様に製造することができる。
接着層５０２は、パイ状の構成で配置された複数のセグメント５０４を含み、したがってセグメント５０４間に画定されたチャネル５１０は、接着層５０２の内部領域３０６を通過する。少なくとも１つのチャネル５１０は、静電チャックアセンブリ５００の外径３０８上に配置された出口３１６を有し、ガスが接着層５０２から効率的に逃げ、または排出されるための経路を提供する。接着層５０２が直径４５０ｍｍを超過する実施形態の場合、これらのガスをさらにうまく排出することができる。チャネル５１０は、静電チャックアセンブリ５００の中心線を通過し、それによって接着層５０２の均一で徹底的な硬化を促進する。チャネル５１０は、揮発性ガスを効率的に除去する。加えて、チャネル５１０は、修繕中に静電パック１０２を温度制御ベース１０６から迅速に実質上問題なく結合解除するため、結合弱化剤を接着層５０２の内部領域３０６へ効率的に供給することを容易にする。
図６の断面図を次に参照すると、静電チャックアセンブリ６００では、温度制御ベース１０６上に配置された下の接着層６０２を見せるため、静電パック１０２が除去されている（たとえば、図６には図示せず）。接着層６０２は、上記の接着層と同様に製造することができ、パック１０２をベース１０６に固定するために利用することができる。
接着層６０２は、パイ状の構成で配置された複数のセグメント６０４を含み、したがってセグメント６０４間に画定されたチャネル６１０は、接着層６０２の内部領域３０６を通過する。少なくとも１つのチャネル６１０は、静電チャックアセンブリ６００の外径３０８上に配置された出口３１６を有する。チャネル６１０は、ガスが接着層６０２から効率的に逃げ、または排出されるための経路を提供する。接着層６０２が約４５０ｍｍの直径を超過する実施形態では、これらのガスをさらにうまく排出することができる。一実施形態では、チャネル６１０は、静電チャックアセンブリ６００の中心線を通過することができる。
一実施形態では、接着層６０２を構成するセグメント６０４は、少なくとも１つの外側セグメント６２２と少なくとも１つの内側セグメント６２４に分類することができる。外側セグメント６２２は、内側セグメント６２４の外側で放射状に配置される。外側セグメント６２２と内側セグメント６２４は、内部チャネル６２０によって分離される。内部チャネル６２０は、出口３１６で終端するチャネル６１０の少なくとも１つに連結することができ、したがって、セグメント６０４のうち、チャネル６２０に露出された部分に、通気口を付けることができる。追加の内部チャネル６２０（破線で示す）を利用して、同心円状の内側セグメント群６２４を作ることもできる（同じく破線で示す）。
一実施形態では、外側セグメント６２２と内側セグメント６２４は、異なる接着材料から製造することができる。たとえば、外側セグメント６２２を構成する接着材料は、内側セグメント６２４を構成する接着材料より高い熱伝達係数を有することができる。静電パック１０２は、静電チャックアセンブリ６００上に配置されたウエハのエッジよりウエハの中心を速く加熱するプロセスを補償するために、中心で優先的に冷却することができる。別法として、外側セグメント６２２を構成する接着材料は、内側セグメント６２４を構成する接着材料より低い熱伝達係数を有することができる。静電パック１０２は、静電パック１０２の中心に比べてエッジで優先的に冷却することができる。同心円状の内側セグメント群６２４を有する別の実施形態では、内側の内側セグメント群６２４と外側の内側セグメント群６２４を異なる接着材料から製造して、静電パック１０２と温度制御ベース１０６との間に異なる熱伝達率を有する３つ以上のゾーンを提供することができる。
さらに別の実施形態では、外側セグメント６２２を構成する接着材料は、内側セグメント６２４を構成する接着材料に比べてより大きい剥離および／または引っ張り強度を有することができる。別法として、外側セグメント６２２を構成する接着材料は、内側セグメント６２４を構成する接着材料に比べてより低い剥離および／または引っ張り強度を有することができる。このようにして、外側セグメント６２２に対する内側セグメント６２４を構成する材料結合の強度は、静電パック１０２と温度制御ベース１０６の熱膨張係数の違いによる熱負荷後に、反りを防止し、かつ／または基板支持面１２０の平坦度を維持するように選択することができる。また、内側の内側セグメント群６２４と外側の内側セグメント群６２４を異なる接着材料から製造して、静電パック１０２を温度制御ベース１０６に連結する異なる接着強度を有する３つ以上のゾーンまたは同心円状のゾーンを提供することができる。接着材料に対して異なる強度を使用することで、基板支持面１２０の平坦度の望ましくない変化を防止することができ、化学機械研磨によって基板支持面１２０を修繕し、または平坦にする必要を低減させ、かつ／またはなくすことができる。加えて、チャネル６１０が静電チャックアセンブリ６００の外径３０８で終端しない実施形態では、異なるセグメント６０４上で異なる強度を有する接着材料を使用することで、接着層６０２内の応力を管理し、基板支持面１２０の平坦度を促進することができる。
図６に示すように、接着層６０２の開放面積は、１つの場所で別の場所に比べてより大きい開放面積を作るように、チャネル６１０、６２０の幅、数、および場所によって選択することができる。異なる開放面積を利用して、接着層６０２全体にわたって強度および／または熱伝達特性を調整することができる。たとえば、チャネル６１０、６２０は、静電チャックアセンブリ６００の外径３０８近傍に位置する外部領域６３０に比べて、内部領域３０６内により大きい割合の開放面積を提供するように構成することができる。内部領域３０６で開放面積の割合がより大きい結果、静電パック１０２と温度制御ベース１０６との間の熱伝達は、静電パック１０２の周囲に比べて静電パック１０２の中心でより小さくなる。静電パック１０２の内部領域３０６と周囲に対する熱伝達率の違いは、ウエハの内部領域３０６よりウエハの周囲を速く加熱するプロセスを補償することができる。逆に、チャネル６１０、６２０は、接着層６０２の外側領域６３０に比べて内部領域３０６内でより小さい割合の開放面積を提供するように構成することができる。内部領域３０６内で開放面積の割合がより小さいことで、静電パック１０２の外側領域に比べて静電パック１０２の内部領域３０６または中心を通ってより大きい熱伝達が可能になる。
図７の断面図を次に参照すると、静電チャックアセンブリ７００では、温度制御ベース１０６上に配置された下の接着層７０２を見せるため、静電パック１０２が除去されている（たとえば、図７には図示せず）。接着層７０２は、上記の接着層と同様に製造することができ、パック１０２をベース１０６に固定するために利用することができる。より具体的には、静電チャックアセンブリ７００は、上記の静電チャックアセンブリ６００と実質上同一であるが、第１の端部が出口３１６で終端するチャネル７１０は、第２の端部で内側チャネル７２０に接続される。
接着層７０２は、先端を切ったパイ状の構成で配置された複数のセグメント７０４を含む。各チャネル７１０は、一方の端部を内側チャネル７２０で終端させ、他方の端部を静電チャックアセンブリ７００の外径３０８上に配置された出口３１６で終端させることができる。チャネル７１０は、ガスが接着層７０２から効率的に逃げるための経路を提供する。
接着層７０２を構成するセグメント７０４は、少なくとも１つの外側セグメント６２２と少なくとも１つの内側セグメント６２４に分類することができる。外側セグメント６２２は、内側セグメント６２４の外側で放射状に配置される。外側セグメント６２２と内側セグメント６２４は、内部チャネル７２０によって分離される。
内側セグメント６２４は、外側セグメント６２２の接着材料とは異なる接着材料から製造することができる。内側セグメント６２４および外側セグメント６２２を参照して上記で論じたように、外側セグメント６２２を構成する接着材料は、内側セグメント６２４を構成する接着材料より高いまたは低い熱伝達係数を有することができる。このようにして、静電パック１０２は、エッジと中心の勾配によって熱的に調節することができる。別の実施形態では、外側セグメント６２２を構成する接着材料は、内側セグメント６２４を構成する接着材料に比べてより大きいまたは小さい剥離および／または引っ張り強度を有することができる。たとえば、外側セグメント６２２を構成する接着材料は、エポキシなどの内側セグメント６２４を構成する接着材料に比べてより低い剥離および／または引っ張り強度を提供するアクリルベースの接着剤、ネオプレンベースの接着剤、シリコーンの接着剤などから選択することができる。このようにして、外側セグメント６２２に対する内側セグメント６２４を構成する材料の強度は、静電パック１０２と温度制御ベース１０６との間の熱膨張の係数の不整合による熱負荷後に、反りを防止し、かつ／または静電パック１０２の基板支持面１２０の平坦度を維持するように選択することができる。代替実施形態では、外側セグメント６２２を構成する接着材料は、内側セグメント６２４を構成する接着材料に比べてより高い剥離および／または引っ張り強度を提供するように選択することができる。また、同心円状の内側セグメント群６２４（図示せず）を有する実施形態では、内側の内側セグメント群６２４と外側の内側セグメント群６２４を異なる接着材料から製造して、３つ以上のゾーンを提供することができる。たとえば、静電パック１０２を温度制御ベース１０６に連結する内側セグメント６２４のゾーンは、同心円状とすることができ、異なる接着強度および／または熱伝導性係数のものとすることができる。
図８を次に参照すると、静電チャックアセンブリ８００では、温度制御ベース１０６上に配置された下の接着層８０２を見せるため、静電パック１０２が除去されている（たとえば、図８には図示せず）。接着層８０２は、上記の接着層と同様に製造することができ、パック１０２をベース１０６に固定するために利用することができる。より具体的には、静電チャックアセンブリ８００は、上記の静電チャックアセンブリと実質上同一であるが、接着層８０２は、出口３１６で終端する少なくとも１つのチャネル８１０を含むことができる。単一のチャネル８１０が、内部領域３０６の方へ内方に延びる螺旋パターンを形成する。加えて、接着層８０２内の単一の螺旋状のチャネル８１０は、単一のセグメント８０４を提供することができる。螺旋状のチャネル８１０は、接着層８０２の内部領域３０６に通気口を付けることを容易にする。
図９を次に参照すると、静電チャックアセンブリ９００では、温度制御ベース１０６上に配置された下の接着層９０２を見せるため、静電パック１０２が除去されている（たとえば、図９には図示せず）。接着層９０２は、上記の接着層と同様に製造することができ、パック１０２をベース１０６に固定するために利用することができる。
図９に示すように、接着層９０２は、２つの反対側の端部を有する少なくとも１つのチャネル９１０を含み、各端部は、別個の出口３１６で終端する。一実施形態では、複数のチャネル９１０を何列にも形成することができる。チャネル９１０の列は、線形、曲線、正弦曲線、または他の形状とすることができる。一実施形態では、チャネル９１０の列は、線形かつ平行とすることができ、列同士の間にセグメント９０４を画定することができる。任意選択で、接着層９０２は、チャネル９１０に対してゼロ以外の角度で配置された２次チャネル９２０（破線で示す）を含むことができ、それによってセグメント９０４の格子を形成することができる。２次チャネル９２０の少なくとも１つの端部は、出口３１６で終端する。一実施形態では、２次チャネル９２０は、チャネル９１０に対して約９０度で配置することができる。
図１０の断面図を次に参照すると、静電チャックアセンブリ１０００では、温度制御ベース１０６上に配置された下の接着層１００２を見せるため、静電パック１０２が除去されている（たとえば、図１０には図示せず）。接着層１００２は、上記の接着層と同様に製造することができ、パック１０２をベース１０６に固定するために利用することができる。より具体的には、静電チャックアセンブリ１０００の接着層１００２は、複数の離散的なセグメント１００４を含むことができる。任意選択で、離散的なセグメント１００４の１つまたは複数は、接着性のウェブ１００６（破線で示す）によって接続することができる。離散的なセグメント１００４間に画定されるチャネル１０１０は、出口３１６を通って外径３０８に露出される。チャネル１０１０により、出口３１６を通って接着層１００２の内部領域３０６に通気口が付けられる。
離散的なセグメント１００４の数、寸法、位置、および密度は、接着層１００２の開放面積を制御するように選択される。静電チャックアセンブリ１０００の領域間の開放面積、および開放面積の割合は、上記で論じたように、静電チャックアセンブリ１０００全体にわたって熱伝達率および／または接着強度プロファイルを制御するように選択することができる。
たとえば、接着層１００２を画定するセグメント１００４は、外側セグメント群１０２０、中間セグメント群１０２２、および内側セグメント群１０２４に分類することができる。各セグメント群１０２０、１０２２、１０２４は、１つまたは複数のセグメント１００４を含むことができ、セグメント１００４は、チャネル１０１０によって分離することができる。外側セグメント群１０２０は、中間セグメント群１０２２の外側で放射状に配置することができる。中間セグメント群１０２２は、内側セグメント群１０２４の外側で放射状に配置することができる。
各セグメント群１０２０、１０２２、１０２４を構成するセグメント１００４の１つもしくは複数、および／またはセグメント群１０２０、１０２２、１０２４は、異なる接着材料から製造することができる。図６の内側セグメント６２４および外側セグメント６２２を参照して上記で論じたように、特定のセグメント群内の１つまたは複数のセグメント１００４を構成する接着材料は、その群内の他のセグメント１００４を構成する接着材料より高いまたは低い熱伝達係数および／または強度を有することができる。たとえば、外側セグメント群１０２０を構成する接着材料は、エポキシなどの内側セグメント群１０２４を構成する接着材料に比べてより低い剥離および／または引っ張り強度を提供するアクリルベースの接着剤、ネオプレンベースの接着剤、シリコーンの接着剤などから選択することができる。このようにして、静電パック１０２は、方位角の勾配によって熱的に調節することができ、方位角の勾配は、処理チャンバ内の他の方位角の不均一性を補正または補償するように選択することができる。外側セグメント群１０２０に対する内側セグメント群１０２４の材料の強度は、熱負荷から接着層１００２内で引き起こされる応力による反りを防止し、かつ／または基板支持面１２０の平坦度を維持するように選択することができる。熱負荷は、静電パック１０２と温度制御ベース１０６との間の熱膨張係数の不整合から生じることがある。
図１１を次に参照すると、静電チャックアセンブリ１１００では、温度制御ベース１０６上に配置された下の接着層１１０２を見せるため、静電パック１０２が除去されている（たとえば、図１１には図示せず）。接着層１１０２は、上記の接着層と同様に製造することができ、パック１０２をベース１０６に固定するために利用することができる。より具体的には、静電チャックアセンブリ１１００は、上記の静電チャックアセンブリと実質上同一であるが、接着層１１０２は、出口３１６で終端する少なくとも１つのチャネル１１１０によって分離された複数のセグメント１１０４を含むことができる。加えて、複数のセグメント１１０４は、少なくとも１つの１次セグメント１１２２を含むことができ、１次セグメント１１２２は、少なくとも１つの２次セグメント１１２０に外接する。２次セグメント１１２０は、外接する１次セグメント１１２２に接触することができ、またはセグメント１１２０、１１２２は、２次チャネル１１２４によって分離することができる。２次チャネル１１２４は、チャネル１１１０から分離することができ、または別法として、接続チャネル１１２６（破線で示す）によってチャネル１１１０に接続することができる。チャネル１１１０によって提供される通気経路は、静電パック１０２と温度制御ベース１０６との間からガスが逃げるのを容易にする。加えて、チャネル１１１０は、接着層１１０２の内部領域３０６へ結合弱化剤を導入することを容易にすることができる。セグメント１１２０、１１２２を製造する際に使用される接着材料は、同様のものとすることができ、または異なるものとすることができる。接着材料の選択を使用して、熱伝達プロファイルを制御し、接着層１１０２内の応力を管理し、かつ／または基板支持面１２０に対する平坦度を制御することができる。
図１２を次に参照すると、静電チャックアセンブリ１２００では、温度制御ベース１０６上に配置された下の接着層１２０２を見せるため、静電パック１０２が除去されている（たとえば、図１２には図示せず）。接着層１２０２は、上記の接着層と同様に製造することができ、パック１０２をベース１０６に固定するために利用することができる。静電チャックアセンブリ１２００は、上記の静電チャックアセンブリ１１００と実質上同一である。より具体的には、接着層１２０２は、出口３１６で終端する少なくとも１つのチャネル１２１０によって分離された複数のセグメント１２０４を含む。複数のセグメント１２０４は、少なくとも１つの１次セグメント１２２２を含み、１次セグメント１２２２は、少なくとも１つの２次セグメント１２２０に外接するが、セグメント１２２０、１２２２を分離する２次チャネル１２２４は、接続チャネル１２２６によってチャネル１２１０に接続される。チャネル１２１０によって提供される通気経路は、静電パック１０２と温度制御ベース１０６との間からガスが逃げるのを容易にする。加えて、通気経路は、接着層１２０２の内部領域３０６へ結合弱化剤を導入することを容易にする。セグメント１２２０、１２２２を製造する際に使用される接着材料は、同様のものとすることができ、または異なるものとすることができる。接着材料の選択を使用して、熱伝達プロファイルを制御し、接着層１１０２内の応力を管理し、かつ／または基板支持面１２０に対する平坦度を制御することができる。
図１３は、ともに結合された基板を備えるシャワーヘッドアセンブリ１３００の分解断面図である。図１４は、図１３の断面線１４−１４に沿って切り取ったシャワーヘッドアセンブリ１３００の横断面図である。図１３と図１４の両方を参照すると、シャワーヘッドアセンブリ１３００は、接着層１３０２によってガス分配プレート１３５４に連結されたシャワーヘッド１３５２を含む。接着層１３０２は、シャワーヘッド１３５２内に形成された孔１３１２およびガス分配プレート１３５４内に形成された孔１３１４に位置合わせされた複数の孔１３０８を含む。孔１３１２、１３２４により、ウエハ処理中にガスがシャワーヘッドアセンブリ１３００を通過することが可能になる。
接着層１３０２は、シャワーヘッド１３５２およびガス分配プレート１３５４の嵌合面を結合する。接着層１３０２は、１つまたは複数のセグメント１３０４から構成される。２つ以上のセグメント１３０４を有する実施形態では、セグメント１３０４の１つまたは複数は、チャネル１３１０によって他のセグメント１３０４から分離することができる。別法として、セグメント１３０４の１つまたは複数は、接着層１３０２を形成する他のセグメント１３０４の１つまたは複数と連続することができる。接着層１３０２を接着材料から形成して、熱伝達プロファイルを制御し、接着層１３０２内の応力を管理し、かつ／またはシャワーヘッドアセンブリ１３００のガス分配プレート１３５４に対する平坦度を制御することができる。
接着層１３０２には、１つまたは複数のチャネル１３１０を通ってシャワーヘッドアセンブリ１３００の外径１３５８（たとえば、外側の直径）への通気口が付けられている。シャワーヘッド１３５２とガス分配プレート１３５４との間の接着層１３０２の内部領域１３０６からの揮発性ガスは、１つまたは複数のチャネル１３１０を通ってシャワーヘッドアセンブリ１３００の中心から放出することができる。チャネル１３１０の少なくとも１つは、シャワーヘッドアセンブリ１３００の外径１３５８上に形成された出口１３１６で終端する。一実施形態では、チャネル１３１０の少なくとも１つは、接着層１３０２内で、接着層１３０２の平面を画定する分離された接着セグメント１３０４間に画定される。図１３には約６０度で配置された６つのチャネル１３１０が示されているが、チャネル１３１０は、他の形状寸法、密度、幅、数、間隔、または他の構成を有することができる。加えて、接着層１３０２、チャネル１３１０、および／またはセグメント１３０４は、上記の利点を実現するために静電パックで利用される接着層を参照して上記で論じた方法のいずれかで構成することができる。
チャネル１３１０はまた、接着層１３０２を弱める結合弱化剤のための接着層１３０２の内部領域への経路を提供する。結合弱化剤は、基板（たとえば、シャワーヘッド１３５２およびガス分配プレート１３５４）を修繕のためにより容易に分離することを可能にする。したがって、チャネル１３１０は、従来のシャワーヘッドアセンブリ内でモノリシックの接着層を除去するために用いられる従来の方法論と比較すると、シャワーヘッドアセンブリ１３００のより速く費用効率のよい修繕を可能にし、シャワーヘッド１３５２およびガス分配プレート１３５４の損傷を著しく低減させる。
図１５は、アセンブリ１５００の分解上面斜視図である。アセンブリ１５００は、接着層１５０４によって固定された少なくとも２つの基板１５０２、１５０６を含む。加えて、アセンブリ１５００は、接着層１５０４にアセンブリ１５００の外部１５５０への通気口を付けるように構成された少なくとも１つのチャネル１５１０を含む。チャネル１５１０は、接着層１５０４から放出される揮発性ガスが基板１５０２、１５０６間から逃げるための経路を提供する。
アセンブリ１５００は、ガス放出からの汚染および／または基板１５０２、１５０６間の接着層からのガス放出による剥離のリスクを軽減するために、真空の条件下、超清浄な（たとえば、クリーンルーム）環境内、プラズマ処理システム内、または他のシステム内で使用されるように設計されたシステムまたは構成要素とすることができる。アセンブリ１５００はまた、基板１５０２、１５０６を後に分離するために、接着層１５０４を化学的に弱めることが望ましい構成要素とすることができる。
アセンブリ１５００は、アセンブリ１５００の外面１５５０の少なくとも一部分がプラズマ環境に露出された半導体真空処理チャンバ向けの構成要素とすることができる。一実施形態では、アセンブリ１５００はリッドアセンブリであり、第１の基板１５０２はリッドの第１の部分であり、第２の基板１５０６はヒータなどのリッドの第２の部分である。別の実施形態では、アセンブリ１５００は基板支持ペデスタルアセンブリであり、第１の基板１５０２は基板支持ペデスタルの第１の部分であり、第２の基板１５０６はヒータなどの基板支持ペデスタルの第２の部分である。別の実施形態では、アセンブリ１５００はチャンバ壁または基板支持体のためのライナアセンブリであり、第１の基板１５０２はライナの第１の部分であり、第２の基板１５０６はライナの第２の部分である。さらに別の実施形態では、アセンブリ１５００は、カバーリング、堆積リング、焦点リングなどの２つの部分からなるリングとすることができ、第１の基板１５０２はリングの第１の部分であり、第２の基板１５０６はリングの第２の部分である。さらに別の実施形態では、アセンブリ１５００は、２つの部分からなるシールドであり、第１の基板１５０２はシールドの第１の部分であり、第２の基板１５０６はシールドの第２の部分である。
接着層１５０４は、図３〜１２を参照して上述したように製造および構成することができる。接着層１５０４を通って形成された１つまたは複数のチャネル１５１０は、接着層１５０４のガス放出を容易にするために、アセンブリ１５００の外部１５５０上に少なくとも１つの出口１５１２を有する。加えて、接着層１５０４を通って形成された１つまたは複数のチャネル１５１０を使用して、結合された基板１５０２、１５０６を分離するための結合弱化剤を接着層１５０４の内部領域１５１４へ導入することができる。
加えて、接着層１５０４を通って形成されたチャネル１５１０は、図１６に示すように、基板１５０２、１５０６の少なくとも１つの中に形成された一部分１６０２を含むことができる。基板１５０２、１５０６の少なくとも１つの中にチャネル１５１０の一部分１６０２を形成することで、破線１６０４で示すように、接着層１５０４内で引き起こされる応力、セグメント１５０８の位置ずれ、または他の理由のために、チャネル１５１０の境界を画す接着層１５０４の側壁１６０６が膨らんだ場合にチャネル１５１０が閉じないことを実質上確実にする。
図１７は、アセンブリ１７００の分解上面斜視図である。アセンブリ１７００は、接着層１７０４によって固定された少なくとも２つの基板１７０２、１７０６を含む。アセンブリ１７００はまた、基板１７０２、１７０６の少なくとも１つの中に形成された少なくとも１つのチャネル１７１０を含む。チャネル１７１０は、２つの基板１７０２、１７０６を固定する接着層１７０４にアセンブリ１７００の外部１７５０への通気口を付けるように構成される。チャネル１７１０の少なくとも一方の側は、接着層１７０４の境界を画す。チャネル１７１０は、接着層１７０４から放出される揮発性ガスが基板１７０２、１７０６間から逃げるための経路を提供する。アセンブリ１７００は、アセンブリ１５００を参照して上述したシステムまたは構成要素とすることができる。
接着層１７０４は、図３〜１６を参照して上述したように製造および構成することができ、任意選択で、接着層１７０４内に形成された通気チャネル（すなわち、図１７にはチャネル３１０、５１０、６１０、７１０、８１０、９１０、１０１０、１２１０、１３１０、１５１０を図示せず）を含むことができる。基板１７０２、１７０６の少なくとも１つの中に形成された１つまたは複数のチャネル１７１０は、接着層１７０４によって少なくとも一方の側で境界を画され、接着層１７０４のガス放出を容易にするために、アセンブリ１７００の外部１７５０上に少なくとも１つの出口１７１２を有する。加えて、チャネル１７１０を使用して、結合された基板１７０２、１７０６を分離するための結合弱化剤を接着層１７０４の内部領域１７１４へ導入することができる。
図１８は、アセンブリを製造する方法１８００のブロック図である。アセンブリは、図３〜１７を参照して上述したように、接着層によって固定された少なくとも２つの基板を含むことができる。方法１８００は、概して、接着層を第１の基板上へ付着させることを含む。方法１８００はまた、接着層上へ第２の基板を配置して２つの基板をともに取り付けることを含む。接着層は、基板間をアセンブリの外部まで横方向に延びるチャネルの少なくとも一方の側を有する。方法１８００はまた、基板および接着層を結合手順にかけることと、基板間の接着層からチャネルを通って揮発性ガスを放出することとを含む。
一実施形態では、方法１８００は、ステップ１８０２で、チャンバ構成要素などのアセンブリを形成するために組み立てられるべき２つの基板の嵌合面を洗浄することによって始まる。洗浄は、溶剤、脱イオン水、または他の適した洗浄剤で嵌合面を拭き取ることによって実現することができる。任意選択で、２つの基板の嵌合面を粗面化することができる。
ステップ１８０４で、嵌合面の少なくとも１つに接着層が付着される。接着層は、事前に形成された接着シート（敷設することができる）または流体（たとえば、所望のパターンで分注し、スクリーン印刷し、マスキングし、もしくは他の方法で付着させることができるペースト）の形とすることができる。一実施形態では、接着層は、基板の嵌合面の少なくとも１つに固定された複数の事前に切断された形状を含む。接着層にスクイージをかけて、気泡を実質上除去し、接着層が嵌合面に対して実質上平坦になることを確実にすることができる。接着層は、１つまたは複数のチャネルのうち、チャンバ構成要素の外部に開く側を画定するように、嵌合面の少なくとも１つに付着される。チャネルは、接着層から放出される揮発性ガスが基板間から逃げることを可能にし、かつ／または、基板を後に分離することが望ましい場合、結合解除中に結合弱化剤を接着層の内部領域内へ導入することを可能にするように構成される。
ステップ１８０６で、接着層上に配置されたあらゆる解放ライナが除去され、他方の基板は、接着層上に精密に位置合わせおよび配置され、それによって２つの基板をともに固定する。
ステップ１８０８で、基板および接着層は、利用されている接着剤のタイプに適した結合手順にかけられる。アセンブリで使用される例示的なアクリルベースの接着層の場合、結合手順は、事前に定義された期間にわたってオートクレーブ内で焼成することを含むことができる。結合手順は、接着層からの揮発性ガスの放出を強化するために、真空下で実行することができる。接着層の境界を画すチャネルは、接着層を構成する接着材料のより速く徹底的な硬化を可能にするとともに、接着層から放出されるあらゆる揮発性ガスが基板間から逃げることを可能にする。
ステップ１８１０で、結合されたアセンブリは、出荷に向けて洗浄、試験、および準備される。
図１９は、アセンブリを修繕する方法１９００のブロック図である。図３〜１７を参照して上述したアセンブリなどのアセンブリは、接着層によって固定された少なくとも２つの基板を含むことができる。接着層の少なくとも一方の側は、基板間をアセンブリの外部まで横方向に延びるチャネルの境界を画す。方法１９００は、概して、チャネルを通って接着層の内部領域へ結合弱化剤を導入することと、基板を分離することと、第１の基板を修繕することと、修繕された第１の基板を使用して修繕されたアセンブリを形成することとを含む。
ステップ１９０２で、接着層によって境界を画された少なくとも一方の側を有するチャネルを介して接着層の内部領域へ結合弱化剤を導入することによって、接着層によって形成された結合が弱められる。チャネルは、アセンブリの外部から接着層の内部領域内へ延びる。結合弱化剤は、接着層を構成する特定の接着材料の結合を弱めるのに適した溶剤または他の材料とすることができる。接着層の内部領域への結合弱化剤の導入は、結合弱化剤がチャネルを通って内部領域まで流れることによって実現することができる。チャネルは、接着層によって境界を画された少なくとも一方の側を有するため、結合弱化剤は、接着層の大きい領域全体にわたって接触する。加えて、基板を加熱して、結合弱化剤による接着層の化学的侵食を強化することができる。
ステップ１９０４で、基板は分離される。任意選択で、基板を分離することは、基板を引き離すことを含むことができる。
ステップ１９０６で、基板の少なくとも１つは再び表面仕上げされる。たとえば、プラズマ環境への露出によって点食された表面の一部分を除去して、実質上点食されていない表面を残すことができる。表面のこの部分は、機械加工、研削、ビードブラスト、吹付け加工、化学機械研磨、ラッピング、または他の適した技法によって除去することができる。
再び表面仕上げされている基板がセラミックの静電パックである場合、再び表面仕上げした後の表面上に、新しいセラミック材料層を配置することができる。新しいセラミック材料層は、基板に溶射堆積させることができ、または他の方法で結合することができる。次いで、基板上に堆積させた新しいセラミック材料層は、メサ、表面ガス分配チャネルなどの表面特徴を追加するように加工される。
再び表面仕上げされている基板がガス分配プレートである場合、再び表面仕上げすることで、プラズマ環境に露出された表面を新しいガス分配プレートの表面粗さに等しい表面粗さまで実質上回復させる。表面の回復は、材料除去および研磨プロセスを含むことができる。たとえば、表面は、約２０Ｒａ以下の表面粗さまで研磨することができる。
他の実施形態では、分離された基板の１つを再び表面仕上げするのではなく、１つの基板を新しいまたは異なる基板に交換することができる。
ステップ１９０８で、再び表面仕上げされた（または交換用）基板は、洗浄され、第２の基板に接合するために準備される。第２の基板は、ステップ１９０２で再び表面仕上げされた基板が以前に結合されていた基板などの回収された基板、または新しい基板とすることができる。２つの基板の嵌合面の洗浄は、溶剤、脱イオン水、または他の適した洗浄剤で嵌合面を拭き取ることによって実現することができる。任意選択で、２つの基板の嵌合面は、接合前に粗面化することができる。
ステップ１９１０で、再び表面仕上げされた基板は、接着層によって第２の基板に接合される。基板接合技法は、上記の方法１８００または他の適した接合技法とすることができる。
要約すると、基板を結合する方法、およびこの方法によって製造されたアセンブリ、ならびに前記アセンブリを修繕する改善された方法を開示した。アセンブリは、少なくとも１つのチャネルを有する接着層を利用し、このチャネルは、２つの基板を接合するために利用される接着層によって境界を画される。接着層内のチャネルは、アセンブリの製造、性能、および修繕を改善する。チャネルは、アセンブリの硬化または使用中に揮発性ガスが接着層から放出されて基板間から逃げるための通気経路を提供する。有利には、通気経路は、接着層のより良好な硬化を強化し、温度プロファイルの制御を改善し、強化された平坦度の制御のためにアセンブリ内の応力の管理を可能にし、かつより効率的であるが破壊的でない基板の結合解除／分離を可能にする。本明細書に記載する本発明は、とりわけ、静電チャックアセンブリおよびシャワーヘッドアセンブリなどの半導体真空処理チャンバ構成要素（すなわち、アセンブリ）に特に有用である。しかし、本発明はまた、２つ以上の基板を固定する接着層に通気口を付ける能力が望ましい他の適用分野にも有用である。
上記は本発明の実施形態を対象とするが、本発明の基本的な範囲から逸脱することなく、本発明の他のさらなる実施形態を考案することもでき、本発明の範囲は、添付の特許請求の範囲によって決定される。

Claims (10)

  1. アセンブリであって、
    第１の基板と、
    第２の基板と、
    前記第１の基板および前記第２の基板を固定する接着層と、
    前記接着層によって境界を画された少なくとも一方の側を有し、前記アセンブリの外部に露出された出口を有するチャネルとを備え、前記基板が、前記接着層によって固定され、半導体真空処理チャンバのための構成要素を形成し、
    前記接着層が、
    複数のセグメントを含み、前記複数のセグメントが、
    異なる接着材料から製造された少なくとも２つのセグメントを含む、アセンブリ。
  2. アセンブリであって、
    第１の基板と、
    第２の基板と、
    前記第１の基板および前記第２の基板を固定する接着層と、
    前記接着層によって境界を画された少なくとも一方の側を有し、前記アセンブリの外部に露出された出口を有するチャネルとを備え、前記基板が、前記接着層によって固定され、半導体真空処理チャンバのための構成要素を形成し、
    前記接着層が、
    複数のセグメントを含み、前記複数のセグメントが、
    第２のセグメントを構成する第２の接着材料とは異なる熱伝導性係数を有する第１の接着材料から構成された第１のセグメントを含む、アセンブリ。
  3. アセンブリであって、
    第１の基板と、
    第２の基板と、
    前記第１の基板および前記第２の基板を固定する接着層と、
    前記接着層によって境界を画された少なくとも一方の側を有し、前記アセンブリの外部に露出された出口を有するチャネルとを備え、前記基板が、前記接着層によって固定され、半導体真空処理チャンバのための構成要素を形成し、
    前記接着層が、
    複数のセグメントを含み、前記複数のセグメントが、
    第２のセグメントを構成する第２の接着材料とは異なる強度を有する第１の接着材料から構成された第１のセグメントを含む、アセンブリ。
  4. 前記接着層が、約０．３Ｗ／ｍＫより大きい熱伝導性を有する、請求項１から３のいずれか１つに記載の静電チャックアセンブリ。
  5. 前記第１の基板が静電パックまたはガス分配プレートである、請求項１から３のいずれか１つに記載の静電チャックアセンブリ。
  6. アセンブリを製造する方法であって、
    異なる接着材料から製造された少なくとも２つのセグメントにおいて接着層を第１の基板上へ付着させるステップと、
    前記接着層上へ第２の基板を配置し、それによって前記２つの基板をともに固定するステップであり、前記接着層が、前記基板間を前記アセンブリの外部まで横方向に延びるチャネルの少なくとも一方の側の境界を画す、固定するステップと、
    前記基板および前記接着層を結合手順にかけ、前記接着層から放出される揮発性ガスが前記基板間から前記チャネルを通って逃げることを可能にするステップとを含み、前記接着層によって結合された前記基板が、半導体真空処理チャンバのための構成要素を形成する、方法。
  7. 静電チャックアセンブリであって、
    静電パックと、
    温度制御式ベースと、
    前記静電パックおよび前記温度制御式ベースを固定する接着層と、
    前記接着層によって境界を画された少なくとも一方の側を有し、前記アセンブリの外部に露出された出口を有するチャネルとを備え、前記チャネルは、前記接着層内で、前記接着層の平面を画定する分離された接着セグメント間に画定されており、少なくとも２つのセグメントが異なる接着材料から製造されているアセンブリ。
  8. 前記チャネルが、前記接着層を形成する複数のセグメント間に画定される、請求項７に記載のアセンブリ。
  9. 前記接着層に外接するシールリングをさらに備える、請求項７に記載のアセンブリ。
  10. 前記接着層が、約０．３Ｗ／ｍＫより大きい熱伝導性を有する、請求項７に記載のアセンブリ。
JP2015533075A 2012-09-19 2013-08-22 基板を結合する方法 Active JP6389181B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261703220P 2012-09-19 2012-09-19
US61/703,220 2012-09-19
PCT/US2013/056256 WO2014046840A1 (en) 2012-09-19 2013-08-22 Methods for bonding substrates

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018090722A Division JP6640271B2 (ja) 2012-09-19 2018-05-09 基板を結合する方法

Publications (2)

Publication Number Publication Date
JP2015532015A JP2015532015A (ja) 2015-11-05
JP6389181B2 true JP6389181B2 (ja) 2018-09-12

Family

ID=50341847

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015533075A Active JP6389181B2 (ja) 2012-09-19 2013-08-22 基板を結合する方法
JP2018090722A Active JP6640271B2 (ja) 2012-09-19 2018-05-09 基板を結合する方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2018090722A Active JP6640271B2 (ja) 2012-09-19 2018-05-09 基板を結合する方法

Country Status (6)

Country Link
US (2) US9627231B2 (ja)
JP (2) JP6389181B2 (ja)
KR (2) KR102172164B1 (ja)
CN (2) CN107680918B (ja)
TW (2) TWI612609B (ja)
WO (1) WO2014046840A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102172164B1 (ko) * 2012-09-19 2020-10-30 어플라이드 머티어리얼스, 인코포레이티드 기판들을 접합하기 위한 방법들
US9437468B2 (en) * 2014-03-29 2016-09-06 Intel Corporation Heat assisted handling of highly warped substrates post temporary bonding
US9415519B2 (en) * 2014-07-01 2016-08-16 Varian Semiconductor Equipment Associates, Inc. Composite end effector and method of making a composite end effector
US9999947B2 (en) * 2015-05-01 2018-06-19 Component Re-Engineering Company, Inc. Method for repairing heaters and chucks used in semiconductor processing
EP3371881B1 (en) 2015-11-02 2023-02-15 Watlow Electric Manufacturing Company Electrostatic chuck for clamping in high temperature semiconductor processing and method of making the same
WO2017127163A1 (en) * 2016-01-22 2017-07-27 Applied Materials, Inc. Ceramic showerhead with embedded conductive layers
JP6130089B1 (ja) * 2017-02-24 2017-05-17 伸和テクノス株式会社 第１部品の開口部を第２部品で覆う方法
US10967605B2 (en) * 2017-03-17 2021-04-06 The Boeing Company Decorative laminates having an open-cell foam layer
JP7127269B2 (ja) 2017-10-23 2022-08-30 昭和電工マテリアルズ株式会社 部材接続方法
CN107919316B (zh) * 2017-11-30 2020-05-05 深圳市华星光电技术有限公司 一种柔性显示器基板及其剥离方法
JP6675085B2 (ja) * 2018-04-18 2020-04-01 パナソニックＩｐマネジメント株式会社 Ｉｉｉ族窒化物半導体基板及びその製造方法
CN112368350A (zh) 2018-05-03 2021-02-12 艾利丹尼森公司 胶粘剂层压件和胶粘剂层压件的制造方法
WO2019231614A1 (en) * 2018-05-31 2019-12-05 Applied Materials, Inc. Extreme uniformity heated substrate support assembly
JP7298161B2 (ja) * 2019-01-18 2023-06-27 Ａｇｃ株式会社 機能層付き基体およびその製造方法
US20210035767A1 (en) * 2019-07-29 2021-02-04 Applied Materials, Inc. Methods for repairing a recess of a chamber component
US11869792B2 (en) * 2021-11-02 2024-01-09 Sky Tech Inc. Alignment mechanism and alignment method of bonding machine

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3765431A (en) * 1969-10-16 1973-10-16 Western Electric Co Apparatus for handling and maintaining the orientation of a matrix of miniature electrical devices
JP2694668B2 (ja) * 1989-05-30 1997-12-24 日本真空技術株式会社 基板保持装置
US5465515A (en) * 1993-09-29 1995-11-14 Walieddine; Fadi S. Modular advertising display apparatus
US6639783B1 (en) * 1998-09-08 2003-10-28 Applied Materials, Inc. Multi-layer ceramic electrostatic chuck with integrated channel
US6630218B1 (en) * 1998-12-21 2003-10-07 3M Innovative Properties Company Adhesive sheet and method for producing the same
US6524675B1 (en) * 1999-05-13 2003-02-25 3M Innovative Properties Company Adhesive-back articles
JP2002059363A (ja) * 2000-08-23 2002-02-26 Chemitoronics Co Ltd ウエーハ支持体
WO2003041154A2 (en) * 2001-11-07 2003-05-15 Schlumberger Systemes A method of manufacturing a plurality of assemblies
JP4245868B2 (ja) * 2002-07-19 2009-04-02 東京エレクトロン株式会社 基板載置部材の再利用方法、基板載置部材および基板処理装置
JP4397271B2 (ja) * 2003-05-12 2010-01-13 東京エレクトロン株式会社 処理装置
JP2005116948A (ja) * 2003-10-10 2005-04-28 Nitto Denko Corp 半導体ウエハの加工方法およびそれに用いる両面粘着シート
JP2006135272A (ja) * 2003-12-01 2006-05-25 Tokyo Ohka Kogyo Co Ltd 基板のサポートプレート及びサポートプレートの剥離方法
US7300820B2 (en) * 2004-03-16 2007-11-27 Temic Automotive Of North America, Inc. Adhesive assembly for a circuit board
WO2005100498A1 (ja) * 2004-04-16 2005-10-27 Riken Technos Corporation 粘着シートおよび剥離材
JP4409373B2 (ja) * 2004-06-29 2010-02-03 日本碍子株式会社 基板載置装置及び基板温度調整方法
US7664176B2 (en) 2004-07-09 2010-02-16 Nokia Corporation Method and system for entropy decoding for scalable video bit stream
US7544251B2 (en) * 2004-10-07 2009-06-09 Applied Materials, Inc. Method and apparatus for controlling temperature of a substrate
US9607719B2 (en) * 2005-03-07 2017-03-28 The Regents Of The University Of California Vacuum chamber for plasma electric generation system
US7549914B2 (en) * 2005-09-28 2009-06-23 Diamex International Corporation Polishing system
JP5318324B2 (ja) * 2005-12-06 2013-10-16 東京応化工業株式会社 サポートプレートの貼り合わせ方法
JP4668052B2 (ja) * 2005-12-06 2011-04-13 東京応化工業株式会社 剥離装置
JP5019811B2 (ja) * 2006-07-20 2012-09-05 東京エレクトロン株式会社 静電吸着電極の補修方法
TWI346826B (en) * 2006-10-26 2011-08-11 Taiwan Tft Lcd Ass Bonding structure and method of fabricating the same
US7834453B2 (en) * 2006-07-28 2010-11-16 Taiwan Tft Lcd Association Contact structure having a compliant bump and a test pad
JP2008114520A (ja) * 2006-11-07 2008-05-22 Matsushita Electric Ind Co Ltd 真空断熱材
DE102006052808A1 (de) 2006-11-09 2008-05-15 Robert Bosch Gmbh Handhubsägemaschine
US9631128B2 (en) 2007-02-09 2017-04-25 Ngk Insulators, Ltd. Bonding material and semiconductor supporting device
WO2008114520A1 (ja) * 2007-03-19 2008-09-25 Jsr Corporation 化学機械研磨パッドおよび化学機械研磨方法
US7667944B2 (en) 2007-06-29 2010-02-23 Praxair Technology, Inc. Polyceramic e-chuck
US20090229766A1 (en) * 2008-03-14 2009-09-17 Aveldson Jason L Adhesive removal device
US9543181B2 (en) * 2008-07-30 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Replaceable electrostatic chuck sidewall shield
JP5043771B2 (ja) * 2008-08-02 2012-10-10 ラム リサーチ コーポレーション 静電チャック
JP2011530833A (ja) * 2008-08-12 2011-12-22 アプライド マテリアルズ インコーポレイテッド 静電チャックアセンブリ
JP5731485B2 (ja) * 2009-05-15 2015-06-10 インテグリス・インコーポレーテッド ポリマー突起を有する静電チャック
US10065403B2 (en) * 2009-11-23 2018-09-04 Cyvek, Inc. Microfluidic assay assemblies and methods of manufacture
JP5668413B2 (ja) * 2010-10-29 2015-02-12 日立化成株式会社 半導体装置の製造方法
US20120154974A1 (en) 2010-12-16 2012-06-21 Applied Materials, Inc. High efficiency electrostatic chuck assembly for semiconductor wafer processing
US8878116B2 (en) * 2011-02-28 2014-11-04 Sony Corporation Method of manufacturing solid-state imaging element, solid-state imaging element and electronic apparatus
IN2014CN03520A (ja) * 2011-11-14 2015-10-09 Lg Chemical Ltd
CN103814448B (zh) * 2011-11-29 2015-07-01 夏普株式会社 发光器件的制造方法
US9174313B2 (en) * 2011-12-31 2015-11-03 Forge Tech, Inc. Method for repairing and improving structural integrity of storage tanks
US10124448B2 (en) * 2011-12-31 2018-11-13 Forge Tech, Inc. Apparatus for repairing and improving structural integrity of storage tanks
KR102172164B1 (ko) 2012-09-19 2020-10-30 어플라이드 머티어리얼스, 인코포레이티드 기판들을 접합하기 위한 방법들
KR101553962B1 (ko) * 2012-10-25 2015-09-17 샌트랄 글래스 컴퍼니 리미티드 접착성 조성물 및 그 접착 방법, 및 접착 후의 박리 방법
US9186748B2 (en) * 2013-07-27 2015-11-17 Forge Tech, Inc. Method for repairing and improving structural integrity of storage tanks
US9199333B2 (en) * 2013-07-28 2015-12-01 Forge Tech, Inc. Method for repairing and improving structural integrity of storage tanks
JP2015078928A (ja) * 2013-10-17 2015-04-23 キヤノン株式会社 流路デバイスおよびその製造方法
DE112016002769T5 (de) * 2015-06-19 2018-03-29 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung, Herstellungsverfahren dafür und elektronisches Gerät

Also Published As

Publication number Publication date
TW201413867A (zh) 2014-04-01
JP2018137480A (ja) 2018-08-30
CN107680918B (zh) 2021-02-23
US10131126B2 (en) 2018-11-20
KR20150056625A (ko) 2015-05-26
US20140099485A1 (en) 2014-04-10
JP2015532015A (ja) 2015-11-05
TWI652762B (zh) 2019-03-01
CN104685607A (zh) 2015-06-03
CN104685607B (zh) 2017-09-15
KR102172164B1 (ko) 2020-10-30
TWI612609B (zh) 2018-01-21
US20170173934A1 (en) 2017-06-22
KR102304432B1 (ko) 2021-09-17
CN107680918A (zh) 2018-02-09
US9627231B2 (en) 2017-04-18
JP6640271B2 (ja) 2020-02-05
WO2014046840A1 (en) 2014-03-27
KR20200123293A (ko) 2020-10-28
TW201812989A (zh) 2018-04-01

Similar Documents

Publication Publication Date Title
JP6640271B2 (ja) 基板を結合する方法
TWI484576B (zh) 半導體真空處理設備用之薄膜黏接劑
US8051548B2 (en) Method of manufacturing an electrostatic chuck
KR101826987B1 (ko) 기판 처리 장치의 기판 탑재대
JP5490119B2 (ja) プラズマ処理装置のための複合シャワーヘッド電極アセンブリ
US10079167B2 (en) Electrostatic chucking device
KR101821425B1 (ko) 정전 척 및 이를 개조하는 방법
KR101196441B1 (ko) 정전 척의 리페어 방법
JP2016031956A (ja) プラズマ処理装置
KR102016376B1 (ko) 반도체 식각장비의 리퍼비시 테스트용 더미 싱글 링
KR20230079000A (ko) 정전 척 장치의 보수 방법
KR20200004499A (ko) 히터가 구비된 정전척 및 그 제조방법
KR101861600B1 (ko) 챔버 구성부품들을 연결하기 위해 이용되는 접착제 재료
TW201430996A (zh) 用於在供基板處理之一真空腔室內之一環形組件的機械式夾具總成

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160809

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170605

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170905

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20171106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180509

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20180621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180717

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180816

R150 Certificate of patent or registration of utility model

Ref document number: 6389181

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250