TW201413867A - 接合基板的方法 - Google Patents

接合基板的方法 Download PDF

Info

Publication number
TW201413867A
TW201413867A TW102130620A TW102130620A TW201413867A TW 201413867 A TW201413867 A TW 201413867A TW 102130620 A TW102130620 A TW 102130620A TW 102130620 A TW102130620 A TW 102130620A TW 201413867 A TW201413867 A TW 201413867A
Authority
TW
Taiwan
Prior art keywords
adhesive layer
assembly
substrate
bonding
channel
Prior art date
Application number
TW102130620A
Other languages
English (en)
Other versions
TWI612609B (zh
Inventor
Kadthala Ramaya Narendrnath
Gangadhar Sheelavant
Monika Agarwal
Ashish Bhatnagar
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of TW201413867A publication Critical patent/TW201413867A/zh
Application granted granted Critical
Publication of TWI612609B publication Critical patent/TWI612609B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/12—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by using adhesives
    • B32B37/1284—Application of adhesive
    • B32B37/1292—Application of adhesive selectively, e.g. in stripes, in patterns
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • B32B7/14—Interconnection of layers using interposed adhesives or interposed materials with bonding properties applied in spaced arrangements, e.g. in stripes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/27318—Manufacturing methods by local deposition of the material of the layer connector in liquid form by dispensing droplets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H01L2224/27438—Lamination of a preform, e.g. foil, sheet or layer the preform being at least partly pre-patterned
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/29191—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83877—Moisture curing, i.e. curing by exposing to humidity, e.g. for silicones and polyurethanes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/98—Methods for disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T279/00—Chucks or sockets
    • Y10T279/23—Chucks or sockets with magnetic or electrostatic means
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24851—Intermediate layer is discontinuous or differential

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

揭示一種接合基板的方法、使用此方法形成總成的方法，以及整修該等總成的改良方法，該等方法利用在用於結合兩個基板之黏接劑中形成之至少一個通道來改良總成之製造、效能及整修。在一個實施例中，總成包括藉由黏接層固定至第二基板的第一基板。該總成包括一通道，該通道具有由黏接層定界之至少一個側並且具有暴露於總成之外部之出口。

Description

接合基板的方法
本發明之實施例大體係關於接合基板的方法以及適用於藉由此方法使用分段接合設計製造之半導體處理腔室中的組件。
在基板處理應用中，使用接合在一起之兩個或兩個以上部件或基板來製造多個腔室部件與組件。該等組件的實例包括：接合至溫度控制支撐件的靜電圓盤、接合至氣體分配板的噴淋頭，以及接合至腔室蓋的加熱器等。
第1圖為包含接合在一起之基板之習知腔室部件的實例，該習知腔室部件圖示為靜電夾盤總成100。靜電夾盤總成100包括藉由黏接層104耦接至溫度控制基底106的靜電圓盤102。靜電圓盤102包括基板支撐表面120，晶圓(未圖示)在真空處理期間靜電固持在該基板支撐表面120上。基板支撐表面120大體包括提供背面氣體(諸如氦)的複數個背面氣體輸送孔(未圖示)，以改良基板與靜電圓盤102之間的熱傳遞。
黏接層104為覆蓋靜電圓盤102與溫度控制基底106 之整個配合面的大體連續整體層。黏接層104可包括經形成穿過該黏接層104例如用於容納升舉銷、射頻功率輸送桿、氦通路等的多個孔。為簡單起見，在第1圖中僅圖示形成在黏接層104中的示例性升舉銷孔110。升舉銷孔110與穿過靜電圓盤102形成的升舉銷孔116以及穿過溫度控制基底106形成的升舉銷孔118對準。
參照第2圖中描繪之靜電夾盤總成100的部分截面圖，靜電圓盤102大體包括嵌入在介電體204中的夾持電極202。介電體204通常由陶瓷材料(諸如氮化鋁及/或氧化鋁)製造而成。夾持電極202可為金屬網或其他適合的導體。藉由經由穿過溫度控制基底106與黏接層104的射頻功率輸送桿(未圖示)將直流電壓施加至夾持電極202，經由庫侖效應或詹森-拉貝克(Johnsen-Rahbeck)效應實現對置於基板支撐表面120上之基板(亦即，晶圓)的夾持。
溫度控制基底106大體包括通常由鋁、不銹鋼或具有良好導熱率的其他材料製造而成的導熱體216。至少一個溫度控制特徵結構218可形成在導熱體216中及/或耦接至導熱體216。溫度控制特徵結構218可為加熱器或冷卻器，且在第2圖所圖示的實施例中，溫度控制特徵結構218圖示為內通道220及外通道222，個別受控的熱傳遞流體可迴圈穿過內通道220及外通道222以跨靜電圓盤102之基板支撐表面120提供單獨溫度控制區。
在靜電夾盤總成100的製造及/或使用期間，由黏接層104尤其在固化期間釋放的氣體揮發物可截留在靜電圓盤 102與溫度控制基底106之間。截留的揮發性氣體可使黏接層104與靜電圓盤102與溫度控制基底106的一者或兩者分層，諸如由第2圖中的孔隙210所圖示。孔隙210增加靜電圓盤102與溫度控制基底106之間的熱阻抗，此情況可造成所處理之基板(例如，晶圓)上之不符合技術規範的溫度均勻性，又導致對產出率與生產力的昂貴損失。此外，在濕氣固化矽樹脂用作黏接層104的應用中，完全固化黏接層104要求局部位於接合位點處之濕氣的充分存在與可用性。在黏接層相對於黏接層之直徑非常薄時，充分的濕氣可用性變得困難或不可能，造成黏接劑的不完全固化。此舉進一步加劇在使用期間揮發釋氣的可能性以及靜電夾盤總成100之後續分層及/或退化效能。
在必須週期性地整修靜電夾盤總成100的情況下，黏接層104的高深寬比使得難以將黏接層104的內部部分徹底暴露至高效削弱靜電圓盤102與溫度控制基底106之間的接合所需的溶劑。若不能充分削弱黏接層104，則靜電圓盤102及/或溫度控制基底106在靜電圓盤102與溫度控制基底106被強制撬開的情況下可能被損壞。在極端情況中，溫度控制基底106可能需要被切削掉以釋放靜電圓盤102。因此，習知靜電夾盤總成100之整修可為勞動密集工作的，具有高廢品率且不期望地為昂貴的。
上述問題不是靜電夾盤總成唯一具有的，而是一定程度地存在於使用鄰接的黏接層接合兩個基板的幾乎所有半導體腔室組件中。此問題亦存在於顯示器及太陽能真空處理 應用中以及接合表面面積可大很多的情況中。
因此，對接合基板的改良方法、用該等方法製造的組件以及整修該等組件的改良方法存在需要。
揭示接合基板的方法，使用此方法形成總成的方法，以及整修該等總成的改良方法，該等方法利用在用於結合兩個基板之黏接劑中形成的至少一個通道以改良總成的製造、效能及整修。在一個實施例中，在接合兩個基板時(諸如將靜電圓盤接合至溫度控制基底)，接合基板的黏接層被分成複數個區段，與連續整體層相反。由於在鄰近區段之間形成有通道，所以可容易地分開兩個物件以用於整修。該通道另外允許來自兩個基板之間的揮發物的釋氣，從而確保總成之壽命期內的均勻溫度分佈與熱傳遞效能。
在一個實施例中，總成包括藉由黏接層固定至第二基板的第一基板。該總成包括一通道，該通道具有由黏接層定界之至少一個側並且具有暴露於總成之外部之出口。
在一個實施例中，提供一種製造總成的方法，該方法包括以下步驟：將黏接層塗覆至第一基板上，將第二基板置放在黏接層上，從而將該兩個基板固定在一起，該黏接層定界在基板之間橫向延伸至總成之外部之通道的至少一個側，以及使基板與黏接層經受接合工序並且允許揮發物從黏接層釋氣以經由通道從基板之間逸出。
在一個實施例中，提供一種整修具有藉由黏接層結合在一起之兩個基板之總成的方法，其中黏接層之至少一個 側定界在基板之間橫向延伸至總成之外部的通道。該方法包括以下步驟：將接合削弱劑經由通道引入至黏接層之內部區域；分離基板；整修第一基板，以及使用經整修的第一基板形成整修總成。
在另一實施例中，提供靜電夾盤總成，該靜電夾盤總成包括將靜電圓盤固定至溫度控制基底的黏接層。該靜電夾盤總成包括一通道，該通道具有由黏接層定界之至少一個側並且具有暴露於總成之外部之出口。
100‧‧‧靜電夾盤總成
102‧‧‧靜電圓盤
104‧‧‧黏接層
106‧‧‧溫度控制基底
110‧‧‧升舉銷孔
116‧‧‧升舉銷孔
118‧‧‧升舉銷孔
120‧‧‧基板支撐表面
202‧‧‧夾持電極
204‧‧‧介電體
210‧‧‧孔隙
216‧‧‧導熱體
218‧‧‧溫度控制特徵結構
220‧‧‧內通道
222‧‧‧外通道
300‧‧‧靜電夾盤總成
302‧‧‧黏接層
304‧‧‧區段
306‧‧‧內部區域
308‧‧‧外部直徑
310‧‧‧通道
312‧‧‧邊緣
314‧‧‧邊緣
316‧‧‧出口
360‧‧‧密封環
362‧‧‧密封固持壓蓋
364‧‧‧通路
366‧‧‧開口
368‧‧‧開口
370‧‧‧上表面
372‧‧‧下表面
500‧‧‧靜電夾盤總成
502‧‧‧下伏黏接層
504‧‧‧區段
510‧‧‧通道
600‧‧‧靜電夾盤總成
602‧‧‧黏接層
604‧‧‧區段
610‧‧‧通道
620‧‧‧內部通道
622‧‧‧外區段
624‧‧‧內區段
630‧‧‧外部區域
700‧‧‧靜電夾盤總成
702‧‧‧黏接層
704‧‧‧區段
710‧‧‧通道
720‧‧‧內通道
800‧‧‧靜電夾盤總成
802‧‧‧黏接層
804‧‧‧區段
810‧‧‧通道
900‧‧‧靜電夾盤總成
902‧‧‧黏接層
904‧‧‧區段柵格
910‧‧‧通道
920‧‧‧次通道
1000‧‧‧靜電夾盤總成
1002‧‧‧下伏黏接層
1004‧‧‧區段
1006‧‧‧腹板
1010‧‧‧通道
1020‧‧‧外區段群組
1022‧‧‧區段群組
1024‧‧‧區段群組
1100‧‧‧靜電夾盤總成
1102‧‧‧下伏黏接層
1104‧‧‧區段
1110‧‧‧通道
1120‧‧‧次區段
1122‧‧‧主區段
1124‧‧‧次通道
1126‧‧‧連接通道
1200‧‧‧靜電夾盤總成
1202‧‧‧下伏黏接層
1204‧‧‧區段
1210‧‧‧通道
1220‧‧‧區段
1222‧‧‧區段
1224‧‧‧區段
1300‧‧‧噴淋頭總成
1302‧‧‧黏接層
1304‧‧‧區段
1306‧‧‧內部區域
1308‧‧‧孔
1310‧‧‧通道
1312‧‧‧孔
1314‧‧‧孔
1316‧‧‧出口
1352‧‧‧噴淋頭
1354‧‧‧氣體分配板
1358‧‧‧外部直徑
1500‧‧‧總成
1502‧‧‧基板
1504‧‧‧黏接層
1506‧‧‧基板
1508‧‧‧區段
1510‧‧‧通道
1512‧‧‧出口
1514‧‧‧內部區域
1550‧‧‧外表面
1602‧‧‧部分
1604‧‧‧虛線
1606‧‧‧側壁
1700‧‧‧總成
1702‧‧‧基板
1704‧‧‧黏接層
1706‧‧‧基板
1710‧‧‧通道
1712‧‧‧出口
1714‧‧‧內部區域
1750‧‧‧外部
1800‧‧‧方法
1802‧‧‧步驟
1804‧‧‧步驟
1806‧‧‧步驟
1808‧‧‧步驟
1810‧‧‧步驟
1900‧‧‧方法
1902‧‧‧步驟
1904‧‧‧步驟
1906‧‧‧步驟
1908‧‧‧步驟
1910‧‧‧步驟
為了可以詳細理解本發明之上述特徵結構的方式，可參照實施例對簡要概述於上的本發明進行更加詳細的描述，該等實施例中的一些實施例圖示於隨附圖式中。然而，應注意的是，隨附圖式僅圖示本發明之典型實施例並因此不被視為限制本發明之範疇，因為本發明可許可其他等效實施例。
第1圖為習知靜電夾盤總成之頂部分解透視圖。
第2圖為第1圖之靜電夾盤總成的部分橫截面視圖。
第3圖為靜電夾盤總成之一個實施例之頂部分解透視圖。
第3A圖為第3圖之靜電夾盤總成的部分橫截面視圖。
第3B圖為具有密封環之第3圖之靜電夾盤總成的部分橫截面視圖。
第3C圖為沿第3B圖之剖面線3C-3C所取的靜電夾 盤總成之橫截面視圖，圖示在黏接層中形成之通道。
第4-12圖為在黏接層中形成之通道之替代性實施例的橫截面圖。
第13圖為根據本發明之一個實施例之噴淋頭總成的分解截面圖。
第14圖為第13圖之噴淋頭總成的截面圖，圖示在黏接層中形成之通道之示例性配置。
第15圖為總成之一個實施例的頂部分解透視圖，該總成包含藉由黏接層固定的至少兩個基板，該黏結層具有在其中形成之至少一個通道。
第16圖為第15圖之通道之可選配置的部分截面圖。
第17圖為總成之另一實施例的頂部分解透視圖，該總成包含至少兩個基板，該至少兩個基板具有適用於使固定兩個基板之黏接層通氣的至少一個通道。
第18圖為製造包含藉由黏接層固定之至少兩個基板之總成的方法之一個實施例的流程圖。
第19圖為整修包含藉由黏接層固定之至少兩個基板之總成的方法之一個實施例的流程圖。
為了促進理解，儘可能在可能的地方使用相同的組件符號指示諸圖所共有之相同組件。可以預期，一個實施例之組件可有利地併入其他實施例。
本發明之實施例大體提供一種接合基板的方法、藉由此方法製造之總成以及整修該等總成之改良方法。本文描 述之本發明的實施例利用由用於結合兩個基板之黏接劑部分定界的至少一個通道。在本發明之某些實施例中，通道界定在將基板接合在一起之黏接層之鄰近區段之間。通道對基板總成之外部開放，因此為從黏接層釋放之揮發性氣體提供通氣路徑以在總成之固化或使用期間從基板之間逸出。有利地，通氣路徑增強黏接層之更佳固化。通氣路徑亦防止可能不利地影響基板之表面上溫度分佈的氣泡在基板之間形成。藉由改良控制基板之表面上的溫度分佈之能力的可靠性，避免晶圓上不符合技術要求的溫度均勻性、熱點等，該不符合技術要求的溫度均勻性及熱點可能導致處理晶圓之產出率及生產力的昂貴損失。
本發明之某些實施例包括以下步驟：用與習知連續整體黏接層相反被分成複數個區段的黏接層接合兩個基板(諸如將靜電圓盤接合至溫度控制基底)。在鄰近的區段之間形成的通道允許基板容易地被分開以用於整修及/或保養。此外，在鄰近區段之間的通道又允許來自兩個基板之間的揮發物的釋氣，因為通道延伸至接合基板的外部。
本發明之第一實施例將說明性地被描述為靜電夾盤總成，該靜電夾盤總成具有藉由黏接層結合的兩個基板，並且具有為揮發物從黏接層釋氣以逸出到總成之外部提供路徑的至少一個通道。本發明之第二實施例將說明性地被描述為噴淋頭總成，而本發明之第三實施例將大體描述至少兩個基板的總成。本文描述之本發明的其他實施例包括製造以及整修以上指出總成的方法。本發明之又其他實施例不一定要求 為提供揮發物提供路徑的通道，而是包括用於確保基板之間的充分黏著力的方法，使得晶圓所在之表面的平坦度保持在規定的平坦度公差內。
第3圖為包含接合在一起之基板之總成的一個實施例的分解透視圖，該總成圖示為靜電夾盤總成300。第3A圖為第3圖之靜電夾盤總成300的部分橫截面視圖。參照第3圖及第3A圖兩者，靜電夾盤總成300包括藉由黏接層302耦接至溫度控制基底106的靜電圓盤102。靜電圓盤102包括基板支撐表面120，基板(未圖示)在真空處理期間靜電固持在該基板支撐表面120上。儘管上文已描述了示例性靜電圓盤102及溫度控制基底106，但是可替代性使用具有替代性配置的靜電圓盤及溫度控制基底。
黏接層302接合靜電圓盤102與溫度控制基底106之配合面。黏接層302可包括經形成穿過該黏接層的多個孔，例如升舉銷孔110及/或用於背面氣體、功率輸送、熱電偶等的其他孔。黏接層302由一或更多個區段304組成。在一些實施例中，該等區段304之一或更多者可不與黏接層302之其他區段304連接。或者，該等區段304之一或更多者可連接至形成黏接層302之其他區段304的一或更多者。
黏接層302由具有良好導熱率的黏接材料(例如具有大於約0.3瓦特/公尺克耳文(W/mK)之導熱率的材料)組成。黏接層302之適合材料包括(但不限於)丙烯酸基黏接劑、氯丁橡膠基黏接劑、矽樹脂黏接劑、環氧樹脂、PSA(壓敏黏接劑)、熱塑性黏接劑，以及熱固性黏接劑，或該等黏 接劑的組合等。適合黏接材料之實例包括可購自PARKER-CHOMERICS的THERMATTACH® T412黏接劑。在一個實施例中，黏接層302具有在約10μm至約300μm或更大之間的厚度。黏接層302亦可在25攝氏溫度處具有至少約40磅/平方吋(PSI)的搭接剪切黏著力以及約40PSI的張力強度。在一個實例中，使用丙烯酸黏接層302，靜電圓盤102與溫度控制基底106之間的剝離強度在約2磅(約0.91公斤)/直線吋與約14磅(約6.35公斤)/直線吋之間。
包含黏接層302的接合材料可為黏接薄片(可預先形成該黏接薄片，隨後鋪設在靜電圓盤102或溫度控制基底106上)或流體(例如，可被分配、絲網印刷或以期望圖案分配的糊膏、凝膠或液體)的形式。在一個實施例中，黏接層302為具有期望形狀之複數個預切區段304的形式，該複數個預切區段304被小心地平鋪在乾淨基板之一者(例如，靜電圓盤102或溫度控制基底106)上並且經輾滾以移除大部分的氣泡，隨後從黏接層之未黏接表面移除釋放襯墊且另一基板(例如，靜電圓盤102或溫度控制基底106之另一者)精確對準在黏接層302上，並且隨後經受接合工序。
黏接層302經由一或更多個通道310通氣到靜電夾盤總成100之外部直徑308(例如，黏接層302、靜電圓盤102或溫度控制基底106之外徑)，以提供一路徑，從內部區域306(諸如靜電夾盤總成100之中心)釋氣之揮發物可經由該路徑從靜電圓盤102與溫度控制基底106之間逸出。通道310可在黏接層302之平面上或與該平面平行，例如在靜電圓盤 102與溫度控制基底106之間橫向延伸。通道310之至少一者在形成在靜電夾盤總成300之外部直徑308上的出口316處終止。在第3圖所描繪的實施例中，通道310之至少一者界定在分離的黏接區段304之間的黏接層302中，該等分離的黏接區段304界定黏接層302之平面。例如在第4圖所描繪的實施例中，圖示四個通道310，每一通道310界定在鄰近區段304之相對邊緣312、314之間，其中每一通道310在靜電夾盤總成300之外部直徑308上具有出口316。儘管在第4圖中圖示以十字的形式垂直排列的四個通道310，但是通道310可為筆直的、圓形的，或具有另一配置。
通道310之出口316提供允許由黏接層302尤其在固化期間釋氣之揮發物從靜電圓盤102與溫度控制基底106之間逸出的通氣路徑。提供經由通道310到靜電夾盤總成300之外部直徑308的通氣路徑實質防止揮發性氣體被截留，從而顯著降低黏接層302與靜電圓盤102及溫度控制基底106之一者或兩者分層的概率。另外，因為通道310提供之通氣路徑實質消除孔隙形成，所以在靜電圓盤102與溫度控制基底106之間的熱阻抗保持均勻，此舉又引起夾盤總成300之工作件的處理期間增加產出率與生產力。此外，在濕氣固化矽樹脂用作黏接層302的應用中，即使在接合平面薄且具有高深寬比時，例如在黏接層薄(例如，約1-500μm)且基板之直徑較大(例如，大於約150mm)的靜電夾盤總成中，藉由將濕氣經由通道310局部輸送至黏接層302之內部區域306內的接合位點來增強完全固化黏接層302。
通道310亦為用於削弱黏接層302之接合削弱劑(諸如溶劑)之滲入提供路徑，從而允許基板(例如，靜電圓盤102與溫度控制基底106)更容易被分離以用於整修。因此，與用於移除習知靜電夾盤總成中之整體黏接層的習知方法相比，通道310允許更快速且更具成本效率的整修，其中對靜電圓盤102與溫度控制基底106的破壞明顯減少。
通道310大體產生黏接層302中的開放區域。黏接層302之開放區域可為黏接層302的50%。在一個實施例中，通道310(以及黏接層302之其他穿孔)界定小於黏接層302之約1%至約50%的開放區域。
通道310亦可部分界定在靜電圓盤102與溫度控制基底106之一者或兩者中。通道310可為狹窄的，具有小於約10mm的寬度，以便促進熱傳遞均勻性。因為通道310沿實質黏結層整個長度與黏接層302接觸，所以由黏接層302直接暴露與定界之通道310的部分為通道310之周長的指數倍數大。
具有不連續黏接層302之另一個優點為黏接層302上之應力的減小。因為靜電圓盤102與溫度控制基底106可具有不同的熱膨脹係數，所以在此等基板受熱時產生的應力被黏接層302吸收。因此，可選擇通道310之數目、位置與寬度，以使黏接層302中的應力維持在不會不利地影響黏接材料之壽命、引起分層或破壞靜電圓盤102之基板支撐表面120的平坦度的水準上。大體而言，更多的區段304與通道310允許黏接層302容納更多應力。
在通道310不終止在靜電夾盤總成300之外部直徑308處的替代性實施例中，在區段304之間跨通道310提供的縫隙可用於管理黏接層302內的應力。黏接層302中的縫隙最小化靜電圓盤102與溫度控制基底106之間的熱膨脹失配產生的影響，該失配可不利地影響靜電圓盤102之基板支撐表面120的平坦度。
第3B圖為具有密封環360之第3圖之靜電夾盤總成300的部分橫截面視圖。另外參照沿第3B圖之剖面線3C-3C所取之靜電夾盤總成300的橫截面視圖，密封環360(諸如O形環或墊圈)可設置在靜電圓盤102與溫度控制基底106之間的接合線處。另外，密封環360可固持在形成在溫度控制基底106中之密封固持壓蓋362中。在此等實施例中，用於來自黏接層302之釋氣物種之內部區域306的通氣可使用穿過溫度控制基底106形成之通路364使一個以上之通道310中的一者耦接至溫度控制基底106之外部直徑308。
通路364具有形成在面向靜電圓盤102之溫度控制基底106之上表面370上的開口366。通路364具有形成在位於溫度控制基底106之上表面370與下表面372之間的靜電夾盤總成300之外部直徑308上的開口368。通路364可由兩個連接通路(例如，兩個交叉的鑽孔)形成或由以相對於溫度控制基底106之中心線的銳角形成之單個孔形成。開口368距離靜電圓盤102之基板支撐表面120的間距允許處理期間釋氣之任一揮發物進入正被處理之基板之下游的處理腔室之內部體積，從而降低對基板的潛在污染。
或者，通路364可為跨密封固持壓蓋362橫向提供之凹槽(未圖示)的形式，此舉允許黏接區段304之間的通道310繞密封環360洩漏到靜電夾盤總成300之外部直徑308。
第5-12圖為具有至少一個通道之黏接層之替代性實施例的橫截面圖，該至少一個通道具有暴露於如上所述可被黏接層302替代之靜電夾盤總成之外部的出口。儘管黏接層圖示為設置在溫度控制基底上，但是黏接層在黏接至溫度控制基底之前可替代地設置在靜電圓盤上。
現參照第5圖之截面圖，靜電夾盤總成500圖示為使靜電圓盤102被移除以顯示設置在溫度控制基底106上的下伏黏接層502。可以與如上所述之黏接層302類似的方式製造黏接層502。
黏接層502包括以餅狀配置排列的複數個區段504，使得界定在區段504之間的通道510穿過黏接層502之內部區域306。至少一個通道510具有設置在靜電夾盤總成500之外部直徑308上的出口316，以為氣體從黏接層502有效地逸散或釋氣提供路徑。氣體甚至可在黏接層502之直徑大於450mm的實施例中成功釋氣。通道510穿過靜電夾盤總成500之中心線，此舉促進黏接層502之均勻及徹底固化。通道510高效地移除揮發性氣體。另外，通道510促進接合削弱劑有效輸送至黏接層502之內部區域306，以用於在整修期間靜電圓盤102與溫度控制基底106快速且實質順利的分開。
現參照第6圖之截面圖，靜電夾盤總成600使靜電圓盤102被移除(例如，在第6圖中未圖示)，以顯示設置在溫度控制基底106上的下伏黏接層602。黏接層602可以與如上所述之黏接層類似的方式被製造並且用於固定圓盤102至基底106。
黏接層602包括以餅狀配置排列的複數個區段604，使得界定在區段604之間的通道610穿過黏接層602之內部區域306。至少一個通道610具有設置在靜電夾盤總成600之外部直徑308上的出口316。通道610為氣體從黏接層602有效地逸散或釋氣提供路徑。氣體甚至可以在黏接層602之直徑大於約450mm的實施例中成功地釋氣。在一個實施例中，通道610可穿過靜電夾盤總成600之中心線。
在一個實施例中，包含黏接層602的區段604可分組成至少一個外區段622及至少一個內區段624。從內區段624徑向向外設置外區段622。外區段622與內區段624由內部通道620分離。內部通道620可耦接至在出口316處終止之通道610中的至少一者，使得暴露於通道620之區段604的部分可通氣。額外的內部通道620(用虛線圖示)可用於產生內區段624之同心群組(亦用虛線圖示)。
在一個實施例中，外區段622與內區段624可由不同黏接材料製造。舉例而言，包含外區段622之黏接材料與包含內區段624之黏接材料相比可具有較高的熱傳遞係數。可優先在中心處冷卻靜電圓盤102，以補償與晶圓之邊緣相比更快地加熱設置在靜電夾盤總成600上之晶圓之中心的製 程。或者，包含外區段622之黏接材料與包含內區段624之黏接材料相比可具有較低的熱傳遞係數。可相對於靜電圓盤102之中心優先在邊緣處冷卻靜電圓盤102。在具有內區段624之同心群組的另一實施例中，內區段624之內群組與外群組可由不同黏接材料製造以提供在靜電圓盤102與溫度控制基底106之間具有不同熱傳遞率之三個或三個以上區。
在又另一實施例中，包含外區段622之黏接材料相對於包含內區段624之黏接材料可具有較大的剝離及/或張力強度。或者，包含外區段622之黏接材料相對於包含內區段624之黏接材料可具有較小的剝離及/或張力強度。以此方式，可選擇包含相對於外區段622之內區段624之材料接合的強度，以防止熱負載之後由於靜電圓盤102與溫度控制基底106之間的熱膨脹係數差異引起之弓曲及/或以維持基板支撐表面120之平坦度。內區段624之內群組與外群組亦可由不同黏接材料製造以提供具有將靜電圓盤102耦接至溫度控制基底106之不同黏接強度的三或三個以上區或同心區。使用不同強度之黏接材料可防止對基板支撐表面120之平坦度的不當改變並且降低及/或消除對藉由化學機械研磨整修或平坦化基板支撐表面120的需要。另外，在通道610不終止在靜電夾盤總成600之外部直徑308處的實施例中，在不同區段604上使用具有不同強度之黏接材料可管控黏接層602內的應力並且提升基板支撐表面120的平坦度。
如第6圖中所圖示，可按照通道610、620之寬度、數目與位置選擇黏接層602之開放區域，以在一個位置中相 對於另一位置產生更開放的區域。不同開放區域可用於調適跨黏接層602的強度及/或傳熱特性。舉例而言，通道610、620可經配置以在內部區域306中提供相對於貼近靜電夾盤總成600之外部直徑308之外部區域630的更大百分比的開放區域。內部區域306中更大百分比的開放區域將造成相對於靜電圓盤102之周邊的靜電圓盤102之中心處靜電圓盤102與溫度控制基底106之間較少的熱傳遞。靜電圓盤102之內部區域306與周邊之熱傳遞率的差異可補償加熱晶圓之周邊比晶圓之內部區域306更快的製程。相反，通道610、620可經配置以在內部區域306中提供相對於黏接層602之外部區域630的較小百分比的開放區域。內部區域306中較小百分比的開放區域允許相對於靜電圓盤102之外部區域經由靜電圓盤102之內部區域306或中心之更多熱傳遞。
現參照第7圖之截面圖，靜電夾盤總成700使靜電圓盤102被移除(例如，在第7圖中未圖示)以顯示設置在溫度控制基底106上的下伏黏接層702。黏接層702可以與如上所述之黏接層類似的方式被製造並且用於固定圓盤102至基底106。更特定言之，靜電夾盤總成700與如上所述的靜電夾盤總成600實質相同，不同之處在於具有終止在出口316處之第一端的通道710在第二端處連接至內通道720。
黏接層702包括以截頂的餅狀配置排列的複數個區段704。每一通道710可使一端終止在內部通道720處而使另一端終止在設置於靜電夾盤總成700之外部直徑308上的出口316處。通道710為氣體從黏接層702有效逸出提供路徑。
包含黏接層702的區段704可分組成至少一個外區段622與至少一個內區段624。從內區段624徑向向外設置外區段622。外區段622與內區段624由內部通道720分離。
內區段624可由不同於外區段622之黏接材料的黏接材料製造。如上文參照內區段624與外區段622所論述，包含外區段622之黏接材料與包含內區段624之黏接材料相比可具有較高或較低的熱傳遞係數。以此方式，可用從邊緣至中心的梯度熱調節靜電圓盤102。在另一實施例中，包含外區段622之黏接材料相對於包含內區段624之黏接材料可具有較大或較小的剝離及/或張力強度。舉例而言，包含外區段622之黏接材料可選自丙烯酸基黏接劑、氯丁橡膠基黏接劑、矽樹脂黏接劑，或提供相對於包含內區段624之黏接材料的較低剝離及/或張力強度的類似者(諸如環氧樹脂)。以此方式，可選擇包含內區段624之材料相對於外區段622的強度，以防止熱負載之後由於靜電圓盤102與溫度控制基底106之間的熱膨脹係數失配引起之弓曲及/或以維持靜電圓盤102之基板支撐表面120之平坦度。在替代性實施例中，包含外區段622之黏接材料可經選擇以提供相對於包含內區段624之黏接材料的較高剝離及/張力強度。在具有內區段624之同心群組的實施例中(未圖示)，內區段624之內群組與外群組亦可由不同黏接材料製造以提供三個或三個以上區。舉例而言，將靜電圓盤102耦接至溫度控制基底106的內區段624區可為同心的並且具有不同的黏接強度及/或導熱係數。
現參照第8圖，靜電夾盤總成800使靜電圓盤102 被移除(例如，在第8圖中未圖示)以顯示設置在溫度控制基底106上的下伏黏接層802。黏接層802可以與如上所述之黏接層類似的方式被製造並且用於固定圓盤102至基底106。更特定言之，靜電夾盤總成800與如上所述之靜電夾盤總成實質相同，不同之處在於黏接層802可包括終止在出口316處的至少一個通道810。單個通道810形成朝內部區域306向內延伸的螺旋圖案。黏接層802中的單個螺旋通道810可另外提供單個區段804。螺旋通道810促進黏接層802之內部區域306通氣。
現參照第9圖，靜電夾盤總成900使靜電圓盤102被移除(例如，在第9圖中未圖示)以顯示設置在溫度控制基底106上的下伏黏接層902。黏接層902可以與如上所述之黏接層類似的方式被製造並且用於固定圓盤102至基底106。
如第9圖中所圖示，黏接層902包括具有兩個相對端的至少一個通道910，其中每一端終止在分離的出口316處。在一個實施例中，複數個通道910可以列的形式形成。通道910的列可為直線的、曲線的、正弦曲線的或其他形狀。在一個實施例中，通道910的列可為直線的並且平行的，通道910之間界定區段904。視情況，黏接層902可包括以相對於通道910之非零角度設置之次通道920(用虛線圖示)，從而形成區段柵格904。次通道920的至少一個端終止在出口316處。在一個實施例中，可以相對於通道910的約90度設置次通道920。
現參照第10圖之截面圖，靜電夾盤總成1000使靜 電圓盤102被移除(例如，在第10圖中未圖示)以顯示設置在溫度控制基底106上的下伏黏接層1002。黏接層1002可以與如上所述之黏接層類似的方式被製造並且用於固定圓盤102至基底106。更特定言之，靜電夾盤總成1000之黏接層1002可包括複數個分立的區段1004。分立區段1004之一或更多者可視情況藉由黏接劑之腹板1006(用虛線圖示)連接。界定在分立區段1004之間的通道1010經由出口316暴露於外部直徑308。通道1010使黏接層1002之內部區域306經由出口316通氣。
分立區段1004之數目、尺寸、位置與密度經選擇以控制黏接層1002的開放區域。如上文所論述，開放區域以及靜電夾盤總成1000之區域之間的開放區域之百分比可經選擇以控制跨靜電夾盤總成1000的熱傳遞率及/或黏接強度分佈。
舉例而言，界定黏接層1002的區段1004可分組成外區段群組1020、中間區段群組1022與內區段群組1024。每一區段群組1020、1022、1024可包括可由通道1010分離之一或更多個區段1004。可從中間區段群組1022徑向向外設置外區段群組1020。可從內區段群組1024徑向向外設置中間區段群組1022。
包含每一區段群組1020、1022、1024之區段1004中的一或更多者及/或區段群組1020、1022、1024可由不同黏接材料製造。如上文參照第6圖之內區段624與外區段622所論述，包含特定區段群組中之一或更多個區段1004的黏接材料與包含彼群組內之其他區段1004的黏接材料相比可具有 較高或較低的熱傳遞係數及/或強度。舉例而言，包含外區段群組1020之黏接材料可選自丙烯酸基黏接劑、氯丁橡膠基黏接劑、矽樹脂黏接劑，或提供相對於包含內區段群組1024之黏接材料的較低剝離及/或張力強度的類似者(諸如環氧樹脂)。以此方式，可用方位梯度熱調節靜電圓盤102，該方位梯度可經選擇以修正或補償處理腔室內之其他方位不均勻性。相對於外區段群組1020之內區段群組1024之材料的強度可經選擇以防止由於熱負載引起之黏接層1002中的感應應力而造成的弓曲及/或維持基板支撐表面120之平坦度。熱負載可由於靜電圓盤102與溫度控制基底106之間的熱膨脹係數的失配而發生。
現參照第11圖，靜電夾盤總成1100使靜電圓盤102被移除(例如，在第11圖中未圖示)以顯示設置在溫度控制基底106上的下伏黏接層1102。黏接層1102可以與如上所述之黏接層類似的方式被製造並且用於固定圓盤102至基底106。更特定言之，靜電夾盤總成1100與如上所述之靜電夾盤總成實質相同，不同之處在於黏接層1102可包括由終止在出口316處的至少一個通道1110分離的複數個區段1104。另外，複數個區段1104可包括限定至少一個次區段1120的至少一個主區段1122。次區段1120可接觸起限定作用的主區段1122，或區段1120、1122可由次通道1124分離。次通道1124可與通道1110隔開，或者藉由連接通道1126(用虛線圖示)連接至通道1110。由通道1110提供的通氣路徑促進氣體從靜電圓盤102與溫度控制基底106之間逸出。另外，通道1110 可促進接合削弱劑引入到黏接層1102之內部區域306。用於製造區段1120、1122的黏接材料可為類似的或可為不同的。對黏接材料的選擇可用於控制熱傳遞分佈、管控黏接層1102內的應力及/或控制基板支撐表面120的平坦度。
現參照第12圖，靜電夾盤總成1200使靜電圓盤102被移除(例如，在第12圖中未圖示)以顯示設置在溫度控制基底106上的下伏黏接層1202。黏接層1202可以與如上所述之黏接層類似的方式被製造並且用於固定圓盤102至基底106。靜電夾盤總成1200與如上所述之靜電夾盤總成1100實質相同。更特定言之，黏接層1202包括由終止在出口316處之至少一個通道1210分離的複數個區段1204。複數個區段1204包括限定至少一個次區段1220的至少一個主區段1222，不同之處在於其中分離區段1220、1222之次通道1224藉由連接通道1226連接至通道1210。由通道1210提供的通氣路徑促進氣體從靜電圓盤102與溫度控制基底106之間逸出。另外，通氣路徑促進接合削弱劑引入到黏接層1202之內部區域306。用於製造區段1220、1222的黏接材料可為類似的或可為不同的。對黏接材料的選擇可用於控制熱傳遞分佈、管理黏接層1102內的應力及/或控制基板支撐表面120的平坦度。
第13圖為包含接合在一起之基板之噴淋頭總成1300的分解截面圖。第14圖為沿第13圖之剖面線14-14所取之噴淋頭總成1300的橫截面視圖。參照第13圖與第14圖兩者，噴淋頭總成1300包括藉由黏接層1302耦接至氣體分 配板1354的噴淋頭1352。黏接層1302包括與形成在噴淋頭1352中的孔1312以及形成在氣體分配板1354中的孔1314對準的複數個孔1308。孔1312、1324允許氣體在晶圓處理期間穿過噴淋頭總成1300。
黏接層1302接合噴淋頭1352與氣體分配板1354之配合面。黏接層1302由一或更多個區段1304組成。在具有兩個或兩個以上區段1304的實施例中，區段1304中之一或更多者可藉由通道1310與其他區段1304分離。或者，該等區段1304之一或更多者可與形成黏接層1302之其他區段1304中的一或更多者相連。黏接層1302可由一黏接材料形成以控制熱傳遞分佈、管控黏接層1302內的應力及/或控制噴淋頭總成1300之氣體分配板1354的平坦度。
黏接層1302經由一或更多個通道1310通氣至噴淋頭總成1300之外部直徑1358(例如，外徑)。來自噴淋頭1352與氣體分配板1354之間的黏接層1302之內部區域1306的揮發物可經由一或更多個通道1310從噴淋頭總成1300之中心釋氣。通道1310之至少一者終止在形成在噴淋頭總成1300之外部直徑1358上的出口1316處。在一個實施例中，通道1310之至少一者界定在分離的黏接區段1304之間的黏接層1302中，該等分離的黏接區段1304界定黏接層1302之平面。儘管在第13圖中圖示約60度排列的六個通道1310，但是通道1310可具有其他幾何形狀、密度、寬度、數目、間距或其他配置。黏接層1302、通道1310及/或區段1304可另外以上文參照用於靜電圓盤中之黏接層所論述的任一方式配 置，以實現如上所述的優點。
通道1310亦為接合削弱劑提供通向黏接層1302之內部區域的路徑，以削弱黏接層1302。接合削弱劑允許基板(例如，噴淋頭1352與氣體分配板1354)更容易被分離以用於整修。因此，與用於移除習知噴淋頭總成中之整體黏接層的習知方法相比，通道1310允許對噴淋頭總成1300之更快速且更具成本效率的整修，其中對噴淋頭1352與氣體分配板1354的破壞明顯減少。
第15圖為總成1500之頂部分解透視圖。總成1500包括藉由黏接層1504固定的至少兩個基板1502、1506。總成1500另外包括經配置以使黏接層1504通氣至總成1500之外部1550的至少一個通道1510。通道1510為從黏接層1504釋氣的揮發物從基板1502、1506之間逸出提供路徑。
總成1500可為一系統或組件，該系統或組件經設計以在超淨的(例如，淨室)環境中、在電漿處理系統或其他系統中的真空條件下使用以減輕由於從基板1502、1506之間的黏接層釋出氣體引起的釋氣污染及/或分層風險。總成1500亦可為一組件，其中可需要對黏接層1504的化學削弱，用於基板1502、1506的稍後分離。
總成1500可為用於半導體真空處理腔室的組件，該半導體處理腔室具有暴露於電漿環境之總成1500之外表面1550的至少一部分。在一個實施例中，總成1500為蓋子總成，其中第一基板1502為蓋子的第一部分且第二基板1506為蓋子的第二部分(諸如加熱器)。在另一實施例中，總成 1500為基板支撐台座總成，其中第一基板1502為基板支撐台座的第一部分且第二基板1506為基板支撐台座的第二部分(諸如加熱器)。在另一實施例中，總成1500為用於腔室壁或基板支撐的襯墊總成，其中第一基板1502為襯墊的第一部分且第二基板1506為襯墊的第二部分。在又另一實施例中，總成1500可為兩部分的環(諸如蓋環、沉積環、聚焦環等)，其中第一基板1502為環的第一部分且第二基板1506為環的第二部分。在又另一實施例中，總成1500為兩部分的遮蔽件，其中第一基板1502為遮蔽件的第一部分且第二基板1506為遮蔽件的第二部分。
黏接層1504可如上參照第3-12圖所述進行製造與配置。穿過黏接層1504形成的一或更多個通道1510在總成1500之外部1550上具有至少一個出口1512，以促進黏接層1504的釋氣。另外，穿過黏接層1504形成的一或更多個通道1510可用於將接合削弱劑引入到黏接層1504的內部區域1514以用於分離接合的基板1502、1506。
如第16圖中所圖示，穿過黏接層1504形成的通道1510可另外包括在基板1502、1506之至少一者中形成的部分1602。基板1502、1506之至少一者中的通道1510之部分1602的形成實質確保通道1510不會在以下情況下關閉：定界通道1510之黏接層1504的側壁1606由於黏接層1504中感應的應力、區段1508的錯位或由於其他原因而膨脹(如由虛線1604所指示)。
第17圖為總成1700的頂部分解透視圖。總成1700 包括由黏接層1704固定的至少兩個基板1702、1706。總成1700亦包括在基板1702、1706之至少一者中形成的至少一個通道1710。通道1710經配置以使固定兩個基板1702、1706的黏接層1704通氣至總成1700的外部1750。通道1710的至少一個側定界黏接層1704。通道1710為從黏接層1704釋氣的揮發物從基板1702、1706之間逸出提供路徑。總成1700可為如上參照總成1500所述的系統或組件。
黏接層1704可如上參照第3-16圖所述進行製造與配置，且可視情況包括在黏接層1704中形成的通氣通道(亦即，在第17圖中未圖示的通道310、510、610、710、810、910、1010、1210、1310、1510)。在基板1702、1706之至少一者中形成的一或更多個通道1710由黏接層1704定界在至少一個側上並且在總成1700之外部1750上具有至少一個出口1712以促進黏接層1704的釋氣。另外，通道1710可用於將接合削弱劑引入至黏接層1704的內部區域1714，以用於分離接合的基板1702、1706。
第18圖為製造總成之方法1800的方塊圖。總成可包括諸如上文參照第3-17圖所述之黏接層固定的至少兩個基板。方法1800大體包括以下步驟：將黏接層塗覆至第一基板上。將第二基板置放至黏接層上，用於將兩個基板附接在一起。黏接層具有在基板之間橫向延伸至總成之外部之通道的至少一側。使基板與黏接層經受接合工序，並且使來自基板之間的黏接層的揮發物經由通道釋氣。
在一個實施例中，方法1800藉由清潔待經裝配以形 成總成(諸如腔室組件)之兩個基板的配合面始於步驟1802。可藉由用溶劑、去離子水或其他適合的清潔劑擦拭配合面來完成清潔。可視情況粗糙化兩個基板之配合面。
在步驟1804處，將黏接層塗覆至配合面之至少一者。黏接層可為預先形成之黏接薄片(可被鋪設)或流體(例如，可被分配、絲網印刷、掩蓋或以期望圖案塗覆的糊膏)的形式。在一個實施例中，黏接層包含固定至基板之配合面之至少一者的複數個預切形狀。黏接層可經輾滾以實質移除氣泡並且確保黏接層相對於配合面為實質平坦的。以界定通向腔室組件之外部之一或更多個通道的側的方式將黏接層塗覆至配合面之至少一者。通道經配置以在期望稍後分離基板時允許從黏接層釋氣的揮發物從基板之間逸出及/或允許接合削弱劑在分離期間引入到黏接層之內部區域中。
在步驟1806處，移除設置在黏接層上的任一釋放襯墊且精確對準另一基板並置於黏接層上，從而將兩個基板固定在一起。
在步驟1808處，基板與黏接層經受適於所使用之黏接劑之類型的接合工序。對於用於總成之示例性丙烯酸基黏接層，接合工序可包括在高壓釜中烘焙預定時段。接合工序可在真空下執行以增強揮發物從黏接層釋氣。定界黏接層之通道允許對包含黏接層之黏接材料更快及更徹底的固化，以及允許從黏接層釋氣之任一揮發物從基板之間逸出。
在步驟1810處，清潔、測試接合的總成並且準備裝運。
第19圖為整修總成之方法1900的方塊圖。總成(諸如如上參照第3-17圖所述之總成)可包括藉由黏接層固定的至少兩個基板。黏接層之至少一個側定界在基板之間橫向延伸至總成之外部的通道。方法1900大體包括以下步驟：將接合削弱劑經由通道引入至黏接層之內部區域；分離基板；整修第一基板，以及使用經整修的第一基板形成整修總成。
在步驟1902處，藉由將接合削弱劑經由具有由黏接層定界之至少一個側的通道引入至黏接層之內部區域，削弱由黏接層形成的接合。通道從總成之外部延伸進入黏接層之內部區域。接合削弱劑可為適於削弱包含黏接層之特定黏接材料之接合的溶劑或其他材料。可藉由使接合削弱劑經由通道流至內部區域完成接合削弱劑至黏接層之內部區域的引入。因為通道具有由黏接層定界的至少一個側，所以接合削弱劑跨黏接層之大區域而接觸。另外，基板可被加熱以增強由接合削弱劑對黏接層的化學侵蝕。
在步驟1904處，分離基板。分離基板之步驟可視情況包括以下步驟：撬開基板。
在步驟1906處，為基板之至少一者修整表面。舉例而言，藉由暴露於電漿環境而產生麻點的表面可具有經移除留下實質無麻點表面之表面的部分。可藉由機械加工、磨削、珠粒噴擊、噴磨、化學機械研磨、磨光或其他適用技術移除表面之部分。
在經修整表面的基板為陶瓷靜電圓盤的情況下，新陶瓷材料層可設置在修整表面後的表面上。新陶瓷材料層可 噴射沉積或以其他方式接合至基板。沉積在基板上的新陶瓷材料層隨後經加工以添加表面特徵(諸如檯面、表面氣體分配通道等)。
在經修整表面的基板為氣體分配板的情況下，修整表面使暴露於電漿環境的表面實質恢復至等同於新氣體分配板之表面粗糙度的表面粗糙度。對表面的恢復可包括材料移除與研磨製程。舉例而言，表面可被研磨至約20Ra或更低的表面粗糙度。
在其他實施例中，可用新的或不同的基板替換一個基板而非修整分離基板之一者的表面。
在步驟1908處，經修整表面(或更換)的基板為乾淨的並且準備好與第二基板結合。第二基板可為再生基板(諸如，經修整表面之基板先前在步驟1902所接合之基板)或新基板。可藉由用溶劑、去離子水或其他適合的清潔劑擦拭配合面來完成對兩個基板之配合面的清潔。可在結合之前視情況粗糙化兩個基板之配合面。
在步驟1910處，經修整表面之基板藉由黏接層結合至第二基板。基板結合技術可為如上所述之方法1800或其他適合的結合技術。
總而言之，已揭示接合基板的方法與藉由此方法製造之總成，以及整修該等總成之改良方法。總成利用具有由用於結合兩個基板之黏接劑定界之至少一個通道的黏接層。黏接劑中的通道改良總成之製造、效能以及整修。通道為揮發性氣體在總成之固化或使用期間從黏接層釋氣並且從基板 之間逸出提供通氣路徑。有利地，通氣路徑增強對黏接層之更佳固化、改良溫度分佈控制、允許用於增強之平坦度控制的總成內部之壓力管控，並且允許對基板之更有效的並且更小破壞性的分層/分離。本文描述之本發明尤其可用於半導體真空處理腔室組件(亦即，總成)，諸如靜電夾盤總成與噴淋頭總成等。然而，本發明亦可用於其他應用，該等應用中需要使固定兩個或兩個上基板之黏接層通氣的能力。
儘管上文係針對本發明之實施例，但可在不脫離本發明之基本範疇的情況下設計本發明之其他實施例與進一步實施例，且本發明之範疇由以下申請專利範圍決定。
102‧‧‧靜電圓盤
106‧‧‧溫度控制基底
110‧‧‧升舉銷孔
116‧‧‧升舉銷孔
118‧‧‧升舉銷孔
120‧‧‧基板支撐表面
300‧‧‧靜電夾盤總成
302‧‧‧黏接層
304‧‧‧區段
306‧‧‧內部區域
308‧‧‧外部直徑
310‧‧‧通道
312‧‧‧邊緣
314‧‧‧邊緣
316‧‧‧出口
360‧‧‧密封環

Claims (18)

  1. 一種總成，包含：一第一基板；一第二基板；一黏接層，該黏接層固定該第一基板與該第二基板；及一通道，該通道具有藉由該黏接層定界的至少一個側並且具有暴露於該總成之一外部的一出口。
  2. 如請求項1所述之總成，其中該黏接層包含：複數個區段。
  3. 如請求項2所述之總成，其中該複數個區段包含：由不同黏接材料製造的至少兩個區段。
  4. 如請求項2所述之總成，其中該複數個區段包含：一第一區段，該第一區段由具有不同於包含一第二區段之一第二黏接材料之一導熱係數的一第一黏接材料組成。
  5. 如請求項2所述之總成，其中該複數個區段包含：一第一區段，該第一區段由具有不同於包含一第二區段之一第二黏接材料之一強度的一第一黏接材料組成。
  6. 如請求項1所述之總成，其中該黏接層具有大於約0.3W/mK的一導熱率。
  7. 如請求項1所述之總成，其中該第一基板為一靜電圓盤或氣體分配板。
  8. 一種製造一總成的方法，該方法包含以下步驟：將一黏接層塗覆至一第一基板上；將一第二基板置放至該黏接層上，從而將該兩個基板固定在一起，該黏接層定界在該等基板之間橫向延伸至該總成之一外部之一通道的至少一個側；及使該等基板與該黏接層經受一接合工序，並且允許揮發物從該黏接層釋氣以經由該通道從該等基板之間逸出。
  9. 一種整修具有藉由一黏接層結合在一起之兩個基板之一總成的方法，其中該黏接層之至少一個側定界在該等基板之間橫向延伸至該總成之一外部的一通道，該方法包含以下步驟：將一接合削弱劑經由該通道引入至該黏接層之一內部區域；分離該等基板；整修該第一基板；及使用該經整修之第一基板形成一整修的總成。
  10. 如請求項9所述之方法，其中形成該整修總成之步驟進一步包含以下步驟：使該經整修之第一基板結合至一經整修之第二基板或一新第二基板中之一者。
  11. 如請求項9所述之方法，其中形成該整修總成之步驟進一步包含以下步驟：允許使該經整修之第一基板結合至一經整修之第二基板或一新第二基板中之一者的一新黏接層經由一通道通氣，該通道具有由該黏接層定界之一個側並且在該等基板之間延伸至該整修總成之一外部。
  12. 一種靜電夾盤總成，包含：一靜電圓盤；一溫度控制基底；一黏接層，該黏接層固定該靜電圓盤與該溫度控制基底；及一通道，該通道具有藉由該黏接層定界之至少一個側並且具有暴露於該總成之一外部的一出口。
  13. 如請求項12所述之總成，其中該通道界定在形成該黏接層之複數個區段之間。
  14. 如請求項12所述之總成，該總成進一步包含限定該黏接層的一密封環。
  15. 如請求項12所述之總成，其中該黏接層具有大於約0.3W/mK的一導熱率。
  16. 如請求項13所述之總成，其中該複數個區段包含：由不同黏接材料製造的至少兩個區段。
  17. 如請求項13所述之總成，其中該複數個區段包含：一第一區段，該第一區段由具有不同於包含一第二區段之一第二黏接材料之一導熱係數的一第一黏接材料組成。
  18. 如請求項13所述之總成，其中該複數個區段包含：一第一區段，該第一區段由具有不同於包含一第二區段之一第二黏接材料之一強度的一第一黏接材料組成。
TW102130620A 2012-09-19 2013-08-27 接合基板的方法 TWI612609B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201261703220P 2012-09-19 2012-09-19
US61/703,220 2012-09-19

Publications (2)

Publication Number Publication Date
TW201413867A true TW201413867A (zh) 2014-04-01
TWI612609B TWI612609B (zh) 2018-01-21

Family

ID=50341847

Family Applications (2)

Application Number Title Priority Date Filing Date
TW106140096A TWI652762B (zh) 2012-09-19 2013-08-27 接合基板的方法
TW102130620A TWI612609B (zh) 2012-09-19 2013-08-27 接合基板的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW106140096A TWI652762B (zh) 2012-09-19 2013-08-27 接合基板的方法

Country Status (6)

Country Link
US (2) US9627231B2 (zh)
JP (2) JP6389181B2 (zh)
KR (2) KR102172164B1 (zh)
CN (2) CN107680918B (zh)
TW (2) TWI652762B (zh)
WO (1) WO2014046840A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102172164B1 (ko) * 2012-09-19 2020-10-30 어플라이드 머티어리얼스, 인코포레이티드 기판들을 접합하기 위한 방법들
US9437468B2 (en) * 2014-03-29 2016-09-06 Intel Corporation Heat assisted handling of highly warped substrates post temporary bonding
US9415519B2 (en) * 2014-07-01 2016-08-16 Varian Semiconductor Equipment Associates, Inc. Composite end effector and method of making a composite end effector
US9999947B2 (en) * 2015-05-01 2018-06-19 Component Re-Engineering Company, Inc. Method for repairing heaters and chucks used in semiconductor processing
KR20180075667A (ko) 2015-11-02 2018-07-04 컴포넌트 알이-엔지니어링 컴퍼니, 인코포레이티드 고온 반도체 프로세싱에서의 클램핑을 위한 정전 척 및 그 제조 방법
US20170211185A1 (en) * 2016-01-22 2017-07-27 Applied Materials, Inc. Ceramic showerhead with embedded conductive layers
JP6130089B1 (ja) * 2017-02-24 2017-05-17 伸和テクノス株式会社 第１部品の開口部を第２部品で覆う方法
US10967605B2 (en) * 2017-03-17 2021-04-06 The Boeing Company Decorative laminates having an open-cell foam layer
JP7127269B2 (ja) * 2017-10-23 2022-08-30 昭和電工マテリアルズ株式会社 部材接続方法
CN107919316B (zh) * 2017-11-30 2020-05-05 深圳市华星光电技术有限公司 一种柔性显示器基板及其剥离方法
JP6675085B2 (ja) * 2018-04-18 2020-04-01 パナソニックＩｐマネジメント株式会社 Ｉｉｉ族窒化物半導体基板及びその製造方法
MX2020011670A (es) 2018-05-03 2021-02-15 Avery Dennison Corp Laminados adhesivos y método de fabricación de laminados adhesivos.
WO2019231614A1 (en) * 2018-05-31 2019-12-05 Applied Materials, Inc. Extreme uniformity heated substrate support assembly
JP7298161B2 (ja) * 2019-01-18 2023-06-27 Ａｇｃ株式会社 機能層付き基体およびその製造方法
US20210035767A1 (en) * 2019-07-29 2021-02-04 Applied Materials, Inc. Methods for repairing a recess of a chamber component
US11869792B2 (en) * 2021-11-02 2024-01-09 Sky Tech Inc. Alignment mechanism and alignment method of bonding machine

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3765431A (en) * 1969-10-16 1973-10-16 Western Electric Co Apparatus for handling and maintaining the orientation of a matrix of miniature electrical devices
JP2694668B2 (ja) * 1989-05-30 1997-12-24 日本真空技術株式会社 基板保持装置
US5465515A (en) 1993-09-29 1995-11-14 Walieddine; Fadi S. Modular advertising display apparatus
US6639783B1 (en) * 1998-09-08 2003-10-28 Applied Materials, Inc. Multi-layer ceramic electrostatic chuck with integrated channel
US6630218B1 (en) * 1998-12-21 2003-10-07 3M Innovative Properties Company Adhesive sheet and method for producing the same
US6524675B1 (en) * 1999-05-13 2003-02-25 3M Innovative Properties Company Adhesive-back articles
JP2002059363A (ja) * 2000-08-23 2002-02-26 Chemitoronics Co Ltd ウエーハ支持体
WO2003041154A2 (en) * 2001-11-07 2003-05-15 Schlumberger Systemes A method of manufacturing a plurality of assemblies
JP4245868B2 (ja) * 2002-07-19 2009-04-02 東京エレクトロン株式会社 基板載置部材の再利用方法、基板載置部材および基板処理装置
JP4397271B2 (ja) * 2003-05-12 2010-01-13 東京エレクトロン株式会社 処理装置
JP2005116948A (ja) * 2003-10-10 2005-04-28 Nitto Denko Corp 半導体ウエハの加工方法およびそれに用いる両面粘着シート
JP2006135272A (ja) * 2003-12-01 2006-05-25 Tokyo Ohka Kogyo Co Ltd 基板のサポートプレート及びサポートプレートの剥離方法
US7300820B2 (en) * 2004-03-16 2007-11-27 Temic Automotive Of North America, Inc. Adhesive assembly for a circuit board
WO2005100498A1 (ja) * 2004-04-16 2005-10-27 Riken Technos Corporation 粘着シートおよび剥離材
JP4409373B2 (ja) * 2004-06-29 2010-02-03 日本碍子株式会社 基板載置装置及び基板温度調整方法
US7664176B2 (en) 2004-07-09 2010-02-16 Nokia Corporation Method and system for entropy decoding for scalable video bit stream
US7544251B2 (en) 2004-10-07 2009-06-09 Applied Materials, Inc. Method and apparatus for controlling temperature of a substrate
US9607719B2 (en) * 2005-03-07 2017-03-28 The Regents Of The University Of California Vacuum chamber for plasma electric generation system
US7549914B2 (en) * 2005-09-28 2009-06-23 Diamex International Corporation Polishing system
JP5318324B2 (ja) * 2005-12-06 2013-10-16 東京応化工業株式会社 サポートプレートの貼り合わせ方法
JP4668052B2 (ja) * 2005-12-06 2011-04-13 東京応化工業株式会社 剥離装置
JP5019811B2 (ja) * 2006-07-20 2012-09-05 東京エレクトロン株式会社 静電吸着電極の補修方法
US7834453B2 (en) * 2006-07-28 2010-11-16 Taiwan Tft Lcd Association Contact structure having a compliant bump and a test pad
TWI346826B (en) * 2006-10-26 2011-08-11 Taiwan Tft Lcd Ass Bonding structure and method of fabricating the same
JP2008114520A (ja) 2006-11-07 2008-05-22 Matsushita Electric Ind Co Ltd 真空断熱材
DE102006052808A1 (de) 2006-11-09 2008-05-15 Robert Bosch Gmbh Handhubsägemaschine
US9631128B2 (en) 2007-02-09 2017-04-25 Ngk Insulators, Ltd. Bonding material and semiconductor supporting device
JPWO2008114520A1 (ja) * 2007-03-19 2010-07-01 Jsr株式会社 化学機械研磨パッドおよび化学機械研磨方法
US7667944B2 (en) 2007-06-29 2010-02-23 Praxair Technology, Inc. Polyceramic e-chuck
US20090229766A1 (en) * 2008-03-14 2009-09-17 Aveldson Jason L Adhesive removal device
US9543181B2 (en) * 2008-07-30 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Replaceable electrostatic chuck sidewall shield
JP5043771B2 (ja) * 2008-08-02 2012-10-10 ラム リサーチ コーポレーション 静電チャック
KR101582785B1 (ko) * 2008-08-12 2016-01-07 어플라이드 머티어리얼스, 인코포레이티드 정전 척 조립체
CN102449754B (zh) * 2009-05-15 2015-10-21 恩特格林斯公司 具有聚合物突出物的静电吸盘
US10065403B2 (en) * 2009-11-23 2018-09-04 Cyvek, Inc. Microfluidic assay assemblies and methods of manufacture
JP5668413B2 (ja) * 2010-10-29 2015-02-12 日立化成株式会社 半導体装置の製造方法
US20120154974A1 (en) 2010-12-16 2012-06-21 Applied Materials, Inc. High efficiency electrostatic chuck assembly for semiconductor wafer processing
US8878116B2 (en) * 2011-02-28 2014-11-04 Sony Corporation Method of manufacturing solid-state imaging element, solid-state imaging element and electronic apparatus
EP2781569B1 (en) * 2011-11-14 2018-06-20 LG Chem, Ltd. Adhesive film
WO2013080596A1 (ja) * 2011-11-29 2013-06-06 シャープ株式会社 発光デバイスの製造方法
US10124448B2 (en) * 2011-12-31 2018-11-13 Forge Tech, Inc. Apparatus for repairing and improving structural integrity of storage tanks
US9174313B2 (en) * 2011-12-31 2015-11-03 Forge Tech, Inc. Method for repairing and improving structural integrity of storage tanks
KR102172164B1 (ko) * 2012-09-19 2020-10-30 어플라이드 머티어리얼스, 인코포레이티드 기판들을 접합하기 위한 방법들
US20140116615A1 (en) * 2012-10-25 2014-05-01 Central Glass Company, Limited Adhesive Composition, Bonding Method Using Adhesive Composition, and Separation Method After Bonding
US9186748B2 (en) * 2013-07-27 2015-11-17 Forge Tech, Inc. Method for repairing and improving structural integrity of storage tanks
US9199333B2 (en) * 2013-07-28 2015-12-01 Forge Tech, Inc. Method for repairing and improving structural integrity of storage tanks
JP2015078928A (ja) * 2013-10-17 2015-04-23 キヤノン株式会社 流路デバイスおよびその製造方法
DE112016002769T5 (de) * 2015-06-19 2018-03-29 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung, Herstellungsverfahren dafür und elektronisches Gerät

Also Published As

Publication number Publication date
KR20200123293A (ko) 2020-10-28
US9627231B2 (en) 2017-04-18
US10131126B2 (en) 2018-11-20
TWI652762B (zh) 2019-03-01
JP2015532015A (ja) 2015-11-05
CN104685607A (zh) 2015-06-03
KR20150056625A (ko) 2015-05-26
TW201812989A (zh) 2018-04-01
JP6640271B2 (ja) 2020-02-05
US20140099485A1 (en) 2014-04-10
US20170173934A1 (en) 2017-06-22
TWI612609B (zh) 2018-01-21
CN107680918B (zh) 2021-02-23
CN104685607B (zh) 2017-09-15
JP6389181B2 (ja) 2018-09-12
WO2014046840A1 (en) 2014-03-27
CN107680918A (zh) 2018-02-09
JP2018137480A (ja) 2018-08-30
KR102304432B1 (ko) 2021-09-17
KR102172164B1 (ko) 2020-10-30

Similar Documents

Publication Publication Date Title
TWI612609B (zh) 接合基板的方法
US9028646B2 (en) Film adhesive for semiconductor vacuum processing apparatus
JP4657824B2 (ja) 基板載置台、基板処理装置および基板載置台の製造方法
JP5490119B2 (ja) プラズマ処理装置のための複合シャワーヘッド電極アセンブリ
US8418649B2 (en) Composite showerhead electrode assembly for a plasma processing apparatus
US8051548B2 (en) Method of manufacturing an electrostatic chuck
US9604249B2 (en) Innovative top-coat approach for advanced device on-wafer particle performance
KR20110073247A (ko) 최소 응력을 갖는 헤테로 구조물을 제조하기 위한 프로세스
KR20010053289A (ko) 플라즈마 공정을 위한 전극 및 이의 제조 방법과 사용 방법
KR101196441B1 (ko) 정전 척의 리페어 방법
CN102610477A (zh) 用于半导体真空处理装置的薄膜粘合剂
US11728199B2 (en) Substrate support features and method of application
JP2004260201A (ja) 処理装置