KR20110073247A - 최소 응력을 갖는 헤테로 구조물을 제조하기 위한 프로세스 - Google Patents

최소 응력을 갖는 헤테로 구조물을 제조하기 위한 프로세스 Download PDF

Info

Publication number
KR20110073247A
KR20110073247A KR1020100115096A KR20100115096A KR20110073247A KR 20110073247 A KR20110073247 A KR 20110073247A KR 1020100115096 A KR1020100115096 A KR 1020100115096A KR 20100115096 A KR20100115096 A KR 20100115096A KR 20110073247 A KR20110073247 A KR 20110073247A
Authority
KR
South Korea
Prior art keywords
wafer
annealing step
bonding
trimming
heterostructure
Prior art date
Application number
KR1020100115096A
Other languages
English (en)
Other versions
KR101116741B1 (ko
Inventor
알렉상드르 보프레다즈
Original Assignee
에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 filed Critical 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Publication of KR20110073247A publication Critical patent/KR20110073247A/ko
Application granted granted Critical
Publication of KR101116741B1 publication Critical patent/KR101116741B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN

Abstract

헤테로 구조물을 제조하기 위한 프로세스는 제2웨이퍼(120)의 열팽창계수 보다 작은 열팽창계수를 갖는 제1웨이퍼(110)를 상기 제2웨이퍼(120)에 접합하는 단계(S5), 및 적어도 하나의 접합강화 어닐링 단계(S7)를 포함한다. 상기 프로세스는 접합 단계(S5) 후 및 적어도 하나의 접합강화 어닐링 단계(S7) 전에 제1웨이퍼(110)가 적어도 부분적으로 트리밍(trimming)되는 적어도 하나의 트리밍 단계(S5)를 포함하는 것을 특징으로 한다.

Description

최소 응력을 갖는 헤테로 구조물을 제조하기 위한 프로세스{Process for fabricating a heterostructure with minimized stress}
본 발명은 제2웨이퍼 또는 기판 보다 낮은 열팽창 계수를 갖는 제1웨이퍼 또는 기판을 제2웨이퍼에 접합하는 것에 의해 형성된 헤테로 구조물(heterostructure)의 제조에 관한 것이다. 이러한 헤테로 구조물들은 특히 초소형 전자공학 또는 광전자 공학에 사용된다. 본 발명은 특히 SOS 헤테로 구조물(실리콘 온 사파이어(silion-on-sapphire(Al2O3))을 위한 SOS 스탠딩(standing)의 제조에 적용될 수 있다.
룸 온도(20℃)에서 최소 10% 또는 20% 만큼 다른 열팽창 계수를 갖는 두 개의 웨이퍼의 조립시 또는 두 개의 조립된 웨이퍼의 후속 처리시, 예를 들면, 접합강화 어닐(bond-strengthening anneal)의 경우 접합 경계면을 강화시키기 위해 온도가 증가될 때가 있을 수 있다.
도 1은 약 160℃의 온도에서 수행되는 접합강화 어닐시, SOI (silicon-on-insulstor) 구조물에 해당하는 제1웨이퍼 또는 기판(10)을 제2 사파이어 웨이퍼 또는 기판(20)에 접합하는 것에 의해 형성된 헤테로 구조물의 반응을 예시한다. 도 1에 도시된 바와 같이, SOI 구조물의 주성분인 실리콘의 열팽창계수(thermal expansion coefficient; TEC)와 사파이어(Al2O3)의 열팽창계수(TEC)의 차(Si TEC < Al2O3 TEC)는 열 처리시 헤테로 구조물의 가장자리들에 위치한 영역들(Zd)에 높은 분리 응력(debonding stress)(Cd)이 가해지도록 조립 변형을 일으킨다.
이러한 응력들 때문에 웨이퍼들의 가장자리들에는 전이가 불충분하게 되어, 너무 크고 불규칙하게 형성된, 특히, 웨이퍼 가장자리들을 필링오프(peeling off)되게 할 수 있는 링(ring)(제1웨이퍼가 제2웨이퍼 상으로 전이되지 않는 영역)의 출현을 야기한다.
SOS 헤테로 구조물들과 같은 헤테로 구조물들의 경우, SOS 헤테로 구조물들은 구조물, 예를 들면, SOI 구조물을 사파이어 기판과 같은 지지 웨이퍼 또는 기판상에 조립하는 것에 의해 제조된다. 이 경우, SOS 헤테로 구조물의 제조는 사파이어 웨이퍼에 대한 SOI 웨이퍼의 직접 웨이퍼 접합 또는 용해접합, 접합 안정화, 또는 접합강화 어닐, 및 사파이어층 상으로 전이된 실리콘층을 형성하기 위한 SOI 구조물의 박판화(thining)를 포함한다. 박판화는 일반적으로 두 단계, 즉, SOI 구조물의 지지기판의 대부분을 제거하는 제1연마단계, 및 이어서 정지층의 역할을 하는 SOI 구조물의 산화물층까지 화학적으로 식각하는 제2단계로 수행된다. 화학적 식각은 일반적으로 TMAH (tetramethylammonium hydroxide)를 사용하여 수행된다.
위에서 설명한 바와 같은 기판들의 가장자리에서의 분리 응력들(debonding stresses)의 발생은 박판화시 습식 부식제를 접합 경계면 내로 침투시키도록 하는 실리콘층과 사파이어층의 가장자리들에서의 분리를 초래한다. 이러한 침투는 접합을 더 약화시키고 또 전단 응력이 실리콘층에 작용할 때 아래에 있는 사파이어 기판으로부터의 실리콘 표면층의 박리(delamination)가 관찰되는 도 2에 도시한 바와 같은 구조물의 박리를 야기할 수 있다.
마지막으로, 도 3에 도시된 바와 같이, 가장자리 손실(edge loss)(박리로 인한 링(ring)의 확장)은 연마 후 이미 존재한다. 가장자리 손실은 접합강화 어닐시 박리에 기인하고, 또 접합강화 어닐시 실리콘이 비교적 두껍기 때문에 최대한으로 더 커진다.
본 발명의 목적들 중의 하나는 제2웨이퍼 또는 기판의 열팽창계수 보다 낮은 열팽창계수를 갖는 제1웨이퍼 또는 기판을 제2웨이퍼에 접합하는 것에 의해 상술한 바와 같은 기판 가장자리들에서의 박리 및 결함들의 발생을 제한하면서 헤테로 구조물을 제조할 수 있는 해결법을 제공하는 것에 의해 상술한 단점들을 경감시키는 데 있다.
이러한 목적을 위해, 본 발명은 접합 단계 후 및 접합강화 어닐 전에 제1웨이퍼가 적어도 부분적으로 트리밍(trimming)되는 헤테로 구조물을 제조하기 위한 프로세스를 제공한다.
제1웨이퍼의 적어도 일부의 트리밍은 제1웨이퍼의 주변 두께를 감소시키게 하고, 그 결과, 두 웨이퍼의 열팽창계수 차이로 인한 분리 응력들(debonding stresses)의 크기를 감소시킨다. 그러므로, 링, 다시말하면, 기판들의 가장자리에서의 비전이영역의 폭과 균일도(regularity)가 개선된다.
본 발명의 프로세스의 한 실시예에 따르면, 트리밍 단계 후 제1웨이퍼가 트리밍된 부분에서 55㎛ 보다 작거나 같은 두께를 가지도록 하는 단일 트리밍 단계가수행되고, 약 160℃의 온도에서 약 2시간 동안 단일 접합강화 어닐링(annealing) 단계가 수행된다.
본 발명의 프로세스의 다른 실시예에 따르면, 상기 프로세스는 제1 및 제2 접합강화 어닐링 단계, 및 제1웨이퍼가 적어도 부분적으로 트리밍되는 제1 및 제2 트리밍 단계를 포함한다. 이 실시예에서, 제1 트리밍 단계는 제1 어닐링 단계 후 및 제2 어닐링 단계 전에 수행되는 반면, 제2 트리밍 단계는 제2 어닐링 단계 후에 수행된다.
이 실시예는 웨이퍼들의 박리 또는 필오프(peel-off) 없이 단일 트리밍 단계를 사용하여 얻을 수 없는 트림 깊이(trm depths)에 도달할 수 있게 한다.
제1트리밍 단계에 의한 분리 응력들의 부분적인 감소 때문에, 제2 접합강화 어닐링 단계는 제1 접합강화 어닐링 단계 보다 더 높은 온도에서 수행될 수 있다.
본 발명의 프로세스는 SOS 구조물의 제조에 부분적으로 적용될 수 있다. 이 경우, 프로세스는 제1웨이퍼로서 실리콘 또는 SOI 기판을 사용하고 제2웨이퍼로서 사파이어 기판을 사용한다.
본 발명의 한 양상에 따르면, 프로세스는 접합강화 어닐링 단계 또는 단계들 후 제1웨이퍼를 박판화하는 단계를 더 포함하며, 이때 박판화는 제1웨이퍼를 연마한 다음 식각하는 것에 의해 수행된다. 연마는 작업면이 6.7 미크론 이상의 평균입도를 갖는 연마입자들을 포함하는 연마휠을 사용하여 수행된다.
연마를 위해 6.7 미크론 이상의 평균입도를 갖는 연마입자들을 포함하는 연마휠을 사용하는 것은 6.7 미크론 이하의 평균입도를 갖는 연마입자들을 포함하는 휠을 사용할 때 얻는 미세 연마(fine grinding)와 비교하여 거친 연마(coarse grinding)를 얻는다.
출원인은 거친 연마가 연마시 웨이퍼들의 박리의 위험을 최소화하면서도 제1웨이퍼를 박판화할 수 있기 때문에 그러한 거친 연마를 선택하였다. 6.7 미크론 이하의 평균입도를 갖는 연마입자로 연마하면, 너무 큰 접촉력을 인가하는 것을 필요로 하지 않고 다량의 물질을 제거하는 것이 가능하다. 연마시 제1웨이퍼에 관한 휠의 접촉력은 222.5 뉴턴(newtons) 이하이다. 한편, 미세 연마에 상응하는 더 작은 연마 입자들을 사용하면, 미세 휠과 재료 사이의 면적비가 거친 휠과 동일 재료 사이의 면적비 보다 더 커지고, 그 결과, 제1웨이퍼에 관한 휠의 접촉력 및 그에 따른 박리의 위험이 증가한다.
본 발명의 다른 특징들과 장점들은 첨부된 도면들에 관하여 한정되지 않는 예로서 제공되는 본 발명의 특정 실시예들의 다음 설명으로부터 명확해 질 것이다. 도 1은 접합강화 열처리시 SOS 헤테로 구조물 내의 응력을 도시하는 개략 단면도이고,
도 2는 실리콘 온 사파이어 헤테로 구조물(silion-on-sapphire heterostructure)의 박리를 도시하는 사진이고,
도 3은 연마 후 실리콘 온 사파이어 헤테로 구조물 내의 가장자리 손실과 십자형 균열들을 도시하는 사진이고,
도 4a 내지 도 4h는 본 발명의 일실시예에 따른 프로세스를 수행하는 헤테로 구조물의 제조를 도시하는 개략도들이고,
도 5는 도 4a 내지 도 4h에 예시된 헤테로 구조물의 제조시 수행된 단계들의 흐름도이고,
도 6a 내지 도 6i는 본 발명의 다른 실시예에 따른 프로세스를 수행하는 헤테로 구조물의 제조를 도시하는 개략도들이고,
도 7은 도 6a 내지 도 6i에 예시된 헤테로 구조물의 제조시 수행된 단계들의 흐름도이다.
일반적으로, 본 발명의 프로세스는 각각 다른 열팽창계수들을 갖는 최소한 두 개의 웨이퍼(예를 들면, silion-on-sapphire, silion-on-glass 등)를 포함하는 헤테로 구조물의 제조에 적용할 수 있다. 웨이퍼들은 아노딕, 금속 또는 접착제 접합(anodic, metallic or adhesive bonding)과 같은 직접 웨이퍼 접합 또는 어떤 다른 형태의 접합을 사용하여 함께 결합된다. 이 웨이퍼들은 일반적으로 원형이고, 다양한 직경, 특히, 100mm, 150mm, 200mm 또는 300mm의 직경을 가질 수 있다.
소자들은 지지대로 작용하는 다른 웨이퍼에 접합되는 웨이퍼들 중의 하나에 먼저 형성될 수 있다. 이들 소자들은 특히 회로들 또는 접점들, 또는 활성층들과 같은 다수 개의 미세전자 부품들 또는 전자부품의 전부 또는 일부를 형성하는 소자들이다.
본 발명은 더 일반적으로 다른 열팽창계수들을 갖는 웨이퍼들의 결합체로부터 형성된 헤테로 구조물들 뿐 아니라 고온 접합 어닐링에 결딜 수 없는 결합 구조물에 적용할 수 있다.
본 발명은 특히 독점적인 것은 아니지만 사파이어로 만들어진 제1웨이퍼 또는 기판과 SOI 구조물과 같은 실리콘을 포함하는 제2웨이퍼 또는 기판의 결합체로부터 형성된 SOS (silion-on-sapphire) 헤테로 구조물들에 적용할 수 있다.
사파이어 기판 상에 실리콘층을 포함하는 헤테로 구조물들은 특별한 장점들을 갖는다. SOS 구조물들은 저 소비전력의 고주파수 장치들을 제조할 수 있게 한다. 또한, 사파이어 기판들은 예들 들면, 석영 기판들 보다 더 양호하게 열을 매우 잘 방산한다.
도 4a 내지 도 4g 및 도 5는 제1 또는 첫 기판(110)(상부)과 제2 지지 웨이퍼 또는 기판(120)(기부)으로부터 SOS 헤테로 구조물들을 제조하기 위한 프로세스를 도시한다.
도 4b에 도시한 바와 같이, 제1웨이퍼(110)는 실리콘으로 제조된 지지부(113) 상에 실리콘층(111)을 포함하고 실리콘층(111)과 지지부(113) 사이에 매립 산화물층(112)이 배치된 SOI 구조물로 구성된다.
제2웨이퍼(120)는 사파이어 웨이퍼이다(도 4a).
제1웨이퍼(110)를 제2웨이퍼(120)에 접합하기 전에, 접합면(120a)이 준비된다(단계(S1)). 이러한 준비는 특히 화학적 세정(clean), 특히 RCA 세정(즉, 입자들과 탄화수소들을 제거하도록 설계된 SC1(NH4OH, H2O2, H2O) 배쓰(bath)와 금속오염물들을 제거하도록 설계된 SC2(HCl, H2O2, H2O) 배쓰의 조합), CARO 또는 피라냐(Piranha) 세정(H2SO4: H2O2), 또는 오존/물(O3/H2O) 세정으로 이루어진다. 세정 다음에는 세정기(scrubber)로 스크러빙(scrubbing)될 수 있다.
접합 에너지를 더 증가시키기 위해, 제2웨이퍼(120)의 면(120a)은 플라즈마 처리를 사용하여 활성화될 수 있다(단계(S2)).
제1웨이퍼(110)의 실리콘층(111)의 면(111a)에는, 예를 들면, 웨이퍼의 면의 산화에 의해 형성된 열 산화물층(114)이 형성될 수 있다(도 4b, 단계(S3)).
면(111a)은 산화물층이 형성되든 또는 그렇지 않든 역시 플라즈마 처리를 사용하여 활성화될 수 있다(단계(S4)). 기판들(110, 120)의 접합면들의 활성화는 산소, 질소, 아르곤 등을 기반으로 하는 플라즈마에 그것들을 노출시키는 것에 의해 수행될 수 있다. 이러한 목적을 위해 사용되는 설비는 다른 형태들 중에 초기에 축전결합(capacitively-coupled) RIE(reactive ion etching(반응성 이온 식각)) 또는 ICP(inductively-coupled(유도결합)) RIE를 수행하도록 설계된 설비일 수 있다. 더 상세한 내용은, 예를 들면, "유도결합 플라즈마를 구비하거나 구비하지 않는 반응성 이온 식각장치(reactive ion etcher)에서 산소 플라즈마를 사용한 실내온도 웨이퍼 접합"이란 제목의 산즈-벨라스코 등(Sanz-Velasco et al.)의 발표(저널 오브 일렉트로케미칼 소사이어티(Journal of the Electrochemical Society), 150, G155, 2003)를 참조할 수 있다,
이러한 플라즈마들은 특히, MERIE(magnetically-enhanced reactive ion etching)에 의해 반응로의 측벽들에 충전된 종들(species)의 손실을 피하기 위해 자기장에 의해 억제될 수 있다.
플라즈마의 밀도는 저, 중간 또는 고 밀도(또는, 고밀도 플라즈마를 위한 HDP)로 선택될 수 있다.
실제로, 상기 접합의 플라즈마 활성화는 일반적으로 수 초 에서 수 분 동안 플라즈마에 대한 면의 노출이 뒤따르는 RCA 세정(즉, 입자들과 탄화수소들을 제거하도록 설계된 SC1(NH4OH, H2O2, H2O) 배쓰와 금속오염물들을 제거하도록 설계된 SC2(HCl, H2O2, H2O) 배쓰의 조합)과 같은 사전 화학적 세정을 포함한다.
특히, 노출시 유도된 오염물들을 제거하기 위해, 원심 건조(centrifugal drying)가 선택적으로 뒤따르는 수중 헹굼(rinsing in water) 또는 SC1 세정과 같은 하나 이상의 플라즈마 노출후 세정이 수행될 수도 있다. 하지만, 이러한 세정들은 세정기(scrubber)로 스크러빙하여 오염물들의 상당한 비율을 제거하는 것으로 대체될 수 있다.
플라즈마 처리를 사용한 접합면의 활성화는 이 기술분야의 숙련된 기술자들에게 공지되어 있으므로, 명료하게 하기 위해 여기서는 더 상세하게 서술하지 않을 것이다.
일단 준비되면, 면(111a)(산화물(114)이 형성됨)과 면(120a)은 긴밀히 접촉하게 배치되고, 접촉한 면들 사이에 접합파(bonding wave)의 전파를 시작하도록 두 웨이퍼중의 하나에 압력이 가해진다(단계(S5), 도 4c).
공지된 바와 같이, 직접 웨이퍼 접합 또는 직접 접합 원리는 두 면들 사이의 직접 접촉, 다시 말하면, 특정 물질(접착제, 왁스, 땜납(braze) 등)을 사용하지 않는 것을 기초로 한다. 그러한 작업을 수행하기 위해, 접합면들이 충분히 매끄럽고 입자 및 오염물이 없는 상태로 유지되어야 하고 또 접촉이 시작되도록 서로 충분히 밀착하는 것(일반적으로 수 나노미터 이하의 분리가 요구됨)이 필요하다. 이 경우, 두 면들 사이의 끄는 힘은 직접 접합, 즉, 접합될 두 면들의 원자 또는 분자들 사이의 반 데르 발스 힘에 의해 유도된 접합이 발생할 만큼 충분히 강하다. 본 발명에 따르면, 접합강화 어닐이 수행되기 전에 제1웨이퍼가 최소한 부분적으로 트리밍되는 단계, 다시 말하면, 제1웨이퍼의 주변 또는 가장자리에 위치하고 제1웨이퍼의 두께의 전체 또는 일부를 통해 연장된 제1웨이퍼의 환형부분이 제거되는 단계(단계(S6), 도 4d)가 수행된다.
도 4d에 도시된 바와 같이, 트리밍은 제1웨이퍼(110)의 가장자리에서부터 폭(ld)에 대해 수행된다. 100mm, 200mm, 및 300mm 직경의 웨이퍼의 경우, 트림(trim)의 폭(ld)은 일반적으로 2mm와 10mm 사이, 바람직하게는 2mm와 6mm 사이이다.
트림은 주로 제1웨이퍼(110)의 상면의 가장자리 연마에 의해 달성된다. 가장자리 연마는 층의 재료를 기계적으로 마모시켜 없앨 수 있는 연마 휠 또는 어떤 다른 공구를 사용하여 수행될 수 있다.
트리밍은 "점진적(gradual)"일 수 있다. 다시 말하면, 트림은, 최소한 두 단계, 즉, 웨이퍼의 가장자리에 아주 가깝게 수행되는 제1트리밍 단계와 제1웨이퍼의 가장자리로부터 떨어져서 수행되는 제2트리밍 단계로 수행될 수 있다.
또한, 트림은 "복합형(hybrid)"일 수 있다. 다시 말하면, 트림은, 제1웨이퍼를 선결된 깊이로 제한적으로 트리밍하기 위한 하나 이상의 제1 완전 기계적 단계(들)(연마, 마멸(abrasion), 래핑(lapping) 등)과 그에 이은 최소한 부분적으로 비기계적인 수단, 다시 말하면, 습식 식각이라고도 불리는 화학적 식각, 플라즈마 식각 또는 건식 식각이라고도 불리는 반응성 이온 식각, 또는 화학적 기계적 연마(chemical-mechanical polishing(CMP))와 같은 웨이퍼에 대한 기계적인 마찰(rubbing)에만 의존하지 않는 수단을 사용하여 수행되는 제2 트리밍 단계를 포함할 수 있다.
점진적 또는 복합 트리밍의 경우, 특히 웨이퍼 가장자리들의 매크로필링(macropeeling) 및 마이크로필링(micropeeling)의 원인이 되는 가열 및/또는 응력들이 제한된다.
트리밍시, 제1웨이퍼(110)는 접합면(여기서, 열산화물층(114)과 제2웨이퍼(120)의 접합면(120a) 사이의 접촉 평면)에 상응하는 기준평면에서부터 규정된 일정 깊이(Pd)로 제거된다. 깊이(Pd)는 제1웨이퍼의 가장자리에서 제1웨이퍼의 두께의 모두 또는 일부를 제거하도록 선택된다. 여기에 제시된 예에서, 트림 깊이(Pd)는 트리밍 후 제1웨이퍼의 가장자리에서 축소된 두께(e)의 환형부분(1110)이 남아 있도록 선택된다. 본 발명에 따르면, 부분적인 트림 후 형성된 환형부분의 두께는 그 아래에서 웨이퍼 가장자리에 작용되는 비접합 응력이 상당히 감소되기 시작하는 두께인 55㎛ 보다 작거나 같다.
트리밍 후와 제1웨이퍼(110)의 박판화전에, 접합은 소위 접합강화 어닐이라 불리는 것을 사용하여 강화된다(단계(S7)). 접합강화 어닐은 약 160℃의 처리 온도에서 약 2시간 동안 수행된다. 이러한 어닐은 박판화 단계시 링 결함(비전이 주변영역)의 출현을 감소시키고 두 웨이퍼의 박리를 방지한다.
접합강화 어닐시, 제1웨이퍼(110)를 제2웨이퍼(120)에 접합하는 것에 의해 형성된 결합체의 보트인 온도(boat-in temperature)는 80℃ 보다 낮은 것, 예를 들면, 50℃인 것이 바람직하다. 일단 결합체가 어닐링 오븐 내에 놓여지면, 온도 상승(ramp-up), 다시 말하면, 오븐의 온도를 보트인 온도에서 실제 접합강화 어닐 온도 까지 측정한 온도 상승율은 약 1℃/min인 것이 바람직하다. 보트인 온도와 온도 상승을 제어하는 것은 어닐링시 결합체에 작용되는 열응력을 감소시키는데 도움을 준다.
헤테로 구조물의 제조는 제1웨이퍼(110)의 박판화와 함께 계속되어 제1웨이퍼의 일부에 해당하는 전이층(transferred layer)이 형성되도록 한다.
박판화는 먼저 지지부(113)의 대부분을 연마하는 것에 의해 수행된다(단계(S8), 도 4e). 본 발명에 따르면, 연마는 소위 "거친(coarse)" 연마 휠(210)이라 불리는 것, 다시 말하면, 연마면 또는 유효 연마부(211)가 6.7미크론(또는 2000메시(mesh)) 보다 큰 평균 입도, 바람직하게는 15미크론(또는 1000메시) 이상인 평군입도, 더 바람직하게는 31미크론(또는 500메시) 이상인 평균입도를 갖는 연마입자들을 포함하는 휠을 사용하여 수행된다. 연마입자들은 특히 다이아몬드 입자들일 수 있다. 예로서, 세인트고베인(Saint-Gobain)에 의해 판매되는 6.7미크론(또는 2000메시) 평균 입도의 연마 다이아몬드 입자들을 포함하는 휠 모델의 기준은 FINE WHEEL STD - 301017:18BB-11-306-B65JP-5MM 11,100x1,197X9,002 MC176261 69014113064 POLISH#3JP1,28BX623D-5MM이다. 44미크론(또는 325메시) 평균입도의 연마 다이아몬드 입자들을 포함하는 휠 모델의 기준은 COARSE WHEEL STD - 223599:18BB-11-32B69S 11,034 x 1-1/8 X9,001 MD15219669014111620 COARSE #3R7B69 - 1/8이다.
연마시, 두 웨이퍼 결합체는, 예를 들면, 흡입 시스템 또는 정전 시스템을 사용하여 제2웨이퍼(120)를 고정하도록 설계된 판(222)을 포함하는 척(chuck)(220)을 사용하여 지지 기판(120)의 뒷면에 고정된다. 연마시, 척(220)은 고정되는 반면, 휠(210)은 그 축(212)에 관해 회전된다. 선택적으로, 척(220) 역시 축(221)에 관해 회전할 수 있고, 휠(210)은 회전하거나 그렇지 않게 제조될 수 있다.
연마는 제1웨이퍼(110)의 노출면(110b)에 대항하여 휠(210)의 유효 연마면(211)을 유지하는 것에 의해 수행된다. 큰 입도의 연마입자들 때문에 제1웨이퍼(110)의 재료는 휠(210)을 결합체에 과도하게 큰 접촉력(FA)으로 가압함이 없이 효율적으로 제거될 수 있고, 그에 따라 두 개의 접합 웨이퍼가 박리될 위험은 감소된다. 면 또는 유효 연마부가 6.7미크론(또는 2000메시)의 평균입도를 갖는 연마입자들을 포함하는 휠의 경우, 최대 접촉력은 약 222.5 뉴턴(newtons)(50 lbs)이다. 이러한 최대 접촉력은 연마입자들의 입도 증가와 함께 감소된다. 예를 들면, 면 또는 유효 연마부가 44미크론(또는 325메시)의 평균입도를 갖는 연마입자들을 포함하는 휠의 경우, 최대 접촉력은 약 133.5 뉴턴(30 lbs)이다.
연마는 사파이어 지지 기판의 면(120a)로부터 약 65㎛에서 정지된다.
이러한 박판화 단계에서, 다시 말하면, 제2 화학적 박판화 단계 전에 접합을 강화하고 제2 박판화 단계시 습식 부식제의 접합면 내부로의 침투를 방지하도록 연마후 어닐이 수행된다(단계(S9), 도 4f). 연마시 거친 연마 휠이 사용되기 때문에, 지지부(113)의 남은 부분(113a)은 균열들이 나타나도록 야기하는 가공 경화면(도 4f)을 갖는다. 균열들이 나타나는 것을 방지하기 위해, 연마후 어닐은 150℃와 170℃ 사이의 온도로 제한된다. 연마후 어닐은 약 30분에서 4시간 사이의 시간 동안 수행된다.
초기 기판의 박판화는 남은 부분(113a)의 식각과 함께 계속된다(단계(S10), 도 4g). 이러한 부분은 소위 습식 식각이라 불리는 화학적 식각, 예를 들면, TMAH(tetramethylammonium hydroxide) 습식 식각에 의해 제거될 수 있다.
남은 부분(113a)은 소위 플라즈마 식각 또는 건식 식각이라 불리는 반응성 이온 식각에 의해서도 제거될 수 있다. 이러한 식각 기술은 이 기술분야의 숙련된 기술자들에게 공지되어 있다. 반응성 이온 식각은 식각될 웨이퍼의 면 또는 층과 이온화 가스의 화학적 반응과 이온 충격을 모두 포함하는 물리적 화학적 식각임이 상기될 것이다. 가스의 원자들은 층 또는 웨이퍼의 원자들과 반응하여 펌핑 장치에 의해 제거되는 새로운 휘발성 종들(volatile new species)을 형성한다. 산화물층(112)은 식각정지층으로 사용된다. 식각 후, 층(112)은 실리콘 층(111)의 적어도 일부에 해당하는 전이층(115)을 남기도록, 예를 들면, HF 탈산(dioxidation)에 의해 제거된다(단계(S11), 도 4h). 하지만, 필요할 경우, 산화물층(112)은 보존될 수 있다.
지금부터 본 발명의 프로세스의 다른 실시예가 도 6a 내지 도 6i 및 도 7에 관하여 서술될 것이다. 이 실시예는 제1웨이퍼의 트리밍과 접합강화 어닐이 두 단계들에서 모두 수행된다는 점에서 도 4a 내지 도 4h 및 도 5와 관련하여 상술한 실시예와 다르다.
상술한 바와 같이, 실리콘으로 제조된 지지부(313) 상에 실리콘층(311)을 포함하고 실리콘층(311)과 지지부(313) 사이에 매립 산화물층(312)이 배치된 SOI 구조물로 구성된 제1웨이퍼(310)(도 6b)와 제2 사파이어 웨이퍼(320)(도 6a)이 사용된다. .
웨이퍼들을 접합하기 전에 제2웨이퍼(320)의 접합면(320a)이 준비되어(단계(S20)) 플라즈마 처리를 사용하여 활성화되는 반면(단계(S21)), 제1웨이퍼(310)의 실리콘층(311)의 면(311a)은 열 산화물층(314)이 형성되어(도 6b, 단계(S22)) 플라즈마 처리를 사용하여 활성화된다(단계(S23)). 플라즈마 처리들은 상술한 것과 동일한 조건에서 수행된다.
이어서, 제1 및 제2 웨이퍼들(310, 320)은, 면(311a)(산화물(314)이 형성됨)을 면(320a)과 긴밀히 접촉하게 배치한 다음 접촉한 면들 사이에 접합파(bonding wave)의 전파를 시작하도록 두 웨이퍼중의 하나에 압력이 가하는 것에 의해 접합된다(단계(S24), 도 6c).
트림은 트리밍 후 제1웨이퍼의 가장자리에서 축소된 두께(e1)의 환형부분(3110)이 남아있도록 제1웨이퍼(310)에서 폭(ld)과 깊이(Pd1)로 수행되는 제1트리밍 단계를 사용하여 시작된다(단계(S25), 도 6d). 이러한 제1트림 후 형성된 환형부분의 두께(e1)는 그 아래에서 웨이퍼 가장자리에 작용되는 비접합 응력이 상당히 감소되기 시작하는 두께인 50㎛ 보다 작거나 같다.
이러한 제1트리밍 단계 후, 제1 접합강화 어닐링 단계(단계(S26))가 수행된다. 제1웨이퍼(310)의 트리밍이 아직 완료되지 않았기 때문에, 제1 접합강화 어닐링 단계는 중간 온도에서 수행된다. 제1 접합강화 어닐의 온도는 제1트리닝 단계 후 남아있는 환형부분(3110)의 두께(e1)에 좌우된다. 이 두께가 작으면 작을 수 록 어닐 온도는 더 높아질 수 있다. 제1 접합강화 어닐링 단계는 180℃와 200℃ 사이의 온도에서 30분에서 4시간 사이의 시간 동안 수행될 수 있다.
그 다음, 제1웨이퍼(310)의 트림은 환형부분(3110)의 두께를 제2두께(e2) 까지 더 감소시키도록 제1웨이퍼(310)에서 깊이(Pd2) 까지 수행되는 제2트리밍 단계를 사용하여 완료된다(단계(S27), 도 6e). 제1 및 제2웨이퍼 사이의 접합 경계면이 이미 제1 접합강화 어닐에 의해 강화되었기 때문에, 제2트리밍 단계는 결합체에 대한 손상의 위험없이 상당한 깊이(Pd2) 까지 수행될 수 있다. 제2트리밍 단계 후 환형부분(3110)의 두께(e2)는 특히 45㎛ 이하 또는 45㎛와 동일하거나 심지어 0일 수 있다.
이어서, 제2접합강화 어닐링 단계가 수행된다(단계(S28)). 이 제2접합강화 어닐링 단계는 웨이퍼 가장자리들에서 비접합 응력들이 제2트리밍 단계에 의해 상당히 감소되었기 때문에 제1 어닐의 온도 보다 더 높은 온도로 수행될 수 있다. 이러한 제2어닐링 단계는 200℃와 250℃ 사이의 온도에서 30분에서 4시간 사이의 시간 동안 수행될 수 있다.
제1 및 제2트리밍 단계들은 각각, 연속적인 기계적 트리밍, 점진적인 트리밍 또는 복합 트리밍에 의해 수행될 수 있다.
다음으로, 제1웨이퍼(310)는 상기 제1웨이퍼의 일부에 해당하는 전이층이 형성되도록 박판화된다. 박판화는 먼저 지지부의 대부분을 연마하여 제거하는 것에 의해 수행된다(단계(S29), 도 6f). 상술한 것과 동일한 방법으로, 연마는 소위 "거친(coarse)" 연마 휠(410)이라 불리는 것, 다시 말하면, 연마면 또는 유효 연마부(411)가 6.7미크론(또는 2000메시) 보다 큰 평균 입도, 바람직하게는 15미크론(또는 1000메시) 이상인 평균입도, 더 바람직하게는 31미크론(또는 500메시) 이상인 평균입도를 갖는 연마입자들을 포함하는 휠을 사용하여 수행된다. 두 웨이퍼 결합체는, 예를 들면, 흡입 또는 정전 시스템을 사용하여 제2웨이퍼(320)를 고정하도록 설계된 판(422)을 포함하는 척(420)을 사용하여 지지 기판(320)의 뒷면에 의해 고정된다. 연마시, 척(420)은 고정되는 반면, 휠(410)은 그 축(412)에 관해 회전될 수있다. 선택적으로, 척(420) 역시 축(421)에 관해 회전할 수 있고, 휠(410)은 회전하거나 그렇지 않게 제조될 수 있다.
큰 입도의 연마입자들 때문에 제1웨이퍼(310)의 재료는 휠(410)을 결합체에 과도하게 큰 접촉력(FA)으로 가압하지 않고 효율적으로 제거될 수 있고, 그에 따라 두 개의 접합 웨이퍼가 박리될 위험은 감소된다. 연마는 사파이어 지지 기판의 면(320a)로부터 약 120㎛에서 정지된다.
제2 화학적 박판화 단계 전에 접합을 강화하고 제2 박판화 단계시 습식 부식제의 접합면 내부로의 침투를 방지하도록 연마후 어닐이 수행된다(단계(S30), 도 6g). 연마시 거친 연마 휠이 사용되기 때문에, 지지부(313)의 남은 부분(313a)은 균열들이 나타나도록 야기하는 가공 경화면(도 6g)을 갖는다. 균열들이 나타나는 것을 방지하기 위해, 연마후 어닐은 150℃와 170℃ 사이의 온도로 제한된다. 연마후 어닐은 약 30분에서 4시간 사이의 시간 동안 수행된다.
초기 기판의 박판화는 남은 부분(313a)의 식각과 함께 계속된다(단계(S31), 도 6h). 이러한 부분은 소위 습식 식각이라 불리는 화학적 식각, 예를 들면, TMAH(tetramethylammonium hydroxide) 습식 식각에 의해 제거될 수 있다. 남은 부분(313a)은 반응성 이온 식각에 의해서도 제거될 수 있다.
산화물층(312)은 식각정지층으로 사용된다. 식각 후, 층(312)은 실리콘 층(311)의 적어도 일부에 해당하는 전이층(315)을 남기도록, 예를 들면, HF 탈산(dioxidation)에 의해 제거된다(단계(S32), 도 6i). 하지만, 필요할 경우, 산화물층(312)은 보존될 수 있다.
이러한 본 발명의 프로세스의 실시예는 필요 트림 깊이가 결합체 손상의 위험 없이 바로 한 단계로 도달될 수 없을 때 특히 유리하다. 이 실시예는 약한 접합 경계면을 갖는 결합체에서 딥 트림(deep trim)시 웨이퍼들의 주변 근처의 특정 영역들에서 두 웨이퍼 중의 하나의 박리를 야기하는 "매크로 필오프(macro peel-off)"로 불리는 필오프 문제를 피할 수 있게 한다.
110, 310: 제1웨이퍼 111, 311: 실리콘층
111a, 120a, 311a, 320a:면 112, 312: 산화물층 113, 313: 지지부 115, 315: 전이층
120, 320: 제2웨이퍼 210, 410: 휠
211, 411: 연마면 220, 420: 척
222, 422: 판 1110, 3110: 환형부분

Claims (14)

  1. 제2웨이퍼(120)의 열팽창계수 보다 작은 열팽창계수를 갖는 제1웨이퍼(110)를 상기 제2웨이퍼(120)에 접합하는 단계, 및 적어도 하나의 접합강화 어닐링 단계를 포함하는 헤테로 구조물을 제조하기 위한 프로세스에 있어서,
    상기 프로세스는 상기 접합 단계 후 및 상기 적어도 하나의 접합강화 어닐링 단계 전에 상기 제1웨이퍼(110)가 적어도 부분적으로 트리밍(trimming)되는 적어도 하나의 트리밍 단계를 포함하는 것을 특징으로 하는 헤테로 구조물을 제조하기 위한 프로세스.
  2. 제1항에 있어서, 상기 제1웨이퍼(110)는 상기 적어도 하나의 트리밍 단계 후 트리밍된 부분(1110)에서 55㎛ 보다 작거나 같은 두께를 가지는 것을 특징으로 하는 헤테로 구조물을 제조하기 위한 프로세스.
  3. 제1항과 제2항 중의 어느 한 항에 있어서, 상기 적어도 하나의 접합강화 어닐링 단계는 약 160℃의 온도에서 약 2시간 동안 수행되는 것을 특징으로 하는 헤테로 구조물을 제조하기 위한 프로세스.
  4. 제1항에 있어서,
    상기 프로세스는 제1 및 제2 접합강화 어닐링 단계, 및 상기 제1웨이퍼가 적어도 부분적으로 트리밍되는 제1 및 제2 트리밍 단계를 포함하고,
    상기 제1 트리밍 단계는 상기 제1 어닐링 단계 후 및 상기 제2 어닐링 단계 전에 수행되는 반면, 상기 제2 트리밍 단계는 상기 제2 어닐링 단계 후에 수행되는 것을 특징으로 하는 헤테로 구조물을 제조하기 위한 프로세스.
  5. 제4항에 있어서, 상기 제2 접합강화 어닐링 단계는 제1 접합강화 어닐링 단계 보다 높은 온도에서 수행되는 것을 특징으로 하는 헤테로 구조물을 제조하기 위한 프로세스.
  6. 제1항 내지 제5항 중의 어느 한 항에 있어서, 상기 제1웨이퍼(110)는 실리콘 또는 SOI 기판인 것을 특징으로 하는 헤테로 구조물을 제조하기 위한 프로세스.
  7. 제1항 내지 제6항 중의 어느 한 항에 있어서, 상기 제2웨이퍼(120)는 사파이어 기판인 것을 특징으로 하는 헤테로 구조물을 제조하기 위한 프로세스.
  8. 제7항에 있어서, 상기 프로세스는 상기 접합강화 어닐링 단계 또는 단계들 후, 상기 제1웨이퍼(110)를 박판화하는 단계를 더 포함하고, 상기 박판화는 상기 제1웨이퍼를 연마한 다음 식각하는 것에 의해 수행되는 것을 특징으로 하는 헤테로 구조물을 제조하기 위한 프로세스.
  9. 제8항에 있어서, 상기 연마는 작업면이 6.7 미크론 보다 큰 평균입도를 갖는 연마입자들을 포함하는 휠을 사용하여 수행되는 것을 특징으로 하는 헤테로 구조물을 제조하기 위한 프로세스.
  10. 제1항 내지 제9항 중의 어느 한 항에 있어서, 상기 접합강화 어닐링 단계 또는 단계들 동안, 상기 헤테로 구조물의 보트인 온도(boat-in temperature)는 80℃ 보다 작은 것을 특징으로 하는 헤테로 구조물을 제조하기 위한 프로세스.
  11. 제1항 내지 제9항 중의 어느 한 항에 있어서, 상기 접합강화 어닐링 단계 또는 단계들 동안, 상기 온도 상승(ramp-up)은 약 1℃/min인 것을 특징으로 하는 헤테로 구조물을 제조하기 위한 프로세스.
  12. 제1항 내지 제11항 중의 어느 한 항에 있어서, 상기 프로세스는 상기 두 개의 웨이퍼(110, 120)의 접합 전에 상기 제1웨이퍼(110)의 접합면에 산화물층(114)을 형성하는 단계를 포함하는 것을 특징으로 하는 헤테로 구조물을 제조하기 위한 프로세스.
  13. 제1항 내지 제12항 중의 어느 한 항에 있어서, 상기 프로세스는 상기 두 개의 웨이퍼(110, 120)의 접합 전에 상기 두 개의 웨이퍼의 적어도 한 개의 접합면을 활성화시키는 단계를 포함하는 것을 특징으로 하는 헤테로 구조물을 제조하기 위한 프로세스.
  14. 제9항 내지 제13항 중의 어느 한 항에 있어서, 상기 연마시, 상기 제1웨이퍼에 관한 상기 휠의 접촉력은 222.5 뉴턴(newtons) 이하인 것을 특징으로 하는 헤테로 구조물을 제조하기 위한 프로세스.
KR1020100115096A 2009-12-23 2010-11-18 최소 응력을 갖는 헤테로 구조물을 제조하기 위한 프로세스 KR101116741B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0959473 2009-12-23
FR0959473A FR2954585B1 (fr) 2009-12-23 2009-12-23 Procede de realisation d'une heterostructure avec minimisation de contrainte

Publications (2)

Publication Number Publication Date
KR20110073247A true KR20110073247A (ko) 2011-06-29
KR101116741B1 KR101116741B1 (ko) 2012-02-22

Family

ID=42104463

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100115096A KR101116741B1 (ko) 2009-12-23 2010-11-18 최소 응력을 갖는 헤테로 구조물을 제조하기 위한 프로세스

Country Status (8)

Country Link
US (1) US8314007B2 (ko)
EP (1) EP2339615A1 (ko)
JP (1) JP5292644B2 (ko)
KR (1) KR101116741B1 (ko)
CN (1) CN102110591B (ko)
FR (1) FR2954585B1 (ko)
SG (1) SG172528A1 (ko)
TW (1) TWI435379B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160021784A (ko) * 2013-06-19 2016-02-26 소이텍 회로 층을 전달하기 위한 방법

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6962835B2 (en) 2003-02-07 2005-11-08 Ziptronix, Inc. Method for room temperature metal direct bonding
US7485968B2 (en) 2005-08-11 2009-02-03 Ziptronix, Inc. 3D IC method and device
FR2957190B1 (fr) * 2010-03-02 2012-04-27 Soitec Silicon On Insulator Procede de realisation d'une structure multicouche avec detourage par effets thermomecaniques.
WO2013105634A1 (ja) 2012-01-12 2013-07-18 信越化学工業株式会社 熱酸化異種複合基板及びその製造方法
KR20130137475A (ko) * 2012-06-07 2013-12-17 삼성전자주식회사 기판 처리방법 및 그에 사용되는 서포트 기판
US9064770B2 (en) * 2012-07-17 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for minimizing edge peeling in the manufacturing of BSI chips
FR2996052B1 (fr) 2012-09-27 2015-12-04 Soitec Silicon On Insulator Procede de collage par adhesion moleculaire
KR102061695B1 (ko) 2012-10-17 2020-01-02 삼성전자주식회사 웨이퍼 가공 방법
JP6137196B2 (ja) * 2012-12-07 2017-05-31 信越化学工業株式会社 インターポーザー用基板及びその製造方法
SG11201508969QA (en) * 2013-05-01 2015-12-30 Shinetsu Chemical Co Method for producing hybrid substrate, and hybrid substrate
US9397051B2 (en) * 2013-12-03 2016-07-19 Invensas Corporation Warpage reduction in structures with electrical circuitry
US9070745B1 (en) * 2013-12-13 2015-06-30 Lam Research Corporation Methods and systems for forming semiconductor laminate structures
JP2015126052A (ja) * 2013-12-26 2015-07-06 京セラ株式会社 複合基板の製造方法
CN105190838B (zh) 2014-02-12 2017-06-06 日本碍子株式会社 半导体用复合基板的操作基板以及半导体用复合基板
US9231063B2 (en) 2014-02-24 2016-01-05 International Business Machines Corporation Boron rich nitride cap for total ionizing dose mitigation in SOI devices
US20150262902A1 (en) 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
US11069734B2 (en) 2014-12-11 2021-07-20 Invensas Corporation Image sensor device
US9741620B2 (en) 2015-06-24 2017-08-22 Invensas Corporation Structures and methods for reliable packages
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9953941B2 (en) 2015-08-25 2018-04-24 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding
US9852988B2 (en) 2015-12-18 2017-12-26 Invensas Bonding Technologies, Inc. Increased contact alignment tolerance for direct bonding
US10446532B2 (en) 2016-01-13 2019-10-15 Invensas Bonding Technologies, Inc. Systems and methods for efficient transfer of semiconductor elements
US10204893B2 (en) 2016-05-19 2019-02-12 Invensas Bonding Technologies, Inc. Stacked dies and methods for forming bonded structures
US10446487B2 (en) 2016-09-30 2019-10-15 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same
US10580735B2 (en) 2016-10-07 2020-03-03 Xcelsis Corporation Stacked IC structure with system level wiring on multiple sides of the IC die
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
US11069560B2 (en) * 2016-11-01 2021-07-20 Shin-Etsu Chemical Co., Ltd. Method of transferring device layer to transfer substrate and highly thermal conductive substrate
US10002844B1 (en) 2016-12-21 2018-06-19 Invensas Bonding Technologies, Inc. Bonded structures
WO2018126052A1 (en) 2016-12-29 2018-07-05 Invensas Bonding Technologies, Inc. Bonded structures with integrated passive component
US10276909B2 (en) 2016-12-30 2019-04-30 Invensas Bonding Technologies, Inc. Structure comprising at least a first element bonded to a carrier having a closed metallic channel waveguide formed therein
US10522499B2 (en) 2017-02-09 2019-12-31 Invensas Bonding Technologies, Inc. Bonded structures
US10629577B2 (en) 2017-03-16 2020-04-21 Invensas Corporation Direct-bonded LED arrays and applications
US10515913B2 (en) 2017-03-17 2019-12-24 Invensas Bonding Technologies, Inc. Multi-metal contact structure
US10508030B2 (en) 2017-03-21 2019-12-17 Invensas Bonding Technologies, Inc. Seal for microelectronic assembly
US10784191B2 (en) 2017-03-31 2020-09-22 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same
CN108695143A (zh) * 2017-04-08 2018-10-23 沈阳硅基科技有限公司 硅与iii-v族化合物硅键合材料及其键合方法
US10879212B2 (en) 2017-05-11 2020-12-29 Invensas Bonding Technologies, Inc. Processed stacked dies
US10446441B2 (en) 2017-06-05 2019-10-15 Invensas Corporation Flat metal features for microelectronics applications
US10217720B2 (en) 2017-06-15 2019-02-26 Invensas Corporation Multi-chip modules formed using wafer-level processing of a reconstitute wafer
US10840205B2 (en) 2017-09-24 2020-11-17 Invensas Bonding Technologies, Inc. Chemical mechanical polishing for hybrid bonding
CN109786234B (zh) * 2017-11-13 2021-06-04 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US10923408B2 (en) 2017-12-22 2021-02-16 Invensas Bonding Technologies, Inc. Cavity packages
US11380597B2 (en) 2017-12-22 2022-07-05 Invensas Bonding Technologies, Inc. Bonded structures
US11169326B2 (en) 2018-02-26 2021-11-09 Invensas Bonding Technologies, Inc. Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects
US11056348B2 (en) 2018-04-05 2021-07-06 Invensas Bonding Technologies, Inc. Bonding surfaces for microelectronics
US10790262B2 (en) 2018-04-11 2020-09-29 Invensas Bonding Technologies, Inc. Low temperature bonded structures
US11004757B2 (en) 2018-05-14 2021-05-11 Invensas Bonding Technologies, Inc. Bonded structures
US11276676B2 (en) 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
EP3807927A4 (en) 2018-06-13 2022-02-23 Invensas Bonding Technologies, Inc. TSV AS A HIDEPAD
US11393779B2 (en) 2018-06-13 2022-07-19 Invensas Bonding Technologies, Inc. Large metal pads over TSV
US11158606B2 (en) 2018-07-06 2021-10-26 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
US11462419B2 (en) 2018-07-06 2022-10-04 Invensas Bonding Technologies, Inc. Microelectronic assemblies
US11515291B2 (en) 2018-08-28 2022-11-29 Adeia Semiconductor Inc. Integrated voltage regulator and passive components
US11011494B2 (en) 2018-08-31 2021-05-18 Invensas Bonding Technologies, Inc. Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics
US11158573B2 (en) 2018-10-22 2021-10-26 Invensas Bonding Technologies, Inc. Interconnect structures
US11244920B2 (en) 2018-12-18 2022-02-08 Invensas Bonding Technologies, Inc. Method and structures for low temperature device bonding
CN109712875B (zh) * 2018-12-29 2020-11-20 上海华力微电子有限公司 晶圆直接键合方法
KR20210104742A (ko) 2019-01-14 2021-08-25 인벤사스 본딩 테크놀로지스 인코포레이티드 접합 구조체
US11901281B2 (en) 2019-03-11 2024-02-13 Adeia Semiconductor Bonding Technologies Inc. Bonded structures with integrated passive component
CN110189985B (zh) 2019-06-19 2020-10-30 武汉新芯集成电路制造有限公司 一种键合结构及其制造方法
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US11762200B2 (en) 2019-12-17 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded optical devices
US11482506B2 (en) * 2020-03-31 2022-10-25 Taiwan Semiconductor Manufacturing Company Limited Edge-trimming methods for wafer bonding and dicing
WO2021236361A1 (en) 2020-05-19 2021-11-25 Invensas Bonding Technologies, Inc. Laterally unconfined structure
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
US11764177B2 (en) 2020-09-04 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11728273B2 (en) 2020-09-04 2023-08-15 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11264357B1 (en) 2020-10-20 2022-03-01 Invensas Corporation Mixed exposure for large die
JP2023038075A (ja) * 2021-09-06 2023-03-16 キオクシア株式会社 半導体製造装置および半導体装置の製造方法
CN114883186B (zh) * 2022-07-11 2022-10-18 成都功成半导体有限公司 基于临时键合的晶圆背面加工方法及晶圆
CN115881622B (zh) * 2023-01-29 2023-05-12 合肥晶合集成电路股份有限公司 一种晶圆键合的方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0636414B2 (ja) * 1989-08-17 1994-05-11 信越半導体株式会社 半導体素子形成用基板の製造方法
JPH0719737B2 (ja) * 1990-02-28 1995-03-06 信越半導体株式会社 Ｓ０１基板の製造方法
US5937312A (en) * 1995-03-23 1999-08-10 Sibond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator wafers
JP3352896B2 (ja) * 1997-01-17 2002-12-03 信越半導体株式会社 貼り合わせ基板の作製方法
JPH10223497A (ja) * 1997-01-31 1998-08-21 Shin Etsu Handotai Co Ltd 貼り合わせ基板の作製方法
JPH10223467A (ja) * 1997-02-13 1998-08-21 Matsushita Electric Ind Co Ltd 積層部品の製造装置および製造方法
JP3352902B2 (ja) * 1997-02-21 2002-12-03 信越半導体株式会社 貼り合わせ基板の作製方法
JP3635200B2 (ja) * 1998-06-04 2005-04-06 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP4846915B2 (ja) * 2000-03-29 2011-12-28 信越半導体株式会社 貼り合わせウェーハの製造方法
JP5066321B2 (ja) * 2000-08-04 2012-11-07 台湾積體電路製造股▲ふん▼有限公司 モノリシックｏｅｉｃ用埋め込み光電子材料を備えたシリコンウエハ
EP1386349A1 (en) * 2001-04-17 2004-02-04 California Institute Of Technology A method of using a germanium layer transfer to si for photovoltaic applications and heterostructure made thereby
JP2003110238A (ja) * 2001-09-28 2003-04-11 Murata Mfg Co Ltd ガラスセラミック多層基板の製造方法
FR2839385B1 (fr) * 2002-05-02 2004-07-23 Soitec Silicon On Insulator Procede de decollement de couches de materiau
FR2855908B1 (fr) * 2003-06-06 2005-08-26 Soitec Silicon On Insulator Procede d'obtention d'une structure comprenant au moins un substrat et une couche ultramince
FR2857895B1 (fr) * 2003-07-23 2007-01-26 Soitec Silicon On Insulator Procede de preparation de surface epiready sur films minces de sic
US20050103713A1 (en) * 2003-07-30 2005-05-19 Ramsey J. M. Devices with small-scale channels and the fabrication thereof by etching
EP1542275A1 (en) * 2003-12-10 2005-06-15 S.O.I.TEC. Silicon on Insulator Technologies S.A. A method for improving the quality of a heterostructure
FR2880184B1 (fr) * 2004-12-28 2007-03-30 Commissariat Energie Atomique Procede de detourage d'une structure obtenue par assemblage de deux plaques
CN100345248C (zh) 2005-05-11 2007-10-24 华东师范大学 异质键合晶片的制备方法和应用
FR2917232B1 (fr) * 2007-06-06 2009-10-09 Soitec Silicon On Insulator Procede de fabrication d'une structure pour epitaxie sans zone d'exclusion.
JP2009176860A (ja) * 2008-01-23 2009-08-06 Sumco Corp 貼り合わせウェーハの製造方法
FR2935535B1 (fr) 2008-09-02 2010-12-10 S O I Tec Silicon On Insulator Tech Procede de detourage mixte.

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160021784A (ko) * 2013-06-19 2016-02-26 소이텍 회로 층을 전달하기 위한 방법

Also Published As

Publication number Publication date
JP2011159955A (ja) 2011-08-18
SG172528A1 (en) 2011-07-28
CN102110591A (zh) 2011-06-29
EP2339615A1 (fr) 2011-06-29
TW201133590A (en) 2011-10-01
FR2954585A1 (fr) 2011-06-24
US8314007B2 (en) 2012-11-20
US20110151644A1 (en) 2011-06-23
JP5292644B2 (ja) 2013-09-18
FR2954585B1 (fr) 2012-03-02
CN102110591B (zh) 2016-10-05
KR101116741B1 (ko) 2012-02-22
TWI435379B (zh) 2014-04-21

Similar Documents

Publication Publication Date Title
KR101116741B1 (ko) 최소 응력을 갖는 헤테로 구조물을 제조하기 위한 프로세스
US8202785B2 (en) Surface treatment for molecular bonding
JP5351191B2 (ja) 熱−機械的効果を使用したトリミングにより多層構造を製造するための方法
KR101185426B1 (ko) 복합 트리밍 방법
US20110195560A1 (en) Method of producing a silicon-on-sapphire type heterostructure
WO2001073831A1 (fr) Procede d&#39;obtention de tranches de silicium ou de soi et tranches ainsi obtenues
KR20110086038A (ko) 헤테로 구조체를 제작하기 위한 사파이어 기판의 표면 준비
KR101526245B1 (ko) 임시 접합을 채용하는 반도체 구조를 제조하기 위한 방법
KR101905811B1 (ko) 박리웨이퍼의 재생가공방법
KR101229760B1 (ko) Ｓｏｉ 웨이퍼의 제조방법 및 이 방법에 의해 제조된ｓｏｉ 웨이퍼
KR20060039016A (ko) 도너웨이퍼 양면으로부터의 반도체 재료 박층 제조방법
KR20180016394A (ko) Soi웨이퍼의 제조방법
JP2007116161A (ja) エピタキシ済みドナー・ウェファをリサイクルする方法
KR20150087181A (ko) Soi 웨이퍼의 제조방법
KR20160023712A (ko) 접합 웨이퍼의 제조방법
JP5368000B2 (ja) Ｓｏｉ基板の製造方法
KR20160052551A (ko) 접합 웨이퍼의 제조방법
JP4598413B2 (ja) 貼り合わせウエーハの製造方法及び貼り合わせウエーハの酸化膜除去用治具
SG183298A1 (en) Method of eliminating fragments of material present on the surface of a multilayer structure

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160201

Year of fee payment: 5