CN108695143A - 硅与iii-v族化合物硅键合材料及其键合方法 - Google Patents

硅与iii-v族化合物硅键合材料及其键合方法 Download PDF

Info

Publication number
CN108695143A
CN108695143A CN201710225967.3A CN201710225967A CN108695143A CN 108695143 A CN108695143 A CN 108695143A CN 201710225967 A CN201710225967 A CN 201710225967A CN 108695143 A CN108695143 A CN 108695143A
Authority
CN
China
Prior art keywords
silicon
iii
compound
bonding
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710225967.3A
Other languages
English (en)
Inventor
柳清超
李捷
高文琳
刘洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHENYANG SILICON TECHNOLOGY CO LTD
Original Assignee
SHENYANG SILICON TECHNOLOGY CO LTD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHENYANG SILICON TECHNOLOGY CO LTD filed Critical SHENYANG SILICON TECHNOLOGY CO LTD
Priority to CN201710225967.3A priority Critical patent/CN108695143A/zh
Publication of CN108695143A publication Critical patent/CN108695143A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185Joining of semiconductor bodies for junction formation
    • H01L21/187Joining of semiconductor bodies for junction formation by direct bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Lasers (AREA)

Abstract

一种硅与III‑V族化合物硅键合材料的键合方法,包括硅激活步骤、III‑V族化合物激活步骤、键合步骤、退火步骤、磨削抛光步骤,所述硅激活步骤、键合步骤、退火步骤、磨削抛光步骤依次进行,所述硅激活步骤、III‑V族化合物激活步骤同时进行。其有益效果是:通过键合的方式,制造硅与III‑V族化合物键合的材料,较容易实施、加工,位错密度低、易于选择不同厚度。

Description

硅与III-V族化合物硅键合材料及其键合方法
技术领域
本发明涉及新型半导体材料制备领域,特别是一种硅与III-V族化合物硅键合材料及其硅键合方法。
背景技术
Ⅲ-Ⅴ族化合物半导体如砷化镓、磷化镓、锑化铟等越来越受到人们的重视,特别是砷化镓具有硅、锗所不具备的能在高温度频下工作的优良特性,它还有更大的禁带宽度和电子迁移率,适合于制造微波体效应器件、高效红外发光二极管和半导体激光器,因此Ⅲ、Ⅴ族化合物半导体是很有发展前途的半导体材料。
Ⅲ-Ⅴ族化合物半导体的典型,如GaN,GaN材料系列具有低的热产生率和高的击穿电场,是研制高温大功率电子器件和高频微波器件的重要材料。目前,随着MBE技术在GaN材料应用中的进展和关键薄膜生长技术的突破,成功地生长出了GaN多种异质结构。用GaN材料制备出了金属场效应晶体管(MESFET)、异质结场效应晶体管(HFET)、调制掺杂场效应晶体管(MODFET)等新型器件。调制掺杂的AlGaN/GaN结构具有高的电子迁移率(2000cm2/v·s)、高的饱和速度(1×107cm/s)、较低的介电常数,是制作微波器件的优先材料;GaN较宽的禁带宽度(3.4eV)及蓝宝石等材料作衬底,散热性能好,有利于器件在大功率条件下工作。
现在用异质外延技术生长出的GaN单晶,还不太令人满意,位错密度达到了108~1010/cm2,这有碍于GaN器件的发展。
发明内容
本发明的目的是为了解决上述问题,设计了一种硅与III-V族化合物硅键合材料及其硅键合方法。具体设计方案为:
一种硅与III-V族化合物硅键合材料的键合方法,包括硅激活步骤、III-V族化合物激活步骤、键合步骤、退火步骤、磨削抛光步骤,所述硅激活步骤、键合步骤、退火步骤、磨削抛光步骤依次进行,所述硅激活步骤、III-V族化合物激活步骤同时进行。
所述硅激活步骤、III-V族化合物激活步骤均为在气体等离子环境下进行的等离子激活。
所述硅激活步骤对硅片进行激活,所述III-V族化合物激活步骤对III-V族化合物膜层进行激活,所述III-V族化合物膜层固定于III-V族化合物衬底上,所述III-V族化合物膜层与所述硅片键合连接。
所述硅激活步骤、III-V族化合物激活步骤的激活功率为50W-300W,激活时间为90s-600s。
键合步骤中,键合厚度为1-200um,键合后错位密度小于30ea/cm2
所述退火步骤,采用微波热退火、激光热退火中的一种进行退火作业,所述微波热退火的退火温度为1250℃。
所述磨削抛光步骤中,对键合位置进行磨削,并对磨削后的表面进行抛光。
一种硅与III-V族化合物硅键合材料,包括硅片层、III-V族化合物衬底、III-V族化合物膜层,所述III-V族化合物膜层固定于所述III-V族化合物衬底上。
所述硅片层与所述III-V族化合物膜层键合连接,所述硅片层与所述III-V族化合物膜层硅键连接后形成键合层,所述硅片层、III-V族化合物衬底分别位于所述所述所述键合层的两侧。
所述键合层磨削剖光后形成功能层,所述功能层附着于所述硅片层上。
通过本发明的上述技术方案得到的硅与III-V族化合物硅键合材料及其硅键合方法,其有益效果是:
通过键合的方式,制造硅与III-V族化合物键合的材料,较容易实施、加工,位错密度低、易于选择不同厚度。
附图说明
图1是本发明所述硅与III-V族化合物硅键合材料的键合方法的工艺流程图;
图2是本发明所述硅与III-V族化合物硅键合材料键合前的结构示意图。
图3是本发明所述硅与III-V族化合物硅键合材料键合后的结构示意图;
图4是本发明所述硅与III-V族化合物硅键合材料磨削抛光后的结构示意图;
图中:1、硅片层;2、III-V族化合物衬底;3、III-V族化合物膜层;4、键合层;5、功能层。
具体实施方式
下面结合附图对本发明进行具体描述。
一种硅与III-V族化合物硅键合材料的键合方法,包括硅激活步骤、III-V族化合物激活步骤、键合步骤、退火步骤、磨削抛光步骤,所述硅激活步骤、键合步骤、退火步骤、磨削抛光步骤依次进行,所述硅激活步骤、III-V族化合物激活步骤同时进行。
所述硅激活步骤、III-V族化合物激活步骤均为在气体等离子环境下进行的等离子激活。
所述硅激活步骤对硅片进行激活,所述III-V族化合物激活步骤对III-V族化合物膜层进行激活,所述III-V族化合物膜层固定于III-V族化合物衬底上,所述III-V族化合物膜层与所述硅片键合连接。
所述硅激活步骤、III-V族化合物激活步骤的激活功率为50W-300W,激活时间为90s-600s。
键合步骤中,键合厚度为1-200um,键合后错位密度小于30ea/cm2
所述退火步骤,采用微波热退火、激光热退火中的一种进行退火作业,所述微波热退火的退火温度为1250℃。
所述磨削抛光步骤中,对键合位置进行磨削,并对磨削后的表面进行抛光。
一种硅与III-V族化合物硅键合材料,包括硅片层1、III-V族化合物衬底2、III-V族化合物膜层3,所述III-V族化合物膜层3固定于所述III-V族化合物衬底2上。
所述硅片层1与所述III-V族化合物膜层3键合连接,所述硅片层1与所述III-V族化合物膜层3硅键连接后形成键合层4,所述硅片层1、III-V族化合物衬底2分别位于所述所述所述键合层4的两侧。
所述键合层4磨削剖光后形成功能层5,所述功能层5附着于所述硅片层1上。
实施例1
材料:直径200mm的硅片;直径200mm的蓝宝石衬底氮化镓材料
1、将硅片放入激活腔内氮气环境下激活180s,激活功率100W;
2、将氮化镓材料片放入激活腔内氮气环境下激活180s,激活功率100W;
3、将两种材料对准贴合,实现预键合;
4、将两种材料形成的键合片进行1250℃的微波快速热退火处理;
5、将两种材料形成的键合片经过磨削及抛光得到硅与氮化镓键合的材料。
经上述方法制造的硅与氮化镓键合的材料,氮化镓层厚度5um,位错密度≤20ea/cm2,
实施例2
直径200mm的硅片;直径200mm的蓝宝石衬底氮化镓材料
1、将硅片放入激活腔内氮气环境下激活540s,激活功率200W;
2、将GaN材料片放入激活腔内氮气环境下激活540s,激活功率200W;
3、将两种材料对准贴合,实现预键合;
4、将两种材料形成的键合片进行激光快速热退火处理;
5、将两种材料形成的键合片经过磨削及抛光得到硅与氮化镓键合的材料。
经上述方法制造的硅与氮化镓键合的材料,氮化镓层厚度达到100um,位错密度可以达到≤25ea/cm2。
上述技术方案仅体现了本发明技术方案的优选技术方案,本技术领域的技术人员对其中某些部分所可能做出的一些变动均体现了本发明的原理,属于本发明的保护范围之内。

Claims (10)

1.一种硅与III-V族化合物硅键合材料的键合方法,包括硅激活步骤、III-V族化合物激活步骤、键合步骤、退火步骤、磨削抛光步骤,其特征在于,所述硅激活步骤、键合步骤、退火步骤、磨削抛光步骤依次进行,所述硅激活步骤、III-V族化合物激活步骤同时进行。
2.根据权利要求1中所述的硅与III-V族化合物硅键合材料的键合方法,其特征在于,所述硅激活步骤、III-V族化合物激活步骤均为在气体等离子环境下进行的等离子激活。
3.根据权利要求1中所述的硅与III-V族化合物硅键合材料的键合方法,其特征在于,所述硅激活步骤对硅片进行激活,所述III-V族化合物激活步骤对III-V族化合物膜层进行激活,所述III-V族化合物膜层固定于III-V族化合物衬底上,所述III-V族化合物膜层与所述硅片键合连接。
4.根据权利要求1中所述的硅与III-V族化合物硅键合材料的键合方法,其特征在于,所述硅激活步骤、III-V族化合物激活步骤的激活功率为50W-300W,激活时间为90s-600s。
5.根据权利要求1中所述的硅与III-V族化合物硅键合材料的键合方法,其特征在于,键合步骤中,键合厚度为1-200um,键合后错位密度小于30ea/cm2
6.根据权利要求1中所述的硅与III-V族化合物硅键合材料的键合方法,其特征在于,所述退火步骤,采用微波热退火、激光热退火中的一种进行退火作业,所述微波热退火的退火温度为1250℃。
7.根据权利要求1中所述的硅与III-V族化合物硅键合材料的键合方法,其特征在于,所述磨削抛光步骤中,对键合位置进行磨削,并对磨削后的表面进行抛光。
8.一种硅与III-V族化合物硅键合材料,包括硅片层(1)、III-V族化合物衬底(2)、III-V族化合物膜层(3),其特征在于,所述III-V族化合物膜层(3)固定于所述III-V族化合物衬底(2)上。
9.根据权利要求8中所述的硅与III-V族化合物硅键合材料,其特征在于,所述硅片层(1)与所述III-V族化合物膜层(3)键合连接,所述硅片层(1)与所述III-V族化合物膜层(3)硅键连接后形成键合层(4),所述硅片层(1)、III-V族化合物衬底(2)分别位于所述所述所述键合层(4)的两侧。
10.根据权利要求9中所述的硅与III-V族化合物硅键合材料,其特征在于,所述键合层(4)磨削剖光后形成功能层(5),所述功能层(5)附着于所述硅片层(1)上。
CN201710225967.3A 2017-04-08 2017-04-08 硅与iii-v族化合物硅键合材料及其键合方法 Pending CN108695143A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710225967.3A CN108695143A (zh) 2017-04-08 2017-04-08 硅与iii-v族化合物硅键合材料及其键合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710225967.3A CN108695143A (zh) 2017-04-08 2017-04-08 硅与iii-v族化合物硅键合材料及其键合方法

Publications (1)

Publication Number Publication Date
CN108695143A true CN108695143A (zh) 2018-10-23

Family

ID=63843093

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710225967.3A Pending CN108695143A (zh) 2017-04-08 2017-04-08 硅与iii-v族化合物硅键合材料及其键合方法

Country Status (1)

Country Link
CN (1) CN108695143A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102110591A (zh) * 2009-12-23 2011-06-29 S.O.I.Tec绝缘体上硅技术公司 制造具有最小应力的异质结构的方法
CN102347219A (zh) * 2011-09-23 2012-02-08 中国科学院微电子研究所 形成复合功能材料结构的方法
JP2015126052A (ja) * 2013-12-26 2015-07-06 京セラ株式会社 複合基板の製造方法
CN105006446A (zh) * 2015-06-25 2015-10-28 武汉大学 基于飞秒激光技术的GaN薄膜与蓝宝石衬底的剥离方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102110591A (zh) * 2009-12-23 2011-06-29 S.O.I.Tec绝缘体上硅技术公司 制造具有最小应力的异质结构的方法
CN102347219A (zh) * 2011-09-23 2012-02-08 中国科学院微电子研究所 形成复合功能材料结构的方法
JP2015126052A (ja) * 2013-12-26 2015-07-06 京セラ株式会社 複合基板の製造方法
CN105006446A (zh) * 2015-06-25 2015-10-28 武汉大学 基于飞秒激光技术的GaN薄膜与蓝宝石衬底的剥离方法

Similar Documents

Publication Publication Date Title
CN106504988B (zh) 一种金刚石热沉衬底GaN HEMTs制备方法
Alomari et al. AlGaN/GaN HEMT on (111) single crystalline diamond
CN1779950A (zh) 具有高热耗散的合成结构
JP5452590B2 (ja) 薄膜製造方法
CN109860049B (zh) 一种金刚石基氮化镓高电子迁移率晶体管异质集成方法
US8592292B2 (en) Growth of multi-layer group III-nitride buffers on large-area silicon substrates and other substrates
TW200537564A (en) Silicon carbide on diamond substrates and related devices and methods
US11004938B2 (en) Semiconductor substrate structure and power semiconductor device
CN104538304A (zh) 倒装结构的氮化镓基高电子迁移率晶体管的制作方法
CN108878511B (zh) 基于金刚石的镓面极性氮化镓器件制造方法
CN105938794A (zh) 制造半导体器件的方法、复合晶圆和半导体器件
CN104143497A (zh) GaN外延或GaN衬底的制作方法
CN103003929A (zh) 化合物半导体装置及其制造方法
CN107958839B (zh) 晶圆键合方法及其键合装置
CN107731903A (zh) 基于SOI结构金刚石复合衬底的GaN高电子迁移率器件及制备方法
CN111223929A (zh) 具有金刚石微流道的GaN半导体结构、器件及制备方法
CN106783645A (zh) 一种金刚石与GaN晶圆片直接键合的方法
US20140038329A1 (en) Epitaxial growth on thin lamina
JP2016139655A (ja) 半導体装置及び半導体装置の製造方法
CN109461656A (zh) 半导体器件制造方法
CN100390974C (zh) 一种大功率半导体器件用的大面积散热结构
JP6783063B2 (ja) 窒化物半導体テンプレートおよび窒化物半導体積層物
CN108695143A (zh) 硅与iii-v族化合物硅键合材料及其键合方法
CN115863185A (zh) 一种金刚石基氮化镓与硅混合晶片及其键合制备方法
US11908689B2 (en) Method for fabricating GaN chip and GaN chip

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20181023

RJ01 Rejection of invention patent application after publication