CN114883186B - 基于临时键合的晶圆背面加工方法及晶圆 - Google Patents

基于临时键合的晶圆背面加工方法及晶圆 Download PDF

Info

Publication number
CN114883186B
CN114883186B CN202210808104.XA CN202210808104A CN114883186B CN 114883186 B CN114883186 B CN 114883186B CN 202210808104 A CN202210808104 A CN 202210808104A CN 114883186 B CN114883186 B CN 114883186B
Authority
CN
China
Prior art keywords
wafer
thinning
treatment
trimming
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210808104.XA
Other languages
English (en)
Other versions
CN114883186A (zh
Inventor
唐义洲
王中健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Gongcheng Semiconductor Co ltd
Original Assignee
Chengdu Gongcheng Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Gongcheng Semiconductor Co ltd filed Critical Chengdu Gongcheng Semiconductor Co ltd
Priority to CN202210808104.XA priority Critical patent/CN114883186B/zh
Publication of CN114883186A publication Critical patent/CN114883186A/zh
Application granted granted Critical
Publication of CN114883186B publication Critical patent/CN114883186B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明公开了基于临时键合的晶圆背面加工方法及晶圆，属于半导体加工技术领域，包括以下步骤：在载片上涂覆键合胶并进行洗边处理；对晶圆进行台阶式修边处理，得到具有台阶倒角的晶圆；将载片与晶圆进行键合；对晶圆进行多次减薄处理，直至达到要求厚度；完成第一次晶圆背面工艺。通过洗边处理能够去除边缘键合胶，降低键合胶溢出风险；对晶圆进行台阶式修边处理，一方面能够防止台阶式倒角挤压键合胶导致键合胶溢出，从而对后续减薄设备的污染，另一方面能够避免洗边工艺导致晶圆与载片中间部分无法紧密键合导致的晶圆边缘碎裂的风险；对载片进行键合胶涂覆，使修边后晶圆无需进一步涂覆键合胶即可实现载片与晶圆的键合，利于提高工艺效率。

Description

基于临时键合的晶圆背面加工方法及晶圆
技术领域
本发明涉及半导体加工技术领域，尤其涉及基于临时键合的晶圆背面加工方法及晶圆。
背景技术
晶圆是碳化硅半导体集成电路制作所用的碳化硅晶片，由于其形状一般设置为圆形，故称为晶圆。在碳化硅晶片上可以加工制作成各种电路元件结构，从而称为具有特定电性功能的集成电路产品。由于集成电路产品如半导体器件的更新迭代，市场上对半导体器件的导通压降提出了更高的要求，要求在正面制程完成后进一步对晶圆进行减薄工艺，以减小器件的漂移层厚度从而减小器件的导通压降。此外，随着器件结构设计的进一步复杂化，这也对晶圆制程的背面加工工艺提出了更多需求。
现有临时键合方式的晶圆背面制程加工工艺技术中，在临时键合阶段通常采用键合胶覆盖整片晶圆的形式进行键合。该方式会导致键合胶涂敷质量较差、临时键合阶段溢胶沾污设备以及后续减薄过程中碎片的风险。
发明内容
本发明的目的在于克服现有晶圆背面加工工艺中的技术问题，提供一种基于临时键合的晶圆背面加工方法及晶圆。
本发明的目的是通过以下技术方案来实现的：基于临时键合的晶圆背面加工方法，包括以下步骤：
在载片上涂覆键合胶并进行洗边处理；
对晶圆进行台阶式修边处理，得到具有台阶倒角的晶圆；
将载片与晶圆进行键合；
对晶圆进行多次减薄处理，直至达到要求厚度；
完成第一次晶圆背面工艺。
进一步地，载片用于承载晶圆，为避免引入杂质，优选采用与晶圆同材质的载片，比如SiC载片等。洗边处理即去除晶圆边缘的键合胶，降低载片与晶圆键合时键合胶溢出风险；洗边处理的化学溶剂优选为对有机物有良好的溶解性的溶剂，进一步优选为有机溶剂，例如高纯度的柠檬烯。本示例中，涂覆的键合胶厚度为5μm -20μm，洗边宽度一般为3mm，最多不超过5mm。
进一步地，台阶式修边处理能够防止台阶式倒角挤压键合胶导致键合胶溢出，从而对后续工艺设备如减薄设备的污染，另一方面台阶式倒角能够承受更大应力，进而避免洗边工艺导致晶圆与载片边缘部分无法紧密键合导致的晶圆边缘碎裂的风险。
进一步地，将载片与晶圆进行键合，即通过涂覆于载片上的键合胶在键合腔室实现晶圆与载片的键合，以此通过载片为晶圆提供支撑，防止晶圆在减薄过程中碎裂。其中，为保证键合质量，键合腔室的真空度小于等于1×104Pa。
进一步地，要求厚度表示当前工艺加工要求晶圆减薄后需满足的厚度；第一次晶圆背面工艺表示除高温退火外的背面制程，如背面离子注入，背面欧姆金属沉积等。
本示例中，为避免键合胶对减薄工艺以及后续晶圆背面工艺等过程中的机台造成污染，因此预先对晶圆进行洗边处理，最大程度防止键合胶对机台的污染。为配合洗边处理可能导致晶圆与载片无法紧密键合的问题，本申请对晶圆进行台阶式修边处理，以此防止晶圆边缘碎裂；同时，本示例中多次减薄处理同样也能够有效防止晶圆碎裂，保证了晶圆加工工艺的可靠性。
在一示例中，所述台阶式修边通过多次台阶修边方式进行，每次修边处理的宽度不超过2 mm，深度不超过100μm。具体地，作为一优选示例，以两次台阶修边为例，具体包括以下子步骤：
对晶圆进行第一次修边处理，修边宽度为2mm，深度大于等于晶圆减薄厚度；
对晶圆进行第二次修边处理，修边宽度为2mm，深度为5%-12%的晶圆减薄厚度。
更为具体地，为保证后续晶圆减薄质量，台阶式修边的总深度大于晶圆总减薄厚度，修边深度范围为150μm -200μm。
在一示例中，所述对晶圆进行多次减薄处理包括：
对晶圆进行第一次减薄处理，减薄厚度为总减薄厚度的88%-95%；
对晶圆进行第二次减薄处理，减薄厚度为总减薄厚度的5%-12%。
具体地，晶圆减薄后总厚度为载片厚度加上键合胶厚度以及减薄后晶圆厚度。为保证晶圆质量，作为一选项，将减薄处理方式延伸为3次、4次至N次。
在一示例中，对晶圆进行第一次减薄处理与第二次减薄处理间还包括对晶圆进行抛光处理和/或低温退火处理和/或修边处理。
在一示例中，对晶圆进行多次减薄处理具体包括：
对晶圆进行第一次减薄处理，减薄厚度为总减薄厚度的88%-95%；
对晶圆进行第一次抛光处理；
对晶圆进行低温退火处理；
对晶圆进行修边处理；
对晶圆进行第二次减薄处理，减薄厚度为总减薄厚度的5%-12%；
对晶圆进行第二次抛光处理。
在一示例中，完成第一次晶圆背面工艺前还包括：
对多次减薄后的晶圆进行修边处理。
作为一选项，为保证后续晶圆减薄质量，减薄过程中晶圆修边深度大于等于临时键合胶加晶圆厚度。
在一示例中，所述对晶圆进行多次减薄处理后还包括：
在晶圆背面生长保护层；其中，保护层为SiO2、SiN中任意一种，厚度为1μm -2μm。
对载片和晶圆进行解键合处理；其中，解键合工艺采用解键合试剂刻蚀去除键合胶层，比如采用柠檬烯等解键合试剂，并结合浸泡方式溶解键合胶。此外还可通过刀片插入等物理方式配合柠檬烯等解键合试剂清洗晶圆表面。
将解键合后的晶圆转移至石墨托盘；
刻蚀去除晶圆表面的保护层；
将晶圆进行碳层覆盖，并对晶圆进行高温退火处理；其中，高温退火温度大于1400摄氏度。
去除晶圆表面碳层，并与涂覆有临时键合胶的载片进行二次键合处理，对晶圆进行修边处理；其中，本步骤中载片优选为减薄工艺中的相同的载片，实现载片的重复利用。
完成后续晶圆背面工艺。其中，本步骤中背面工艺为第二次晶圆背面工艺制作。
在一示例中，对晶圆进行多次减薄处理后还包括：
对晶圆进行修边处理。优选的，修边宽度大于等于边缘裂片宽度，范围为3mm-5mm。
在一示例中，所述对载片和晶圆进行解键合处理前还包括：
对生长有保护层的键合晶圆进行台阶式修边处理，以使晶圆边缘的台阶倒角与石墨托盘中的卡环适配。
在一示例中，所述石墨托盘为嵌入式结构托盘，石墨托盘的凹槽内设有卡环，卡环与晶圆的台阶倒角适配。其中，石墨托盘的凹槽深度等于晶圆厚度；卡环为耐高温卡环，用于固定晶圆防止抖动。
需要进一步说明的是，上述各示例对应的技术特征可以相互组合或替换构成新的技术方案。
本发明还包括一种晶圆，采用上述任一示例或者多个示例组合形成的所述基于临时键合的晶圆背面加工方法进行制备得到。
与现有技术相比，本发明有益效果是：
1.在一示例中，洗边处理能够去除晶圆边缘键合胶，降低载片与晶圆键合时键合胶溢出风险；对晶圆进行台阶式修边处理，一方面能够防止台阶式倒角挤压键合胶导致键合胶溢出，从而对后续减薄设备的污染，另一方面台阶式倒角能够承受更大应力，进而避免洗边工艺导致晶圆与载片边缘部分无法紧密键合导致的晶圆边缘碎裂的风险，并能降低后续晶圆减薄工艺中边缘裂片的风险；同时，对载片进行键合胶涂覆，使修边后晶圆无需进一步涂覆键合胶即可实现载片与晶圆的键合，利于提高工艺效率；此外，多次减薄处理能够有效防止晶圆碎裂。
2.在一示例中，通过多次台阶修边对晶圆进行处理，能够最大程度防止晶圆碎裂的同时，降低键合胶溢出风险。
3.在一示例中，台阶修边的总深度大于晶圆总减薄厚度，能够避免晶圆减薄过程中晶圆边缘碎裂，保证了晶圆减薄质量。
4.在一示例中，通过多次减薄处理，且第一次减薄处理为总减薄厚度的88%-95%，能够有效避免晶圆裂片。
5.在一示例中，在减薄工艺中，通过低温退火以及晶圆修边工艺，能够消除器件的内应力，进而降低器件的裂片几率和风险；抛光处理能够减小键合片表面的粗糙度，降低晶圆减薄过程中裂片风险。
6.在一示例中，减薄工艺配合台阶式修边处理，能够防止低温退火过程中键合胶对临时键合压盘造成沾污以及粘片风险。
7.在一示例中，在第一次晶圆背面工艺步骤前进行修边处理，用于将晶圆裂片区域去除，进而降低后续晶圆在干刻蚀制程中尖端放电现象，避免烧片。
8.在一示例中，达到减薄要求厚度的晶圆即能够进行晶圆背面工艺制作，为满足晶圆的加工工艺，本申请提供了晶圆背面减薄工艺技术构思以及高温退火技术构思，在此基础上，通过二次键合处理，为晶圆第二次背面工艺制作作准备，以此满足晶圆的加工要求。
9. 在一示例中，在第一次背面工艺步骤后进行修边处理，将晶圆边缘修边为台阶形状，并与石墨托盘适配，保证晶圆加工的稳定性。
10.在一示例中，嵌入式结构保证了晶圆在石墨托盘的稳定性，卡环与晶圆匹配，进一步保证了晶圆加工的稳定性。
附图说明
下面结合附图对本发明的具体实施方式作进一步详细的说明，此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，在这些附图中使用相同的参考标号来表示相同或相似的部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。
图1为本发明一示例中方法流程图；
图2是本发明步骤S1以及S1’工艺成型示意图；
图3是本发明步骤S2以及S2’工艺成型示意图；
图4是本发明步骤S4以及S4’工艺成型示意图；
图5为本发明另一示例中方法流程图；
图6是本发明步骤S6’工艺成型示意图；
图7是本发明步骤S7’工艺成型示意图；
图8是本发明步骤S10’工艺成型示意图；
图9是本发明步骤S11’工艺成型示意图；
图10是本发明步骤S12’工艺成型示意图。
图中：键合胶-1、载片-2、晶圆-3、保护层-4、托盘-5、卡环-6、碳层-7。
具体实施方式
下面结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，属于“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方向或位置关系为基于附图所述的方向或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，使用序数词 (例如，“第一和第二”、“第一至第四”等 )是为了对物体进行区分，并不限于该顺序，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，属于“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
在一示例中，如图1所示，一种基于临时键合的SiC晶圆背面加工方法，具体用于实现对SiC晶圆的减薄处理，进而对SiC晶圆进行第一次晶圆背面工艺制作，具体包括以下步骤：
S1：在SiC载片2上涂覆键合胶1并进行洗边处理，得到涂覆有键合胶1的SiC载片2如图2所示；其中，洗边宽度为3mm。
S2：对SiC晶圆3进行台阶式修边处理，得到具有台阶倒角的SiC晶圆3，如图3所示；其中，修边宽度为3mm。
S3：将SiC载片2与SiC晶圆3进行键合；
S4：对SiC晶圆3进行多次减薄处理，直至达到要求厚度，得到的SiC晶圆3如图4所示；
S5：完成第一次晶圆背面工艺，即除高温退火外的晶圆背面制程工艺，如背面离子注入，背面欧姆金属沉积等。优选地，完成第一次晶圆背面工艺前还包括对晶圆3进行修边处理。
更为具体地，步骤S4具体包括以下子步骤：
S401：对SiC晶圆3进行第一次减薄处理；第一次减薄厚度为总减薄厚度的90%，磨轮转数为2200 r/min -3000r/min，下降速度从5umμm/s逐渐变为1umμm/s，呈现阶梯下降趋势，每个研磨阶段研磨量呈现抛物线式下降。
S402：对SiC晶圆3进行第一次抛光处理；其中，第一次抛光厚度为200nm，以保证器件表面的光滑度为后续第二次减薄做好准备。
S403：对SiC晶圆3进行低温退火处理，消除器件内部应力；其中，低温退火方式在临时键合设备上进行，退火温度不高于临时键合工艺温度。
S404：对键合后SiC晶圆3进行修边处理；其中，修边厚度大于等于临时键合胶1厚度加上剩余SiC器件晶圆3厚度，修边宽度为2μm -3μm；
S405：对晶圆3进行第二次减薄处理；其中，第二次减薄厚度为总减薄厚度的10%，磨轮转数为1800r/min-2000r/min，下降速度由1umμm/s变为0.5umμm/s，呈现阶梯下降趋势，每个研磨阶段研磨量呈现等比例式下降。
S406：对晶圆3进行第二次抛光处理。
在另一示例中，如图5所示，基于临时键合的SiC晶圆背面加工方法，用于实现对SiC晶圆3的二次背面工艺制作，具体包括以下步骤：
S1’：在SiC载片2上涂覆键合胶1并进行洗边处理，得到涂覆有键合胶1的SiC载片2如图2所示；其中，洗边宽度为3mm。
S2’：对SiC晶圆3进行台阶式修边处理，得到具有台阶倒角的SiC晶圆3，如图3所示；其中，修边宽度为3mm。
S3’：将SiC载片2与SiC晶圆3进行键合；
S4’：对SiC晶圆3进行多次减薄处理，直至达到要求厚度，得到的SiC晶圆3如图4所示；
S5’：对晶圆3进行修边处理，并完成第一次晶圆背面工艺制作；
S6’：在SiC晶圆3背面制程工艺后生长一层SiO2保护层4，如图6所示；
S7’：对生长SiO2后的键合晶圆3进行台阶式修边处理，如图7所示，修边深度为50μm，宽度为2mm；
S8’：将SiC载片2和晶圆3进行解键合工艺；
S9’：将解键合后的SiC晶圆3转移至石墨托盘5上；
S10’：将解键合后的SiC晶圆3与石墨托盘5放入刻蚀设备中去除表面SiO2保护层4，如图8所示；
S11’：对SiC晶圆3表面进行碳层7覆盖，然后将承载SiC晶圆3的石墨托盘5放入高温退火设备进行高温制程，如图9所示；
S12’：将完成退火后的SiC晶圆取出，去除表面的碳层7，并再次与涂覆有临时键合胶的SiC载片2进行二次键合，如图10所示，最后进行修边处理；其中，本步骤中采用的键合胶1优选与步骤S1’中键合胶1相同，当然，也可采用其他类别键合胶。
S13’：完成后续SiC晶圆3背面工艺。
进一步地，步骤S9中石墨托盘5具体为嵌入式结构，托盘5凹槽深度等于SiC晶圆3厚度。此外，凹槽顶部设有固定耐高温卡环6，卡环6与晶圆3的台阶倒角匹配，用于固定SiC晶圆3防止抖动；其中，卡环6宽度为2mm，厚度为50μm。
需要说明的是，本发明图2-图4、图6-图10晶圆中的方框表明该器件晶圆完成了正面或背面的相关制程工艺，已在晶圆上进行了相关工艺制程。
本发明还包括一种SiC晶圆，采用上述任一示例所述基于临时键合的SiC晶圆背面加工方法进行制备得到。
以上具体实施方式是对本发明的详细说明，不能认定本发明的具体实施方式只局限于这些说明，对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演和替代，都应当视为属于本发明的保护范围。

Claims (8)

1.基于临时键合的晶圆背面加工方法，其特征在于：包括以下步骤：
步骤1：在载片上涂覆键合胶并进行洗边处理；
步骤2：对晶圆进行台阶式修边处理，得到具有台阶倒角的晶圆；
步骤3：将载片与晶圆进行键合；
步骤4：对晶圆进行多次减薄处理，直至达到要求厚度；
步骤5：完成第一次晶圆背面工艺；
步骤6：在晶圆背面生长保护层；
步骤7：对载片和晶圆进行解键合处理；
步骤8：将解键合后的晶圆转移至石墨托盘；
步骤9：刻蚀去除晶圆表面的保护层；
步骤10：将晶圆进行碳层覆盖，并对晶圆进行高温退火处理；
步骤11：去除晶圆表面碳层，并与涂覆有临时键合胶的载片进行二次键合处理，对晶圆进行修边处理；
步骤12：完成后续晶圆背面工艺。
2.根据权利要求1所述的基于临时键合的晶圆背面加工方法，其特征在于：所述台阶式修边通过多次台阶修边方式进行，修边的总深度大于晶圆总减薄厚度。
3.根据权利要求1所述的基于临时键合的晶圆背面加工方法，其特征在于：所述对晶圆进行多次减薄处理包括：
对晶圆进行第一次减薄处理，减薄厚度为总减薄厚度的88%-95%；
对晶圆进行第二次减薄处理，减薄厚度为总减薄厚度的5%-12%。
4.根据权利要求3所述的基于临时键合的晶圆背面加工方法，其特征在于：对晶圆进行第一次减薄处理与第二次减薄处理间还包括：
对晶圆进行抛光处理或低温退火处理或修边处理，或，
对晶圆进行抛光处理、低温退火处理以及修边处理，具体包括以下步骤：
步骤401：对晶圆进行第一次减薄处理，减薄厚度为总减薄厚度的88%-95%；
步骤402：对晶圆进行第一次抛光处理；
步骤403：对晶圆进行低温退火处理；
步骤404：对晶圆进行修边处理；
步骤405：对晶圆进行第二次减薄处理，减薄厚度为总减薄厚度的5%-12%；
步骤406：对晶圆进行第二次抛光处理。
5.根据权利要求1所述的基于临时键合的晶圆背面加工方法，其特征在于：所述完成第一次晶圆背面工艺前还包括：
对多次减薄后的晶圆进行修边处理。
6.根据权利要求1所述的基于临时键合的晶圆背面加工方法，其特征在于：所述对载片和晶圆进行解键合处理前还包括：
对生长有保护层的晶圆进行台阶式修边处理。
7.根据权利要求6所述的基于临时键合的晶圆背面加工方法，其特征在于：所述石墨托盘为嵌入式结构托盘，石墨托盘的凹槽内设有卡环，卡环与晶圆的台阶倒角适配。
8.一种晶圆，其特征在于：采用权利要求1-7任一项所述的基于临时键合的晶圆背面加工方法进行制备得到。
CN202210808104.XA 2022-07-11 2022-07-11 基于临时键合的晶圆背面加工方法及晶圆 Active CN114883186B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210808104.XA CN114883186B (zh) 2022-07-11 2022-07-11 基于临时键合的晶圆背面加工方法及晶圆

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210808104.XA CN114883186B (zh) 2022-07-11 2022-07-11 基于临时键合的晶圆背面加工方法及晶圆

Publications (2)

Publication Number Publication Date
CN114883186A CN114883186A (zh) 2022-08-09
CN114883186B true CN114883186B (zh) 2022-10-18

Family

ID=82682839

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210808104.XA Active CN114883186B (zh) 2022-07-11 2022-07-11 基于临时键合的晶圆背面加工方法及晶圆

Country Status (1)

Country Link
CN (1) CN114883186B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115890021B (zh) * 2023-01-05 2023-05-16 成都功成半导体有限公司 一种晶圆激光切割方法及晶圆
CN115922109B (zh) * 2023-01-05 2023-07-25 成都功成半导体有限公司 一种晶圆背面激光切割方法及晶圆
CN116013777B (zh) * 2023-03-27 2023-06-06 成都功成半导体有限公司 一种SiC晶圆自动键合热氧生长方法
CN116072533B (zh) * 2023-03-28 2023-06-13 成都功成半导体有限公司 一种晶圆及其晶圆减薄制程加工工艺
CN117219502B (zh) * 2023-11-07 2024-01-12 天通控股股份有限公司 一种键合晶片的单面减薄方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112382629A (zh) * 2020-12-31 2021-02-19 江阴长电先进封装有限公司 一种堆叠晶圆的封装结构及其封装方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3635200B2 (ja) * 1998-06-04 2005-04-06 信越半導体株式会社 Ｓｏｉウェーハの製造方法
FR2954585B1 (fr) * 2009-12-23 2012-03-02 Soitec Silicon Insulator Technologies Procede de realisation d'une heterostructure avec minimisation de contrainte
TW201530610A (zh) * 2014-01-27 2015-08-01 Dow Corning 暫時性接合晶圓系統及其製造方法
US11069560B2 (en) * 2016-11-01 2021-07-20 Shin-Etsu Chemical Co., Ltd. Method of transferring device layer to transfer substrate and highly thermal conductive substrate
US11482506B2 (en) * 2020-03-31 2022-10-25 Taiwan Semiconductor Manufacturing Company Limited Edge-trimming methods for wafer bonding and dicing

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112382629A (zh) * 2020-12-31 2021-02-19 江阴长电先进封装有限公司 一种堆叠晶圆的封装结构及其封装方法

Also Published As

Publication number Publication date
CN114883186A (zh) 2022-08-09

Similar Documents

Publication Publication Date Title
CN114883186B (zh) 基于临时键合的晶圆背面加工方法及晶圆
EP3537472B1 (en) Method for transferring device layer to transfer substrate
US8048775B2 (en) Process of forming ultra thin wafers having an edge support ring
US6342433B1 (en) Composite member its separation method and preparation method of semiconductor substrate by utilization thereof
CN111599754B (zh) 一种超薄晶圆加工工艺
US11361969B2 (en) Device substrate with high thermal conductivity and method of manufacturing the same
CN114883187B (zh) 一种碳化硅晶圆背面制程加工工艺
JP4728030B2 (ja) Ｓｏｉウエーハの製造方法
US8435417B2 (en) Method of manufacturing semiconductor device
EP3522202B1 (en) Bonded soi wafer manufacturing method
JP2002100589A (ja) 半導体装置製造方法
CN115890021B (zh) 一种晶圆激光切割方法及晶圆
CN114496723A (zh) 半导体装置的制造方法和热板
CN114300344A (zh) 一种利用载盘进行SiC晶圆加工的工艺
CN115922109B (zh) 一种晶圆背面激光切割方法及晶圆
CN111446159B (zh) 一种正面切割背面减薄的生产方法
CN111446151A (zh) 一种切割晶粒后批量转移晶粒至蓝膜的方法
JP5499826B2 (ja) 半導体素子の製造方法
CN117524870B (zh) 一种晶圆加工方法及晶圆
CN113113306A (zh) 一种利用耐高温托盘进行化合物半导体晶圆高温回火工艺
JP2017108083A (ja) 太陽電池の製造方法
CN116072533B (zh) 一种晶圆及其晶圆减薄制程加工工艺
CN115579282B (zh) 晶圆的处理方法
JP2005259859A (ja) 拡散ウエハおよびその製造方法
CN114823421A (zh) 一种晶圆承载方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant