JP5499826B2 - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法 Download PDF

Info

Publication number
JP5499826B2
JP5499826B2 JP2010074441A JP2010074441A JP5499826B2 JP 5499826 B2 JP5499826 B2 JP 5499826B2 JP 2010074441 A JP2010074441 A JP 2010074441A JP 2010074441 A JP2010074441 A JP 2010074441A JP 5499826 B2 JP5499826 B2 JP 5499826B2
Authority
JP
Japan
Prior art keywords
wafer
semiconductor
outer peripheral
manufacturing
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010074441A
Other languages
English (en)
Other versions
JP2011210770A (ja
Inventor
浩之 大井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2010074441A priority Critical patent/JP5499826B2/ja
Publication of JP2011210770A publication Critical patent/JP2011210770A/ja
Application granted granted Critical
Publication of JP5499826B2 publication Critical patent/JP5499826B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Physical Vapour Deposition (AREA)

Description

本発明は、プロセスへの投入から大径の薄化ウエハを用いる半導体素子の製造方法に関するものである。
電力用半導体装置(以降、半導体装置は半導体素子と同義語とする)は、オン時にドリフト電流が流れる方向と、オフ時の逆バイアス電圧による空乏層が延びる方向とが同じであるので、縦型半導体装置とも言われる。たとえば、通常のプレーナーゲート型nチャネル縦型MOSFETの場合、高抵抗のnドリフト層の部分は、MOSFETがオン状態の時は縦方向にドリフト電流を流す領域として働き、オフ状態の時は空乏化して耐圧を保持する領域となる。この高抵抗のnドリフト層の電流経路を短くすることすなわち高抵抗nドリフト層を薄くすることは、ドリフト抵抗が低くなるのでMOSFETの実質的なオン抵抗を下げる効果に繋がる。このような低オン抵抗にする構成は、前述のMOSFETだけでなく、IGBT、バイポーラトランジスタ、ダイオード等の縦型半導体素子においても同様に成立することが知られている。縦型半導体装置の耐圧はドリフト層の厚さに関連するが、1800Vクラスの半導体装置でも仕上がり時のウエハ(半導体基板)の厚さは180μm、1200Vで120μm、600Vでは60μmあれば充分である。
一方で、均一な抵抗分布が必要な電力用半導体装置ではウエハとしてFZ結晶を用いるのが一般的である。FZ結晶を用いるウエハは、CZ結晶を用いるものより大径化が難しいが、それでもチップのコストダウンのため大径化が進められている。しかし、たとえば、直径6インチ、8インチのFZ結晶のウエハで、たとえば、厚さ120μmのウエハを、ウエハプロセスに投入して所要の加工を加える際に、ウエハ割れを少なくしてプロセスフローを完了して半導体素子を製造することは困難を伴う。ウエハ割れが多いとプロセスを完了できないウエハ数が増加し、半導体装置の完成数量が大きく低下し易い。そこで、従来は通常、ウエハを厚く、たとえば、6インチ径で625μm厚、8インチ径で725μm厚程度に厚くしてウエハ強度を上げることにより、大径のウエハで製造プロセスに流した場合でもウエハ割れを少なくする方法が採られている。さらに、たとえば、製造プロセスの前半ではウエハの片面側のみの製造プロセスを進め、製造プロセス後半で裏面側の製造プロセスに移る前に、裏面側を研磨およびエッチングしてほぼ仕上げウエハ厚に近い厚さにまでウエハを薄化している。その後、薄化ウエハの裏面側に必要な製造プロセスを加えることにより、薄化ウエハの状態でのプロセス加工を少なくしてウエハ割れをできるだけ防止するようにしている。しかし、この方法は、厚い投入ウエハを製造プロセスの途中で厚さの三分の二以上を削り落として仕上がりウエハとしているので、結果的には高価な半導体基板材料を無駄に消費していることになる。
この点に関して、プロセス投入を薄いウエハにした場合に問題となる薄いウエハの反りを低減するために、薄いウエハを平坦化した状態でウエハの外周部に樹脂をリング状に塗布し硬化させて、基板の補強部とする加工方法が知られている。またはウエハの外周部にリング状に厚い基板部分を残すように内周部のみを必要な厚さに削って薄くする薄化ウエハのように、厚い外周部が補強部となる加工方法も知られている(特許文献1)。また、薄化ウエハにガラス支持板を貼り付けて補強する貼り付けウエハでは、外周部の貼り付け界面からのウエハ割れや薬液の浸透を防ぐために、ウエハの外周端部に樹脂をリング状に付着させ密封した状態で硬化させる加工方法が知られている(特許文献2)。ウエハの外周部のみをリング状に厚くして補強部とすることにより、ウエハ強度を高くして製造プロセスに流す方法およびその治具に関することが記載されている文献が公開されている(特許文献3)。
特開2001−257185号公報 特開2006−352078号公報 米国公開第2008−64184号公報
しかしながら、薄いウエハに生じ易いウエハ反りを防ぐために、ウエハの外周端部に樹脂をリング状に付着させ硬化させる方法は、リング状の硬化樹脂の厚さがウエハの厚さより厚いため、製造プロセスに流すためには、固有の搬送装置とプロセス装置に合わせるための治具などを必要とする。さらに、ウエハの外周端部に付着させるリング状の樹脂の温度特性により、プロセス条件が制約されるという問題がある。また、薄化ウエハにガラス支持板を接着剤で貼り付けて強度を高くしたウエハではやはり接着剤の耐熱温度がその後のプロセスで問題となる。さらに、貼り付けウエハの場合はウエハ外周部を密封しないとその後のプロセスに使用される薬液の性質によって、貼り付けウエハ内部に浸透してウエハの加工表面を劣化させる問題がある。いずれにしても、プロセス投入の最初から、プロセス完了した仕上がりウエハ厚に近い薄いウエハを投入しても、ウエハ割れがなくウエハプロセスを完了させることができれば、厚いウエハをプロセス後半で裏面研削して厚さの三分の二を捨てる半導体結晶材料費が減るので、コストダウンになることは明白である。
本発明は、以上述べた点に鑑みてなされたものであり、プロセスへの投入から大径の薄化ウエハを用いる場合でも、ウエハ反りおよびウエハ割れの少ない半導体素子の製造方法を提供することである。
前記本発明の目的を達成するために、半導体基板に複数の半導体素子を形成する工程の前に、前記半導体基板の外周を減厚して外周端部を形成し、前記外周端部を備える同径の前記半導体基板を複数枚重ね、前記外周端部を露出させて前記主面方向から回転治具に挟み、前記外周端部に、前記半導体基板より熱膨張係数が大きく、かつ、前記半導体素子を形成する工程内の熱処理工程で印加されるもっとも高い温度より融点が高い金属または窒化物を、前記半導体基板の前記半導体素子が形成される両主面より突出しない膜厚で被着する工程を行い、前記半導体素子を形成する工程内の熱処理工程は1000℃以上の工程を含む半導体素子の製造方法とする。
なくとも、前記半導体素子が形成される領域をマスクし、前記回転治具に挟む方向を軸に前記重ねた半導体基板を回転させ、前記外周端部に前記金属をスパッタリングによって成膜することが好ましい。また、前記スパッタリングが、複数枚重ねられた前記半導体基板の密着部に到達しない角度の傾斜スパッタリングにより、それぞれの主面側から順次行われることも好ましい。
前記半導体基板の外周端部は、前記両主面からそれぞれ延長される傾斜部と両主面に垂直な端面からなる形状、または前記両主面からそれぞれ延長される曲率部からなる形状に加工されることが好ましい。また前記外周端部を加工する工程は、円筒形状で側面に凹部を有する砥石からなる型治具を用い、前記型治具を回転させながら前記凹部に前記半導体基板の外周を押し当てて行われることも好ましい。さらに前記金属はタングステン、チタン、モリブデンよりなる群から選ばれる少なくとも1種類により構成され、前記窒化物は窒化チタンであることも好ましい。
また、前記複数枚の半導体基板は、前記スパッタリング時に上昇する前記半導体基板の温度以上の耐熱性を有する緩衝膜を間に挟んで重ねられることが望ましい。
さらに、前記半導体基板は、前記半導体素子を形成する工程でその厚さを減じる研削工程を必要としない厚さである半導体素子の製造方法とすることが望ましい。た、前記半導体素子をIGBTとすることができる。
本発明によれば、プロセスへの投入から大径の薄化ウエハを用いる場合でも、ウエハ反りおよびウエハ割れの少ない半導体素子の製造方法を提供することができる。
本発明にかかるウエハ回転治具の断面図である。 本発明にかかるウエハの外周端部を示す断面図である。 本発明にかかるウエハの外周端部の処理方法を示す断面図である。 本発明にかかるIGBTを示す断面図である。 本発明にかかる異なるウエハ回転治具の断面図である。 本発明にかかるウエハの外周端部の処理方法を示す図である。
以下、本発明の半導体素子の製造方法にかかる実施例について、図面を参照して詳細に説明する。本発明はその要旨を超えない限り、以下に説明する実施例の記載に限定されるものではない。
本発明の半導体素子の製造方法として、1200VクラスのIGBTの製造方法を採りあげて具体的に説明する。8インチ径で厚さ120μmのn型FZシリコンウエハ1(以下ウエハ1という)を用意する。この例の場合、投入ウエハ(半導体基板)としてのウエハ1の厚さは、ほぼ仕上がり時の厚さである。製造プロセスの中で、表面を研磨したり、エッチングを行なうことがあるが、研磨やエッチングで減じる厚さはごくわずか(例えば裏面にシリコン層を露出させる為に、研磨で5μm程度)である。つまり、製造プロセスの過程で、ウエハの厚さを大幅に減じる研削工程を必要としないため、材料の無駄が生じない。なお、製造するIGBTの耐圧など所望の特性に応じて投入するウエハの厚さを決定すればよい。
図3はウエハ1の外周端部の処理方法を示す断面図である。図3(a)に示すように、ボンド剤中に固定砥粒を分散させた砥石からなる型治具2に、ウエハ1の外周端部3をウエハ1および型治具2を回転させながら押し当てて、ウエハ1の両主面側の外周端部3の表面にそれぞれ傾斜部3aを形成する。また、最も外側には、両主面に垂直な最外周端面3cを形成する。最外周面3cは、ウエハ1の外周端部処理前の該終端面を残してもよいし、やや鋭利になった端面を型治具2で研削して平坦な面としてもよい。
あるいは、図3(b)に示すように、型治具2にR形状を持たせて、これに倣って面取りを行なって、ウエハ1の両主面側の外周端部3に曲率部3bを形成してもよい。
このように、ウエハ1の両主面側の外周端部3に傾斜部3a、曲率部3bや最外周面3cを形成するのは、ウエハ1の最外周がナイフ状に鋭利にとがっていると、搬送時にウエハ1を保持するホルダを削り取ってしまったり、割れや欠けの発生を防ぐためである。
図6は、ウエハ1の外周端部3の処理方法を示す図である。上記のように外周端部3を形成した後、図6に示すように、研磨剤を含浸させた研磨布5を円筒状に備え、該円筒状の研磨布5に研磨剤を含浸させたものを回転させ、一方のウエハ1も回転させながら押し付け、かつ該研磨布5とウエハ1とを相対的に上下動させることによって、前記型治具2によって加工された面に残留する加工ダメージを除去することが望ましい。
次に、上記のように外周端部処理を終えたウエハ1を複数枚用意する。そして各ウエハ1間に図示しない耐熱フィルム(たとえば、耐熱エラストマーフィルム)をそれぞれ挟んで重ねる。この耐熱フィルムはウエハ同士の接触による擦れ、キズを防止する機能を有する。後の工程でウエハ1の表面を仕上げ研磨する工程を行なえば、この耐熱フィルム無しにウエハを重ねることもできる。
図1は、ウエハ回転治具30の断面図である。ここでは、ウエハ1に前記耐熱フィルムを挟んで重ねた状態でウエハ回転治具30に取り付ける。図1の例では、25枚のウエハ1を重ねて取り付けたが、スパッタ装置の能力に応じてより多くの枚数を重ねて処理してもよい。なお、ウエハ回転治具30は、スパッタ蒸着槽50内に配置されている。
耐熱フィルムを挟んで重ねあわされたウエハ1は、二枚のウエハ挟み円板31a−31bによって挟持される。
一方のウエハ挟み板31aの中心には、回転軸20bの一端が取り付けられ、回転軸20bの他端はスパッタ蒸着槽50の一方の壁面にベアリング33aとベアリングマウント34aを介して保持されている。他方のウエハ挟み板31bの中心には、回転軸20cの一端が取り付けられ、回転軸20cの他端は、スパッタ蒸着槽50の他方の壁面にベアリング33bとベアリングマウント34bを介して保持されている。この他方の側の回転軸20cは、前記他方のウエハ挟み板31bとベアリング33bとの間に軸の長さ調整ネジ36とストッパー35を備えている。
積層されたウエハ1は、軸の長さ調整ネジ36の締め付け力によって二枚のウエハ挟み円板31a−31bの間に保持される。
ここで、ウエハ挟み円板31a,31bが、ウエハ1に比べて小さすぎると、積層されたウエハ1を局所的に押さえることになり、ウエハ1に不要な応力を印加することになる。そこで、ウエハ挟み円板31a,31bは、ウエハ1の押圧面をできるだけ大きく(広く)して、ウエハ1を面で押圧することが望ましい。
また、ウエハ挟み円板31a,31bが、ウエハ1よりも大きいと、後述のスパッタ工程で、外周端部3以外の領域への不要な金属膜の成膜を防ぐことができるが、大きすぎると、後述するスパッタ工程で、斜め方向からのスパッタを行なう際の障害となってしまう。そこで、ウエハ挟み円板31a,31bは、ウエハ1の面取りが行なわれていない領域(外周端部3以外の領域)と同じ大きさにするか、後述のスパッタ工程で斜め方向からのスパッタの障害とならない範囲で、ウエハ1の面取りが行なわれていない領域(外周端部3以外の領域)より若干大きくすればよい。
例えば、ウエハ挟み円板31a,31bを、ウエハ1の面取りが行なわれていない領域と同じ大きさとする。
回転軸20aは、一端が図示しない回転駆動モーターなどに接続され、他端に取り付けられた歯車32を介して、回転軸20bに駆動力を伝達する。
前記スパッタ蒸着槽50中に設置されたウエハ回転治具30に挟まれる25枚のウエハの外周端部3にスパッタ蒸着処理をする際、図1に示すウエハ回転治具30に25枚のウエハ1を挟んだ状態では、図示されない遮蔽板によってウエハ1の外周端部3以外の部分にはスパッタ蒸着されないようにされている。
図5は、前記図1とは異なるウエハ回転治具40の断面図である。前記ウエハ回転治具30と異なるところは、前記調整ネジ36に代えて、スプリング38によって、ウエハ挟み治具31に挟まれるウエハ1を弾性的に保持していることである。ベアリング38を備えたベアリングマウント34を、スプリング38で押圧することで、ウエハ挟み円板31aと31bとの間にウエハ1を挟持する。このほかの、図1と同じところは同じ符号で示して説明を省略する。また、このウエハ回転治具40では、回転軸20dを直接スパッタ蒸着槽の外側に出しているが、前記図1のウエハ回転治具30のように蒸着槽内で歯車を介して駆動力を伝達させてもよい。本発明の半導体素子の製造方法では、回転機能を有する治具にウエハを挟み込んで回転させ、高融点金属をウエハ外周端部にスパッタ蒸着すればよい。図1と図5のウエハ回転治具は、その例を示すものであり、本発明の要旨を超えない限り、これらの方式に限定されない。
図2は、ウエハの外周端部を示す断面図である。図1のように取り付けた25枚のウエハ1を回転させながら、重ねたウエハ1同士の外周端部3に、半導体基板(ウエハ)より熱膨張係数が大きい材料をスパッタにより被着させる。図2(a)、(b)に示すように、斜めスパッタ37でウエハ1の両主面側から被着させる。
ウエハ1の外周端部3に被着させる材料として、ウエハの材料(シリコン)より、熱膨張係数の大きな材料を選択したのは、ウエハに対する線膨張係数の大きい高融点金属では、高張力が得られ基板の反りを平坦に矯正する働きを示すためである。ドーナツ形状をした材料では、室温よりも高い温度下において、室温の状態に比べ外側に広がろうとする力が働く。すなわち、内側の空間の直径が大きくなる方向に膨張する。本発明においては、ウエハの外周部にドーナツ状の線膨張係数の高い材料を付設するため、室温よりも高い温度下で内側のウエハを広げようとする力が働く。即ち、ウエハの反りは矯正される。
また、ウエハ(半導体基板)より融点が高い材料を選択したのは、後の製造プロセスに、高温(1000℃〜1200℃程度)の熱処理のプロセス、たとえば、熱酸化膜形成、ボロンなどの不純物の熱拡散工程が存在しても、半導体特性に悪影響を及ぼすことがないようにするためである。すなわち、前記のような高温熱処理の際にも、ウエハの外周端部にリング状に被着させた高融点金属膜が半導体基板中へ熱拡散したり、合金を形成することがなく、溶融、蒸発を起こさず、また、不純物元素としてウエハ内部に深く拡散しない材料が望ましいから選択したのである。
また、ウエハ(半導体基板)より融点が高い材料を選択するもう一つの理由は、半導体プロセスの中で行われる数々のウエハに対する異なる種類の積層膜堆積や、ウエハの積層膜パターン形成においてなされる部分的な前記積層膜の除去により、シリコンウエハ内部には応力が蓄積され、ウエハの変形や反りをもたらすからである。本発明によれば、ウエハの外周部にリング状に、ウエハが平坦な状態で予め高融点材料を付設することにより、当初の平坦な形状を維持しようとする保持力を得ることが可能となるからである。
さらに、前述したように図1、図2に示す斜めスパッタ37を用いたのは、重ねたウエハ1同士の外周端部3側の密着部(図2(a)(b)における点a)にスパッタ粒子が到達しないようにするためである。斜めスパッタ37で、図2(c)に示すように、それぞれの外周端部3の傾斜部3aに高融点金属を被着させる。
この例では、チタン/窒化チタン膜4を被着した。チタン/窒化チタン膜4のチタンと窒化チタンとの膜厚比は1/1とする。このような斜めスパッタ37すると、金属スパッタによるウエハ1同士の癒着を防止することができる。金属スパッタによるウエハ1同士の癒着を防止するには、さらに、被着チタン/窒化チタン膜4とウエハの傾斜部3aを含めたトータル厚さがウエハ1の厚さより薄いことが重要である。このトータル厚さが厚いと、スパッタ時に隣接するウエハ1の外周端部3の傾斜部3aに被着されたチタン/窒化チタン膜4同士が接触して癒着する惧れがある。チタン/窒化チタン膜4同士が癒着すると、複数枚のウエハが分離できなくなる惧れがあるので避けなければならない。
また、癒着しない場合でも、ウエハの厚さより外周端部3のチタン/窒化チタン膜4が出っ張っていると、このウエハ1を加工プロセスに流す場合特別な治具が必要になり、コストが増すので好ましくない。つまり、被着した金属(この例ではチタン/窒化チタン膜4)の厚さ(図2(c)の矢印T1)がプロセスに投入するウエハ1の厚さを超えないようにする。
しかし一方で、ウエハ1の厚さを越えてチタン/窒化チタン膜を厚く堆積させる必要が有る場合、即ち、より強い反り補強力を確保しようとする場合であるが、この様に高融点金属を厚く形成する場合は、ウエハ1同士の癒着を防ぐために、ウエハ1とウエハ1との間に面内で一様な厚さを有するフィルムや板を挟めばよい。スパッタや蒸着時にウエハが高温化(250℃以下)する場合は、エラストマ材などを選択すれば良い。この場合はウエハの片面につき、ウエハ1同士の間に挟むフィルムや板の厚さの半分以下の範囲で、ウエハ1の厚さを越えて厚く堆積させる事ができる。
ただし、このようにウエハ1の厚さを越えてチタン/窒化チタン膜を厚く堆積すると、ウエハの外周部を強固に補強できる半面、半導体素子工程の途中でウエハ厚さを減じる必要が有る場合、この部分を避けて坐繰り研磨したり、エッチングしたりする、特別なウエハ薄化技術を要する。
前述の高融点金属としてはチタン/窒化チタンの他に、タングステン、チタン、窒化チタンなどの単層、あるいはモリブデンタングステン/チタン、タングステン/モリブデンなどの積層を用いることができる。ウエハ1の外周端部3の傾斜部3aへのチタン/窒化チタン膜4の被着工程の終了後、重ねたウエハ1を一枚毎、バラバラにして、通常の半導体素子用の表面側プロセスを施す。前記耐熱フィルムを挟まないで、ウエハ1を直接重ねてウエハ1の外周端部3にチタン/窒化チタン膜4を被着したときは、ウエハプロセスに投入する前に、ウエハ1の表裏面を両面研磨で仕上げ研磨することが望ましい。研磨条件は一般的な研磨方法でよい。たとえば、研磨材;コロイダルシリカ(粒径20〜40nm)pH11〜12程度、溶剤;NaOH水溶液、研磨布;不織布または発泡ポリウレタン系等、厚さ1mm程度、研磨時間;10分程度である。
以降の本発明にかかるウエハプロセスについて、一例として、図4の要部断面図に示すIGBTのウエハプロセスを採りあげて説明する。図4に示すIGBT100ウエハの表面は図面の上側(エミッタ側)であり、ウエハの裏面は下側(コレクタ側)とする。ウエハの外周端部の傾斜部にチタン/窒化チタン膜が被着されたウエハの主要部表面に、酸化膜パターンを形成後、pベース領域102と、耐圧領域内に設けられるp型ガードリング(図示せず)とが同時に形成される。pベース領域の表面からnベース層101(nドリフト層)に達する深さのトレンチ103が形成され、該トレンチ103内にゲート絶縁膜104が形成されゲート電極105となる高濃度ポリシリコンが充填された後に、前記トレンチ103に接するpベース領域102の表面にn型エミッタ領域106が形成される。ラッチアップ耐量の向上を図るためにp型ベース領域102の表面層の一部に高濃度p型領域(図示せず)が形成されることが望ましい。
前記ゲート電極105の上部には層間絶縁膜107が被覆される。さらに、この層間絶縁膜107の表面上にはAlなどの金属膜からなるエミッタ電極108が被覆される。このエミッタ電極108は前記層間絶縁膜107に設けられる開口部により、前記n型エミッタ領域106表面とp型ベース領域102の表面に共通に導電接触する構成となっている。さらに、エミッタ電極108上にパッシベーション膜としてチッ化膜や窒素雰囲気中でアニールしたアモルファスシリコン膜、あるいはポリイミド膜が形成されることが好ましいが、図4では省略されている。
ウエハの裏面側に形成される表面構造(以下、裏面素子構造とする)として、nベース層101の表面層に、nFS層109(フィールドストップ層)およびpコレクタ層110がこの順で設けられている。コレクタ電極111は、pコレクタ層110に接する。このような裏面素子構造を有するIGBTをFS(フィールドストップ)型IGBTと称する。これにより、少数キャリアの低注入、高輸送効率という効果を奏しながら、ノンパンチスルー構造よりもベース層を薄くすることで更なるオン電圧、ターンオフ損失特性が改善されたものにすることができる。
1バッチ25枚の8インチ径で、厚さ120μmのFZ−n型シリコンウエハの外周端部に前記高融点金属を前述のようにスパッタ被着させた後、耐圧1200Vクラスの通常のIGBTのウエハプロセスから裏面研削工程を除いたウエハプロセスに流し、前記シリコンウエハに複数のIGBT領域を完成させる。この複数のIGBT領域を有するウエハについて、ウエハの反り(Warp)の大きさ(mm)とウエハが割れたり、ウエハ欠けたりした枚数を調べた。反りの値はウエハの割れや欠けの無いウエハについての反り値である。反りは、ウエハを垂直に立て、ウエハ全域に渡り、表裏それぞれに最も迫り出した位置間の距離を、水平成分について求め、その値からウエハの平均厚さを引いた値を反り値とする。比較例として、高融点金属をスパッタ被着しない場合で、厚さ120μmの薄いウエハ25枚をIGBTプロセスに投入しプロセス完了させた後のウエハについて調べた。前記高融点金属として、チタン/窒化チタン、タングステン、チタン、窒化チタン、モリブデンタングステン/チタン、タングステン/モリブデンについて調べた。融点と熱膨張係数(線膨張係数)はそれぞれタングステンが3430℃と0.045×10−4−1、チタンが1812℃と0.084×10−4−1、窒化チタンが2930℃と0.094×10−4−1、モリブデンが2620℃と0.051×10−4−1、シリコン単結晶の線膨張係数は0.042×10−4−1である。各高融点金属のスパッタ被着膜厚を、0.08μm、0.01μm、0.1μm、1.0μm、3.0μmに変化させてウエハの反りの大きさと割れまたは欠けが生じた枚数(ワレカケと表示)とを調べた。その結果を表1に示す。なお、表1において最厚部は、図2(c)の矢印(T2)で表したように、スパッタ被着膜の最も厚い部分の厚さを示している。
Figure 0005499826
表1では、8インチの薄いウエハの外周端部に高融点金属膜を被着させなかった場合は、1バッチ25枚のすべてのウエハに割れまたは欠けが発生することを示している。高融点金属膜をウエハの外周端部に被着させた場合は、チタン/窒化チタン膜を用いると、膜厚0.01μm以上にすると、ウエハの割れ・欠けが0枚になるので望ましい。また、膜厚3.0μmで反り1mm、ウエハの割れ・欠け0枚であり、最も良い結果を示している。チタン/窒化チタン膜の膜厚3.0μmの場合は、反り値が1mmと最も小さい値になるので、高融点金属熱膨張係数はシリコンウエハの熱膨張係数より大きくなるほど、大径ウエハの反りに対する矯正能力が高いことを示していると考えられる。
チタン/窒化チタン膜以外の高融点金属の場合、いずれの金属膜でも膜厚0.01μm以上にすると、ウエハの割れ・欠けが0枚であるので採用することができる。
割れ・欠けについては、高融点金属の膜厚が0.01μm以上あれば、反りの大きさに係わらず、0枚となっている。タングステン膜をウエハ外周端部に被着させた場合は、反りの大きさが23mmでも割れ・欠けが無いことを示していることから、20mm程度までの反り自体の大きさは割れ・欠けに直接的には関係しないと思われる。高融点金属膜の膜厚が0.01μm以上あれば、反りがある程度の大きさであっても、割れ・欠けが無いのは、金属膜が薄いウエハを補強するとともに、金属膜を被着する前に、割れ・欠けの発端となり易いウエハ外周端部の鋭角部を研磨除去することによる抑止効果もあるからと思われる。
ウエハの割れ・欠けの発生が無い場合でも、表1から、反りについては、最大23mmから1mm程度まであり、ある程度の反りは避けられない。また、8インチ径用のウエハプロセスで、ウエハの搬送治具の一種として用いられるウエハカセットのウエハを差し入れ保持するウエハスロットのピッチとして、一般的に6.35mmなどのものが使用されている。このウエハスロットを隔てる仕切りの幅は2.5mmであるので、この値を引いた値がウエハが入る隙間になる。従って、反りが6.35mm−2.5mm=3.85mm以下の場合、25枚入れのカセットを使用することができる。反りがこれ以上になると、仕切りを間引いた倍ピッチカセットあるいは2つ置きに間引いた3倍ピッチカセットを使うことになる。倍ピッチカセットの場合のウエハスロットのピッチは12.7mm、3倍ピッチカセットの場合のウエハスロットピッチは19.05mmとなるので、反りについてはある程度大きくてもプロセスに流せないことはないが、一度に流せるウエハ枚数が少なくなるので、プロセスの処理効率が悪くなり、製造コストがアップする問題がある。従って、ウエハの反りについては、プロセスの処理効率の観点から、3.85mm以下であることが望ましい。これを基準に表1を見ると、高融点金属としてチタン、窒化チタン、タングステン/モリブデンを用いる場合は膜厚3.0mm以上、チタン/窒化チタン、タングステン/チタンを用いる場合は膜厚1.0mm以上が当てはまる。これらの高融点金属とすれば、ウエハワレカケ0枚で、ウエハの反りを3mm以下にすることができるので、8インチ径ウエハをプロセスに投入した場合でも、通常の25枚用ウエハカセットを用いることができ、プロセス処理効率が悪くなることもない。
1 ウエハ
2 型治具
3 外周端部
3a 傾斜部
3b 曲率部
3c 最外周端面
4 チタン/窒化チタン膜
5 研磨布
30 ウエハ回転治具
31a、31b ウエハ挟み円板
32 歯車
33、33a、33b ベアリング
34、34a、34b ベアリングマウント
35 ストッパー
36 長さ調節ネジ
37 斜めスパッタ
50 スパッタ蒸着槽
100 IGBT
101 nベース層
102 pベース領域
103 トレンチ
104 ゲート絶縁膜
105 ゲート電極
106 n型エミッタ領域
107 層間絶縁膜
108 エミッタ電極
109 nFS層
110 pコレクタ層
111 コレクタ電極

Claims (9)

  1. 半導体基板に複数の半導体素子を形成する工程の前に、
    前記半導体基板の外周を減厚して外周端部を形成し、前記外周端部を備える同径の前記半導体基板を複数枚重ね、前記外周端部を露出させて前記主面方向から回転治具に挟み、前記外周端部に、前記半導体基板より熱膨張係数が大きく、かつ、前記半導体素子を形成する工程内の熱処理工程で印加されるもっとも高い温度より融点が高い金属または窒化物を、前記半導体基板の前記半導体素子が形成される両主面より突出しない膜厚で被着する工程を行い、
    前記半導体素子を形成する工程内の熱処理工程は1000℃以上の工程を含むことを特徴とする半導体素子の製造方法。
  2. なくとも、前記半導体素子が形成される領域をマスクし、
    前記回転治具に挟む方向を軸に前記重ねた半導体基板を回転させ、
    前記外周端部に前記金属をスパッタリングによって成膜することを特徴とする請求項1記載の半導体素子の製造方法。
  3. 前記スパッタリングが、複数枚重ねられた前記半導体基板の密着部に到達しない角度の傾斜スパッタリングにより、それぞれの主面側から順次行われることを特徴とする請求項2記載の半導体素子の製造方法。
  4. 前記半導体基板の外周端部は、前記両主面からそれぞれ延長される傾斜部と両主面に垂直な端面からなる形状、または前記両主面からそれぞれ延長される曲率部からなる形状に加工されていることを特徴とする請求項1記載の半導体素子の製造方法。
  5. 前記外周端部を加工する工程は、円筒形状で側面に凹部を有する砥石からなる型治具を用い、前記型治具を回転させながら前記凹部に前記半導体基板の外周を押し当てて行うことを特徴とする請求項4記載の半導体素子の製造方法。
  6. 前記金属はタングステン、チタン、モリブデンよりなる群から選ばれる少なくとも1種類により構成され、前記窒化物は窒化チタンであることを特徴とする請求項1記載の半導体装置の製造方法。
  7. 前記複数枚の半導体基板は、前記スパッタリング時に上昇する前記半導体基板の温度以上の耐熱性を有する緩衝膜を間に挟んで重ねられてことを特徴とする請求項2または3の何れか一項に記載の半導体素子の製造方法。
  8. 前記半導体基板は、前記半導体素子を形成する工程でその厚さを減じる研削工程を必要としない厚さであることを特徴とする請求項1乃至7いずれか一項に記載の半導体素子の製造方法。
  9. 半導体素子がIGBTであることを特徴とする請求項1乃至のいずれか一項に記載の半導体素子の製造方法。
JP2010074441A 2010-03-29 2010-03-29 半導体素子の製造方法 Expired - Fee Related JP5499826B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010074441A JP5499826B2 (ja) 2010-03-29 2010-03-29 半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010074441A JP5499826B2 (ja) 2010-03-29 2010-03-29 半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JP2011210770A JP2011210770A (ja) 2011-10-20
JP5499826B2 true JP5499826B2 (ja) 2014-05-21

Family

ID=44941558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010074441A Expired - Fee Related JP5499826B2 (ja) 2010-03-29 2010-03-29 半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JP5499826B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011253915A (ja) * 2010-06-02 2011-12-15 Shin Etsu Handotai Co Ltd シリコンウェーハ
JP6225605B2 (ja) * 2013-09-25 2017-11-08 富士電機株式会社 半導体装置の製造方法
JP7024128B1 (ja) 2020-09-30 2022-02-22 株式会社フルヤ金属 スパッタリングターゲット‐バッキングプレート接合体、その製造方法及びスパッタリングターゲットの回収方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50105270A (ja) * 1974-01-23 1975-08-19
JP3305399B2 (ja) * 1993-04-08 2002-07-22 三菱電機株式会社 半導体装置の製造方法
JP2011071254A (ja) * 2009-09-25 2011-04-07 Mitsubishi Electric Corp 炭化珪素基板およびその製造方法

Also Published As

Publication number Publication date
JP2011210770A (ja) 2011-10-20

Similar Documents

Publication Publication Date Title
US8507362B2 (en) Process of forming ultra thin wafers having an edge support ring
JP5266869B2 (ja) 半導体装置および半導体装置の製造方法
US8435417B2 (en) Method of manufacturing semiconductor device
CN114883186B (zh) 基于临时键合的晶圆背面加工方法及晶圆
JP7302953B2 (ja) シリコンカーバイド部品とシリコンカーバイド部品を製造する方法
JP3620528B2 (ja) 半導体装置の製造方法
JP5499826B2 (ja) 半導体素子の製造方法
JP2011165771A (ja) 半導体装置の製造方法
WO2011161906A1 (ja) 炭化珪素半導体素子の製造方法と製造装置
US10559664B2 (en) Method of manufacturing semiconductor device by removing a bulk layer to expose an epitaxial-growth layer and by removing portions of a supporting-substrate to expose portions of the epitaxial-growth layer
US9589926B2 (en) Method of manufacturing semiconductor device
CN114300344A (zh) 一种利用载盘进行SiC晶圆加工的工艺
CN114496723A (zh) 半导体装置的制造方法和热板
JP5532754B2 (ja) 半導体装置の製造方法
US20130017671A1 (en) Method for manufacturing semiconductor device
JP7135352B2 (ja) 半導体装置の製造方法
JP2008251579A (ja) 静電チャックおよび半導体装置の製造方法
JP4572529B2 (ja) 半導体素子の製造方法
JP2004296817A (ja) 半導体装置の製造方法
CN113113306A (zh) 一种利用耐高温托盘进行化合物半导体晶圆高温回火工艺
JP2011166034A (ja) 半導体装置の製造方法
JP2001177096A (ja) 縦型半導体装置の製造方法および縦型半導体装置
WO2018070263A1 (ja) 半導体装置の製造方法
CN117524870B (zh) 一种晶圆加工方法及晶圆
JP2006059929A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140225

R150 Certificate of patent or registration of utility model

Ref document number: 5499826

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees