JP5499826B2 - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法 Download PDFInfo
- Publication number
- JP5499826B2 JP5499826B2 JP2010074441A JP2010074441A JP5499826B2 JP 5499826 B2 JP5499826 B2 JP 5499826B2 JP 2010074441 A JP2010074441 A JP 2010074441A JP 2010074441 A JP2010074441 A JP 2010074441A JP 5499826 B2 JP5499826 B2 JP 5499826B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- semiconductor
- outer peripheral
- manufacturing
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Physical Vapour Deposition (AREA)
Description
また、前記複数枚の半導体基板は、前記スパッタリング時に上昇する前記半導体基板の温度以上の耐熱性を有する緩衝膜を間に挟んで重ねられることが望ましい。
2 型治具
3 外周端部
3a 傾斜部
3b 曲率部
3c 最外周端面
4 チタン/窒化チタン膜
5 研磨布
30 ウエハ回転治具
31a、31b ウエハ挟み円板
32 歯車
33、33a、33b ベアリング
34、34a、34b ベアリングマウント
35 ストッパー
36 長さ調節ネジ
37 斜めスパッタ
50 スパッタ蒸着槽
100 IGBT
101 n−ベース層
102 pベース領域
103 トレンチ
104 ゲート絶縁膜
105 ゲート電極
106 n+型エミッタ領域
107 層間絶縁膜
108 エミッタ電極
109 n+FS層
110 p+コレクタ層
111 コレクタ電極
Claims (9)
- 半導体基板に複数の半導体素子を形成する工程の前に、
前記半導体基板の外周を減厚して外周端部を形成し、前記外周端部を備える同径の前記半導体基板を複数枚重ね、前記外周端部を露出させて前記主面方向から回転治具に挟み、前記外周端部に、前記半導体基板より熱膨張係数が大きく、かつ、前記半導体素子を形成する工程内の熱処理工程で印加されるもっとも高い温度より融点が高い金属または窒化物を、前記半導体基板の前記半導体素子が形成される両主面より突出しない膜厚で被着する工程を行い、
前記半導体素子を形成する工程内の熱処理工程は1000℃以上の工程を含むことを特徴とする半導体素子の製造方法。 - 少なくとも、前記半導体素子が形成される領域をマスクし、
前記回転治具に挟む方向を軸に前記重ねた半導体基板を回転させ、
前記外周端部に前記金属をスパッタリングによって成膜することを特徴とする請求項1記載の半導体素子の製造方法。 - 前記スパッタリングが、複数枚重ねられた前記半導体基板の密着部に到達しない角度の傾斜スパッタリングにより、それぞれの主面側から順次行われることを特徴とする請求項2記載の半導体素子の製造方法。
- 前記半導体基板の外周端部は、前記両主面からそれぞれ延長される傾斜部と両主面に垂直な端面からなる形状、または前記両主面からそれぞれ延長される曲率部からなる形状に加工されていることを特徴とする請求項1記載の半導体素子の製造方法。
- 前記外周端部を加工する工程は、円筒形状で側面に凹部を有する砥石からなる型治具を用い、前記型治具を回転させながら前記凹部に前記半導体基板の外周を押し当てて行うことを特徴とする請求項4記載の半導体素子の製造方法。
- 前記金属はタングステン、チタン、モリブデンよりなる群から選ばれる少なくとも1種類により構成され、前記窒化物は窒化チタンであることを特徴とする請求項1記載の半導体装置の製造方法。
- 前記複数枚の半導体基板は、前記スパッタリング時に上昇する前記半導体基板の温度以上の耐熱性を有する緩衝膜を間に挟んで重ねられてことを特徴とする請求項2または3の何れか一項に記載の半導体素子の製造方法。
- 前記半導体基板は、前記半導体素子を形成する工程でその厚さを減じる研削工程を必要としない厚さであることを特徴とする請求項1乃至7のいずれか一項に記載の半導体素子の製造方法。
- 半導体素子がIGBTであることを特徴とする請求項1乃至8のいずれか一項に記載の半導体素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010074441A JP5499826B2 (ja) | 2010-03-29 | 2010-03-29 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010074441A JP5499826B2 (ja) | 2010-03-29 | 2010-03-29 | 半導体素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011210770A JP2011210770A (ja) | 2011-10-20 |
JP5499826B2 true JP5499826B2 (ja) | 2014-05-21 |
Family
ID=44941558
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010074441A Expired - Fee Related JP5499826B2 (ja) | 2010-03-29 | 2010-03-29 | 半導体素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5499826B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011253915A (ja) * | 2010-06-02 | 2011-12-15 | Shin Etsu Handotai Co Ltd | シリコンウェーハ |
JP6225605B2 (ja) * | 2013-09-25 | 2017-11-08 | 富士電機株式会社 | 半導体装置の製造方法 |
JP7024128B1 (ja) | 2020-09-30 | 2022-02-22 | 株式会社フルヤ金属 | スパッタリングターゲット‐バッキングプレート接合体、その製造方法及びスパッタリングターゲットの回収方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50105270A (ja) * | 1974-01-23 | 1975-08-19 | ||
JP3305399B2 (ja) * | 1993-04-08 | 2002-07-22 | 三菱電機株式会社 | 半導体装置の製造方法 |
JP2011071254A (ja) * | 2009-09-25 | 2011-04-07 | Mitsubishi Electric Corp | 炭化珪素基板およびその製造方法 |
-
2010
- 2010-03-29 JP JP2010074441A patent/JP5499826B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011210770A (ja) | 2011-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8507362B2 (en) | Process of forming ultra thin wafers having an edge support ring | |
JP5266869B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US8435417B2 (en) | Method of manufacturing semiconductor device | |
CN114883186B (zh) | 基于临时键合的晶圆背面加工方法及晶圆 | |
JP7302953B2 (ja) | シリコンカーバイド部品とシリコンカーバイド部品を製造する方法 | |
JP3620528B2 (ja) | 半導体装置の製造方法 | |
JP5499826B2 (ja) | 半導体素子の製造方法 | |
JP2011165771A (ja) | 半導体装置の製造方法 | |
WO2011161906A1 (ja) | 炭化珪素半導体素子の製造方法と製造装置 | |
US10559664B2 (en) | Method of manufacturing semiconductor device by removing a bulk layer to expose an epitaxial-growth layer and by removing portions of a supporting-substrate to expose portions of the epitaxial-growth layer | |
US9589926B2 (en) | Method of manufacturing semiconductor device | |
CN114300344A (zh) | 一种利用载盘进行SiC晶圆加工的工艺 | |
CN114496723A (zh) | 半导体装置的制造方法和热板 | |
JP5532754B2 (ja) | 半導体装置の製造方法 | |
US20130017671A1 (en) | Method for manufacturing semiconductor device | |
JP7135352B2 (ja) | 半導体装置の製造方法 | |
JP2008251579A (ja) | 静電チャックおよび半導体装置の製造方法 | |
JP4572529B2 (ja) | 半導体素子の製造方法 | |
JP2004296817A (ja) | 半導体装置の製造方法 | |
CN113113306A (zh) | 一种利用耐高温托盘进行化合物半导体晶圆高温回火工艺 | |
JP2011166034A (ja) | 半導体装置の製造方法 | |
JP2001177096A (ja) | 縦型半導体装置の製造方法および縦型半導体装置 | |
WO2018070263A1 (ja) | 半導体装置の製造方法 | |
CN117524870B (zh) | 一种晶圆加工方法及晶圆 | |
JP2006059929A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120614 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131129 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140123 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140225 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5499826 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |