CN115579282B - 晶圆的处理方法 - Google Patents
晶圆的处理方法 Download PDFInfo
- Publication number
- CN115579282B CN115579282B CN202211376752.9A CN202211376752A CN115579282B CN 115579282 B CN115579282 B CN 115579282B CN 202211376752 A CN202211376752 A CN 202211376752A CN 115579282 B CN115579282 B CN 115579282B
- Authority
- CN
- China
- Prior art keywords
- wafer
- bonding
- edge
- inclined surface
- trimming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003672 processing method Methods 0.000 title abstract description 4
- 238000009966 trimming Methods 0.000 claims abstract description 58
- 238000000034 method Methods 0.000 claims description 119
- 238000005530 etching Methods 0.000 claims description 30
- 238000012545 processing Methods 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 5
- 235000012431 wafers Nutrition 0.000 description 276
- 229920002120 photoresistant polymer Polymers 0.000 description 22
- 239000004065 semiconductor Substances 0.000 description 20
- 239000010410 layer Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 239000003292 glue Substances 0.000 description 8
- 238000005498 polishing Methods 0.000 description 7
- 239000012790 adhesive layer Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 4
- 238000000227 grinding Methods 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 239000002904 solvent Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 208000028659 discharge Diseases 0.000 description 3
- 238000004943 liquid phase epitaxy Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000000927 vapour-phase epitaxy Methods 0.000 description 3
- 238000005406 washing Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000004927 fusion Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000001311 chemical methods and process Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
- 238000000348 solid-phase epitaxy Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02021—Edge treatment, chamfering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
- H01L2221/68386—Separation by peeling
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
本公开实施例提供一种晶圆的处理方法，所述方法包括：对第一晶圆的边缘进行第一修边处理，在所述第一晶圆的边缘的拐角处形成第一倾斜面；所述第一倾斜面为平面或凹面；键合所述第一晶圆和第二晶圆。本公开实施例可以在键合前或键合后对第一晶圆进行第一修边处理，使最终得到的结构具有第一倾斜面且第一倾斜面可以是凹面或者是平面。这样，若后续需要对第一晶圆与第二晶圆进行解键合，可通过预留的第一倾斜面方便的操作，这样不会对第一晶圆和/或第二晶圆的键合面产生破坏。
Description
技术领域
本公开实施例涉及半导体技术领域，涉及但不限于一种晶圆的处理方法。
背景技术
随着半导体技术的不断发展，3D-IC(三维集成电路)技术得到了广泛的应用，其是利用晶圆级封装技术将不同的晶圆堆叠键合在一起，该技术具有高性能、低成本且高集成度的优点。而一些晶圆在键合后还需要对其进行解键合，如何高质、高效地对晶圆进行键合与解键合成为了亟需解决的问题。
发明内容
有鉴于此，本公开实施例提供一种晶圆的处理方法，所述方法包括：
对第一晶圆的边缘进行第一修边处理，在所述第一晶圆的边缘的拐角处形成第一倾斜面；所述第一倾斜面为平面或凹面；
键合所述第一晶圆和第二晶圆。
在一些实施例中，所述方法还包括：
对所述第二晶圆进行第二修边处理。
在一些实施例中，所述对第二晶圆进行第二修边处理包括：
沿第一表面的边缘对所述第二晶圆进行直角修边处理，在所述边缘的拐角处形成台阶；所述直角修边的深度小于所述第二晶圆的厚度；
对所述第二晶圆的第二表面进行减薄处理得到减薄后的所述第二晶圆，所述减薄处理的深度大于或等于所述第二晶圆的厚度减去所述直角修边的深度。
在一些实施例中，所述方法还包括：
对所述第二晶圆的边缘进行第三修边处理，在所述第二晶圆的边缘的拐角处形成第二倾斜面；其中，所述第二倾斜面为平面、凸面或凹面。
在一些实施例中，所述第一倾斜面与所述第二倾斜面之间的平面的宽度小于或等于第一预设值。
在一些实施例中，所述第二倾斜面的深度小于所述减薄后的所述第二晶圆的厚度。
在一些实施例中，所述方法还包括：
对具有所述第一倾斜面的第一晶圆沉积抗刻蚀膜；所述抗刻蚀膜至少覆盖所述第一晶圆未被所述第二晶圆遮挡的表面区域。
在一些实施例中，所述方法还包括：
对所述第一晶圆与所述第二晶圆进行解键合处理。
在一些实施例中，所述对所述第一晶圆与所述第二晶圆进行解键合处理，包括:
沿所述第一晶圆的第一倾斜面，向所述第一晶圆与所述第二晶圆的键合面之间插入刀片，使所述第一晶圆与所述第二晶圆至少部分分离；
从所述第二晶圆的表面向远离所述第一晶圆的方向施加拉力，使所述第一晶圆与所述第二晶圆分离。
本公开实施例通过在键合前对第一晶圆进行第一修边处理，使其具有第一倾斜面，且第一倾斜面是凹面或者是平面。这样，当第一晶圆与第二晶圆键合后，进行后续的光刻等操作时可以减少对第一晶圆的损伤以及减少台阶处的胶泡。并且，若后续需要对第一晶圆与第二晶圆进行解键合，可通过预留的第一倾斜面方便的操作，并且不会对第一晶圆和/或第二晶圆的键合面进行破坏。
附图说明
图1为一些实施例中提供的一种经过直角修边后键合的半导体结构示意图；
图2A至图2B为在一些实施例中的解键合装置及过程示意图；
图3为在一些实施例中在解键合工艺中承载晶圆与刀具引发干涉问题的示意图；
图4为本公开实施例提供一种晶圆的处理方法的流程图；
图5至图7为本公开实施例提供的对第一晶圆进行第一修边处理的过程示意图；
图8为本公开实施例提供另一种晶圆的处理方法的流程图；
图9为本公开实施例提供又一种晶圆的处理方法的流程图；
图10至12为本公开实施例提供的对第二晶圆进行键合以及第三修边处理的过程示意图；
图13为本公开实施例提供的一种晶圆键合、减薄后的半导体结构的示意图；
图14为本公开实施例提供的一种晶圆键合、减薄以及修边后的半导体结构的示意图；
图15为本公开实施例提供的一种具有抗刻蚀膜的晶圆键合后的半导体结构的示意图；
图16为本公开实施例提供的另一种具有抗刻蚀膜的晶圆键合后的半导体结构的示意图；
图17为本公开实施例提供的一种具有键合胶层与抗刻蚀膜的晶圆键合后的半导体结构的示意图；
图18为本公开实施例提供另一种晶圆的处理方法的流程图；
图19A至图19B为本公开实施例提供的两种待解键合的晶圆的示意图；
图20A至图20B为本公开实施例对两种待解键合的晶圆解键合的过程示意图。
具体实施方式
为了便于理解本公开，下面将参照相关附图更详细地描述本公开公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开公开的范围完整的传达给本领域的技术人员。
在下文的描述中，给出了大量具体的细节以便提供对本公开更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本公开可以无需一个或多个这些细节而得以实施。在一些实施例中，为了避免与本公开发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里可以不描述实际实施例的全部特征，不详细描述公知的功能和结构。
一般地，术语可以至少部分地从上下文中的使用来理解。例如，至少部分地取决于上下文，如本文中所用的术语“一个或多个”可以用于以单数意义描述任何特征、结构或特性，或者可以用于以复数意义描述特征、结构或特性的组合。类似地，诸如“一”或“所述”的术语同样可以被理解为传达单数用法或传达复数用法，这至少部分地取决于上下文。另外，属于“基于”可以被理解为不一定旨在传达排他的一组因素，并且可以替代地允许存在不一定明确地描述的附加因素，这同样至少部分地取决于上下文。
除非另有定义，本文所使用的术语的目的仅在于描述具体实施例并且不作为本公开的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本公开，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本公开的技术方案。本公开的较佳实施例详细描述如下，然而除了这些详细描述外，本公开还可以具有其他实施方式。
本公开实施例所述的沉积工艺包括但不限于：化学气相沉积(Chemical VaporDeposition，CVD)、物理气相沉积(Physical Vapor Deposition，PVD)、等离子体增强化学气相沉积(Plasma Enhanced CVD，PECVD)、溅镀(Sputtering)、有机金属化学气相沉积(Metal Organic Chemical Vapor Deposition，MOCVD)、原子层沉积(Atomic LayerDeposition，ALD)、炉管工艺及其组合等。
本公开实施例所述的生长工艺包括但不限于：气相外延(Vapour Phase Epitaxy，VPE)、液相外延(Liquid Phase Epitaxy，LPE)、分子束外延(Molecular Beam Epitaxy，MBE)、离子束外延、固相外延及其组合等等。
本公开实施例所述的刻蚀工艺包括但不限于：干法刻蚀、湿法刻蚀及其组合。
晶圆键合是指通过一系列物理过程和/或化学过程将两个或多个基板或晶圆相互连接的过程。晶圆键合可应用于各种技术，包括三维集成电路、先进的封装技术等等。晶圆键合包括至少多种键合技术，例如，临时键合(Temporary Bonding，TB)、熔融键合(FusionBonding，FB)以及混合键合(Hybrid Bonding，HB)等等，它们都在促进三维集成的技术中发挥着关键作用。
临时键合可应用于薄晶圆或为薄晶圆提供机械支撑的的过程，这对于三维集成电路功率器件和晶圆级封装晶圆以及处理易碎基板(例如化合物半导体)非常重要。
熔融或直接晶圆键合可通过每个晶圆表面上的介电层连接，可应用于工程衬底或层转移，例如背面照明的CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)图像传感器。
混合键合扩展了键合界面中嵌入金属焊盘的熔融键合，从而实现了面对面晶片的正面连接。混合键合可应用于高级三维设备堆叠。
晶圆或基板进行键合工艺之前，一般会对晶圆进行化学机械研磨(ChemicalMechanical Polishing，CMP)，CMP主要是为了使晶圆整体厚度一致，完成晶圆平坦化。但是由于经过了CMP工艺的晶圆边缘轮廓(wafer edge profile)一般比较差(例如出现锐利的边缘)，这不利于后续进行键合工艺。此时可以采用切边(Trim)工艺来修剪晶圆边缘轮廓，切边工艺指的是将晶圆边缘特定深宽的一圈用刀头或其他方式切掉，以减少在后续减薄工艺中出现的chipping(碎片或缺口)现象，从而提高后续键合的质量。
在一些实施例中，可以对至少两个晶圆进行键合，再减薄。为了提高键合质量，减少键合后减薄过程中边缘出现的chipping，可以在键合前对器件晶圆20的边缘进行直角修边处理，然后在键合后再进行减薄处理。如图1所示，此时，器件晶圆20边缘与承载晶圆10的边缘之间会出现较大的台阶高度差h1，在一些实施例中，器件晶圆20可能需要经过多次的键合、修边、减薄工艺过程，这样会导致其与承载晶圆10的边缘台阶高度差h1进一步扩大。
如果器件晶圆20与承载晶圆10的边缘台阶高度差h1比较大(例如，大于50um)，在后续光刻过程中，由于需要在器件晶圆20的第一表面s1处涂覆光刻胶，这会导致当光刻胶涂覆在台阶处时，可在台阶处形成光刻胶泡(bubble)，特别是，当需要涂覆的光刻胶比较厚时(例如，厚度大于5um)，出现光刻胶泡的情况会加剧。光刻胶泡破裂后会在后续的刻蚀工艺中成为放电源(Arcing Source)，静电会对器件晶圆20上已经加工形成的器件和后续可加工形成的器件造成严重后果，甚至会导致器件的报废。
如图1所示，晶圆边缘区域包括暴露区域11和台阶区域12。其中，暴露区域11在后续光刻工艺(光刻工艺指的是将掩膜版的图案转移到光刻胶上的过程)以及进行深槽刻蚀时，在光刻胶40和边缘保护环41(Bottom Shadow Ring，BSR)未保护的地方暴露出来，导致暴露区域11受到损伤。边缘保护环41能够减少边缘缺陷同时对均匀性有了进一步的提升。
为了减少晶圆边缘区域出现光刻胶毛刺，通常需要将晶圆边缘区域的光刻胶40去除。减少甚至去除晶圆边缘区域的光刻胶40的工艺称为洗边工艺。洗边工艺包括边缘光刻胶去除工艺，边缘光刻胶去除工艺的过程为在晶圆上旋转涂敷光刻胶时，装配一喷嘴，通过喷嘴向晶圆边缘区域喷出少量去边溶剂，该去边溶剂将晶圆边缘区域的光刻胶40去除。
若减少光刻工艺后的洗边工艺的洗边宽度(EBR)，可能会增加后续在暴露区域11进行深槽刻蚀时，机台放电(Arcing)的风险。若增加边缘保护环41的保护区域，晶圆的有效使用面积会减少，并且还会影响晶圆边缘的刻蚀速率。
若在后续进行电镀工艺时，如果密封圈设置在如图1所示的晶圆边缘损伤区域13中，则会有漏液的风险，并且导致导电针受损。进一步地，若晶圆边缘损伤区域13具有较深的深度，则会导致种子层不连续，从而电镀失败。
特别地，若承载晶圆10为用于临时键合的晶圆，那么在受到晶圆边缘损伤后，则需要被报废，无法再继续使用了，这会导致工艺成本的进一步增加。
综上所述，Trim工艺导致的高台阶结合键合工艺使用时具有诸多局限性，如何对待器件晶圆的边缘轮廓进行处理，使其能与后续的键合工艺相适配，成为了亟需解决的问题。
在一些实施例中，若图1所示的键合工艺为临时键合工艺，还可以对器件晶圆20与承载晶圆10进行解键合。解键合的方式包括使用溶剂浸泡来溶解键合胶；通过激光照射形成局部高温使键合胶汽化分解；使用机械方式解键合等等。
机械方式解键合的一种过程可以为如下过程：
如图2A所示，解键合所用的机台包括承载台55，承载台55可包括紫外光敏薄膜(UVTape)。第一上拉部件51、第二上拉部件52以及多个吸盘54。其中第一上拉部件51与第二上拉部件52共轴53。
首先，如图2A所示，第一上拉部件51将器件晶圆20的第一侧21拉高P1mm，由于第一上拉部件51与第二上拉部件54共轴53的原因，第二上拉部件52会“下压”承载晶圆20的第二侧22，从而使得器件晶圆20与承载晶圆10之间出现缝隙，此时可以将解键合工具60(例如，刀具)插入缝隙并触碰到器件晶圆20与承载晶圆10之间的键合胶层30中。
然后，如图2B所示，再将第一上拉部件51和第二上拉部件52均继续拉高，并且第一上拉部件51与第二上拉部件52最终的上拉高度一致。最终的上拉高度可为P3mm。且P3大于P1。此步骤为沿着缝隙逐步拉开键合界面，从而器件晶圆20与承载晶圆10分开，如此便完成了解键合的过程。
在实际的解键合时，如图3所示，器件晶圆20的厚度比较薄(例如，小于50um)，在使用机械方式解键合时，由于器件晶圆20与承载晶圆10之间的间距过小且键合胶层过薄，导致两者的间距过小，而刀片相对过厚，导致采用解键合工具60(例如，刀片)插入键合胶层30阻力太大，以致刀尖无法触碰到键合胶层30。而如果将刀片减薄，会出现刀片损耗快，并且解键合的效果也会变差。
综上所述，如何对减薄后的器件晶圆进行解键合，成为了亟需解决的问题。
为解决上述的一个或多个问题，本公开实施例提供一种晶圆的处理方法，如图4所示，所述方法包括：
步骤S101、对第一晶圆的边缘进行第一修边处理，在所述第一晶圆的边缘的拐角处形成第一倾斜面；所述第一倾斜面为平面或凹面；
步骤S102、键合所述第一晶圆和第二晶圆。
本公开实施例中的晶圆可以是无器件晶圆(Bare Wafer)，例如被抛光或未抛光的硅晶圆、锗晶圆以及硅锗晶圆等，也可以是器件晶圆，其包含了在衬底上通过生产加工制作的各种各样的电路元件、多层布线以及存储单元中的一种或多种。晶圆的尺寸包括但不限于6英寸、8英寸以及12英寸等等。
执行步骤S101，如图5所示，第一晶圆100具有第一表面S1与相背的第二表面S2，从第一晶圆100第一表面S1的第一边缘D1处，使用研磨工具对其第一边缘D1进行第一修边处理，形成如图6所示的具有第一倾斜面130的第一晶圆100。研磨工具包括图5所示的研磨头120，研磨支架110。将研磨支架110沿垂直于第一晶圆100表面的一定角度α进行旋转，并以旋转了α角度的支架为轴心进行往复运动，从而带动研磨头120对第一晶圆100的边缘进行第一修边处理。在另一些实施例中，可以使用切割工艺直接将如图5所示的第一晶圆100处理为如图6所示的具有第一倾斜面130的第一晶圆100。第一修边处理所去除的部分记为第一部分101，其宽度为X1，其深度为H1，示例性地，0＜X1≤10mm，1＜H1≤300um。上述仅为第一晶圆100经第一修边处理到具有第一倾斜面130的第一晶圆100的一些方法示例，本公开实施例还可以通过其他各种工艺将第一晶圆100处理为具有第一倾斜面130的第一晶圆100。第一倾斜面130可为如图6所示的凹面，也可以为如图7所示的平面。
执行步骤S102、提供如图10所示的第二晶圆200，并键合第一晶圆100和第二晶圆200。第二晶圆具有第一表面S1’与相背的第二表面S2’。
在一些实施例中，可以先执行步骤S102，键合第一晶圆100与第二晶圆200，然后执行步骤S101、对第一晶圆100的边缘进行第一修边处理，使得第一晶圆100的边缘的拐角处形成第一倾斜面。本公开实施例可以在键合前对第一晶圆100进行第一修边处理，也可以在键合后对第一晶圆100进行第一修边处理，使最终得到的结构具有第一倾斜面130，且第一倾斜面130是凹面或者是平面。这样，若后续需要对第一晶圆100与第二晶圆200进行解键合，可通过预留的第一倾斜面130方便的操作，这样不会对第一晶圆100和/或第二晶圆200的键合面进行破坏。
在一些实施例中，如图8或图9的流程图所示，所述方法还包括：步骤S201、对第二晶圆200进行第二修边处理。
在一些实施例中，如图8所示，可以在第一晶圆与第二晶圆键合后，对第二晶圆进行第二修边处理，这里的第二修边处理可以包括对第二晶圆进行减薄和修边处理，以提高键合质量，减少第一晶圆与第二晶圆键合后的边缘缺陷。
在一些实施例中，如图9所示，由于第二晶圆的边缘具有轮廓缺陷，为了提高第二晶圆与第一晶圆键合面的平整度，可以对第二晶圆的边缘进行第二修边处理，此时的第二修边处理包括对第二晶圆进行修边处理，再将第一晶圆与第二晶圆进行键合。键合后可再对第二晶圆进行减薄处理。
在一些实施例中，第二修边处理包括对第二晶圆200进行Trim处理，例如，通过刻蚀工艺、研磨工艺或切割工艺等，去除图10所示的第二晶圆200第一表面S1’第二边缘D2的第二部分201，所去除的第二部分201的宽度为X3，所保留的第二晶圆的部分半径为X4。
在一些实施例中，步骤S201中，对第二晶圆200进行第二修边处理包括：
步骤S301、沿第一表面S1’的边缘对所述第二晶圆200进行直角修边处理，在所述边缘的拐角处形成台阶；所述直角修边的深度H2小于所述第二晶圆200的厚度H3；
步骤S302、对所述第二晶圆200的第二表面S2’进行减薄处理得到减薄后的第二晶圆200，所述减薄处理的深度大于或等于所述第二晶圆200的厚度H3减去所述直角修边的深度H2。
如图10所示，第二晶圆200包括第一表面S1’和与第一表面S1’相背的第二表面S2’，其中，第一表面S1’朝上。首先执行步骤S301，沿第二晶圆200的第一表面S1’的第二边缘D2对第二晶圆200进行直角修边处理，形成如图11所示的台阶202，从而将第一表面S1’所保留的半径减少至X4，进行直角修边的方式包括但不限于研磨、切割以及刻蚀。直角修边的刻蚀深度H2小于第二晶圆的厚度H3。
在一些实施例中，在执行步骤S302之前，还可以将进行直角修边处理后的第二晶圆200与第一晶圆100进行键合，并翻转具有台阶202的第二晶圆200，使其第二表面S2’朝上，形成如图12所示的半导体结构。
然后执行步骤S302，沿第二表面S2’对图12中的第二晶圆200进行减薄，减薄深度大于(H3-H2)。从而形成如图13所示的减薄后的第二晶圆200。其具有朝上的第三表面S3’，第三表面的半径为X4，X4小于X2，减薄后的第二晶圆200的厚度为H4，其小于(H3-H2)。
在一些实施例中，所述方法还包括：
步骤S401，对如图13所示的半导体结构中的第二晶圆200的边缘进行第三修边处理，在所述第二晶圆的边缘的拐角处形成第二倾斜面；其中，所述第二倾斜面为平面、凸面或凹面。
图13所示的半导体结构包括具有第一倾斜面130的第一晶圆100，第一晶圆的第一表面S1的半径为X2。第一晶圆100上还有第二晶圆200，第二晶圆的半径为X4，X4小于X2。
在一些实施例中，第二晶圆200可以是未经处理的第二晶圆200，其原始半径X4小于第一晶圆100的暴露区域的半径X2。
在另一些实施例中，第二晶圆200可以是经修边、减薄处理后得到的第二晶圆200，具体处理方式可如上述实施例所述。
沿第二晶圆200的第三表面S3’的第三边缘D3对第二晶圆200进行第三修边处理，形成如图14所示的第二倾斜面210，第二倾斜面210的宽度为(X4-X5)，第二倾斜面210的深度为H5。示例性地，0＜(X4-X5)≤10mm，1≤H5≤300um。第三修边处理的具体过程可参照第一修边处理的过程进行。
本公开实施例通过对第一晶圆100与第二晶圆200均进行修边处理，得到了图14所示的具有第一倾斜面130和第二倾斜面210的半导体结构，这有利于在后续对该半导体结构进行光刻步骤时，涂覆的光刻胶可以更好的流动，减少胶泡的产生，从而降低放电风险。
在一些实施例中，如图14所示，所述第一倾斜面130与所述第二倾斜面210之间的平面的宽度s小于或等于第一预设值。
在后续光刻过程中，首先在第二晶圆200的第三表面S3’涂覆光刻胶，光刻胶可以经由第二晶圆200的第三表面S3’可逐渐流至第二倾斜面210、第一倾斜面130与第二倾斜面210之间的部分第一表面S1以及第一倾斜面130上。当第一倾斜面130与第二倾斜面210之间的平面的宽度s越小，越有利于光刻胶的流动，从而不易产生光刻胶泡。特别地，当第一倾斜面130与第二倾斜面210之间的平面的宽度s为0时，光刻胶的流动性最强。
当第一倾斜面130与第二倾斜面210的之间的平面的宽度s等于第一预设值，光刻胶在第一晶圆100和第二晶圆200上的流动性达到流动性的下限。
故满足第一倾斜面130与第二倾斜面210之间的平面的宽度s等于第一预设值的半导体结构，可以保证光刻胶在第一晶圆100和第二晶圆200上的流动性至少可以达到流动性的下限。
在一些实施例中，所述方法还包括：
对具有所述第一倾斜面130的第一晶圆100沉积抗刻蚀材料形成如图15和图16所示的抗刻蚀膜300；所述抗刻蚀膜300至少覆盖所述第一晶圆100未被所述第二晶圆200遮挡的表面区域。
在一些实施例中，可以在第一晶圆100和第二晶圆200进行键合前，在第一晶圆100的第一倾斜面130上沉积抗刻蚀膜300。这样，当对第二晶圆200进行减薄处理和/或第三修边处理等过程时，抗刻蚀膜300可以保护第一晶圆100的第一倾斜面130免受上述过程的干扰，甚至产生硅损伤的问题。
抗刻蚀膜300至少覆盖所述第一晶圆100未被所述第二晶圆200遮挡的表面区域，即对于所有未被第二晶圆200遮挡的第一晶圆100所暴露的第一表面S1，都应该覆盖抗刻蚀膜300。
在一些实施例中，抗刻蚀膜300还可以覆盖第一晶圆100的第一表面S1和第一倾斜面130上。
如图15所示，当抗刻蚀膜300覆盖区域大于第一晶圆100未被所述第二晶圆200所覆盖的表面区域时，该抗刻蚀膜300可以在步骤S102之前使用沉积工艺形成。在步骤S102之前沉积抗刻蚀膜300，以减少后续对第二晶圆200进行刻蚀工艺时，第一晶圆100未被第二晶圆200覆盖区域产生损伤的风险。这还有利于后续沉积的种子层的连续性，有利于后段PVD和电镀工艺。
如图16所示，当抗刻蚀膜300覆盖区域等于第一晶圆100未被所述第二晶圆200所覆盖的表面区域时，该抗刻蚀膜300可以在步骤S102之前或之后使用沉积工艺形成。该沉积工艺还包括侧面沉积(Bevel Deposition)工艺。
抗刻蚀膜300所使用的材料包括二氧化硅(SiO2)，氮化硅(SiN)，氮氧化硅(SiON)，氮化钛(TiN)，掺氮碳化硅(NDC)材料等。
在一些实施例中，抗刻蚀膜300的厚度在0.1～10um之间。
如图17所示，在一些实施例中，第一晶圆100与第二晶圆200的键合界面(即第一晶圆100与第二晶圆200的重叠区域)之间还具有键合胶层400，键合胶层400包括位于第一晶圆100的第一平面S1的第一键合胶层和/或位于第二晶圆200的第一平面S1’的第二键合胶层。
在一些实施例中，键合胶层400不但形成在第一晶圆100与第二晶圆200的重叠区域，而且可以形成在第一晶圆100与第二晶圆200的非重叠区域。例如，可以在图6或图7所示的第一晶圆100的上表面涂布正面键合胶，然后键合第一晶圆100与第二晶圆200，再洗边，洗掉第一晶圆100远离第二晶圆200的边缘处的键合胶。
在一些实施例中，所述第二倾斜面210的深度小于所述减薄后的所述第二晶圆200的厚度。
当包括图15或图17中所示的半导体结构后续还需进行解键合时，第二倾斜面210的深度(H4-H5)需小于第二晶圆的厚度H4。
这样，可以减少对第二晶圆200进行第三修边处理时，第三修边的工具(例如，研磨头)与键合胶层400和/或抗刻蚀膜300发生干涉的情况，以保护键合胶层400和/或抗刻蚀膜300不被破坏。
在一些实施例中，如图18所示，所述方法还包括：
步骤S501、对所述第一晶圆100与所述第二晶圆200进行解键合处理。
在一些实施例中，步骤S102中，对第一晶圆100与第二晶圆200采用的是临时键合工艺，后续还可对第一晶圆与第二晶圆进行解键合处理。
在一些实施例中，对第一晶圆100与第二晶圆200进行解键合处理的过程包括：使用溶剂浸泡来溶解键合胶；通过激光照射形成局部高温使键合胶汽化分解；使用机械方式解键合等等。
在一些实施例中，所述对所述第一晶圆与所述第二晶圆进行解键合处理，包括:
在一些实施例中，若使用机械方式对如图19A或19B所示的半导体结构进行解键合，图19A所示的半导体结构包括第一晶圆100、第二晶圆200。其中，第一晶圆100包括第一倾斜面130。图19B所示的半导体结构包括第一晶圆100、第二晶圆200以及第一晶圆100与第二晶圆200之间的键合胶层400和或抗刻蚀膜(未示出)。其中，第一晶圆100包括第一倾斜面130。
其过程可以为：
步骤S601、沿所述第一晶圆100的第一倾斜面130，向图20A或图20B所述第一晶圆100与所述第二晶圆200的键合面或键合胶层400之间插入刀片600，使所述第一晶圆100与所述第二晶圆200至少部分分离；
步骤S602、从所述第二晶圆200的表面向远离所述第一晶圆100的方向施加拉力，使所述第一晶圆100与所述第二晶圆200分离。所述拉力可由第一上拉部件51以及第二上拉部件52提供。并且在上拉时可使用多个吸盘54将第一晶圆进行吸附。第一上拉部件51与第二上拉部件52共轴53。
本公开实施例中，通过对第一晶圆100进行修边处理形成第一倾斜面130，从而在解键合时给刀片600留出空间，降低解键合时刀片600的损耗。
应理解，说明书通篇中提到的“一个实施例”或“一实施例”意味着与实施例有关的特定特征、结构或特性包括在本公开的至少一个实施例中。因此，在整个说明书各处出现的“在一个实施例中”或“在一实施例中”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。应理解，在本公开的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本公开实施例的实施过程构成任何限定。上述本公开实施例序号仅仅为了描述，不代表实施例的优劣。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
以上所述，仅为本公开的实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。
Claims (8)
1.一种晶圆的处理方法，其特征在于，所述方法包括：
对第一晶圆的边缘进行第一修边处理，在所述第一晶圆的边缘的拐角处形成第一倾斜面；所述第一倾斜面为平面或凹面；
键合所述第一晶圆和第二晶圆；
对具有所述第一倾斜面的第一晶圆沉积抗刻蚀膜；所述抗刻蚀膜至少覆盖所述第一晶圆未被所述第二晶圆遮挡的表面区域。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
对所述第二晶圆进行第二修边处理。
3.根据权利要求2所述的方法，其特征在于，所述对第二晶圆进行第二修边处理包括：
沿第一表面的边缘对所述第二晶圆进行直角修边处理，在所述边缘的拐角处形成台阶；所述直角修边的深度小于所述第二晶圆的厚度；
对所述第二晶圆的第二表面进行减薄处理得到减薄后的所述第二晶圆，所述减薄处理的深度大于或等于所述第二晶圆的厚度减去所述直角修边的深度。
4.根据权利要求3所述的方法，其特征在于，所述方法还包括：
对所述第二晶圆的边缘进行第三修边处理，在所述第二晶圆的边缘的拐角处形成第二倾斜面；其中，所述第二倾斜面为平面、凸面或凹面。
5.根据权利要求4所述的方法，其特征在于，所述第一倾斜面与所述第二倾斜面之间的平面的宽度小于或等于第一预设值。
6.根据权利要求4所述的方法，其特征在于，所述第二倾斜面的深度小于所述减薄后的所述第二晶圆的厚度。
7.根据权利要求1至6任一所述的方法，其特征在于，所述方法还包括：
对所述第一晶圆与所述第二晶圆进行解键合处理。
8.根据权利要求7所述的方法，其特征在于，所述对所述第一晶圆与所述第二晶圆进行解键合处理，包括:
沿所述第一晶圆的第一倾斜面，向所述第一晶圆与所述第二晶圆的键合面之间插入刀片，使所述第一晶圆与所述第二晶圆至少部分分离；
从所述第二晶圆的表面向远离所述第一晶圆的方向施加拉力，使所述第一晶圆与所述第二晶圆分离。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211376752.9A CN115579282B (zh) | 2022-11-04 | 2022-11-04 | 晶圆的处理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211376752.9A CN115579282B (zh) | 2022-11-04 | 2022-11-04 | 晶圆的处理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115579282A CN115579282A (zh) | 2023-01-06 |
| CN115579282B true CN115579282B (zh) | 2024-03-22 |
Family
ID=84589755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211376752.9A Active CN115579282B (zh) | 2022-11-04 | 2022-11-04 | 晶圆的处理方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115579282B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102017090A (zh) * | 2008-09-02 | 2011-04-13 | S.O.I.Tec绝缘体上硅技术公司 | 混合冲切方法 |
| CN108493099A (zh) * | 2018-04-11 | 2018-09-04 | 武汉新芯集成电路制造有限公司 | 一种晶圆键合方法 |
| CN108899268A (zh) * | 2018-06-28 | 2018-11-27 | 武汉新芯集成电路制造有限公司 | 一种改善晶圆键合工艺气泡表现的预处理方法 |
| CN111755377A (zh) * | 2020-06-29 | 2020-10-09 | 西安微电子技术研究所 | 一种晶圆解键合方法 |
-
2022
- 2022-11-04 CN CN202211376752.9A patent/CN115579282B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102017090A (zh) * | 2008-09-02 | 2011-04-13 | S.O.I.Tec绝缘体上硅技术公司 | 混合冲切方法 |
| CN108493099A (zh) * | 2018-04-11 | 2018-09-04 | 武汉新芯集成电路制造有限公司 | 一种晶圆键合方法 |
| CN108899268A (zh) * | 2018-06-28 | 2018-11-27 | 武汉新芯集成电路制造有限公司 | 一种改善晶圆键合工艺气泡表现的预处理方法 |
| CN111755377A (zh) * | 2020-06-29 | 2020-10-09 | 西安微电子技术研究所 | 一种晶圆解键合方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115579282A (zh) | 2023-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11652083B2 (en) | Processed stacked dies | |
| US9076859B2 (en) | Method of manufacturing semiconductor chips | |
| TWI700773B (zh) | 改善晶圓塗覆 | |
| JP7012454B2 (ja) | 静電吸着チャックの製造方法並びに半導体装置の製造方法 | |
| US20150155242A1 (en) | Integrated semiconductor device and method for fabricating the same | |
| US11361969B2 (en) | Device substrate with high thermal conductivity and method of manufacturing the same | |
| KR101722401B1 (ko) | 접합 웨이퍼의 제조 방법 | |
| CN114883186A (zh) | 基于临时键合的晶圆背面加工方法及晶圆 | |
| CN108242393B (zh) | 一种半导体器件的制造方法 | |
| TWI242242B (en) | Apparatus and method for fabricating semiconductor devices | |
| US8754532B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN115579282B (zh) | 晶圆的处理方法 | |
| CN113649709A (zh) | 晶圆切割方法 | |
| CN115863144A (zh) | 晶圆的处理方法 | |
| CN112864013A (zh) | 半导体器件处理方法 | |
| JP2009239195A (ja) | 半導体装置の製法 | |
| JP2005005447A (ja) | 半導体基板の製造方法 | |
| US20240170299A1 (en) | Method for manufacturing semiconductor device | |
| US20230207303A1 (en) | Semiconductor packaging method | |
| CN214980191U (zh) | 半导体加工装置 | |
| WO2002009165A1 (fr) | Procede de polissage d'une plaquette | |
| CN117012703A (zh) | 一种晶圆键合结构及其形成方法 | |
| CN117133647A (zh) | 一种晶圆键合结构及其形成方法 | |
| CN114864489A (zh) | 一种晶圆切割工艺 | |
| TW202236407A (zh) | 晶圓的背面研磨方法及電子裝置的製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |