CN117012703A - 一种晶圆键合结构及其形成方法 - Google Patents
一种晶圆键合结构及其形成方法 Download PDFInfo
- Publication number
- CN117012703A CN117012703A CN202210460753.5A CN202210460753A CN117012703A CN 117012703 A CN117012703 A CN 117012703A CN 202210460753 A CN202210460753 A CN 202210460753A CN 117012703 A CN117012703 A CN 117012703A
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric layer
- wafer
- forming
- connection structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 123
- 239000010410 layer Substances 0.000 claims abstract description 372
- 239000002184 metal Substances 0.000 claims abstract description 102
- 229910052751 metal Inorganic materials 0.000 claims abstract description 102
- 238000009966 trimming Methods 0.000 claims abstract description 64
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 61
- 239000011241 protective layer Substances 0.000 claims abstract description 32
- 230000008569 process Effects 0.000 claims description 78
- 238000005530 etching Methods 0.000 claims description 40
- 239000000463 material Substances 0.000 claims description 25
- 239000007769 metal material Substances 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 7
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 6
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 6
- 238000007517 polishing process Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 235000012431 wafers Nutrition 0.000 description 167
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 238000005240 physical vapour deposition Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 230000009471 action Effects 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 238000004380 ashing Methods 0.000 description 3
- 230000004927 fusion Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007688 edging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02021—Edge treatment, chamfering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本申请提供一种晶圆键合结构及其形成方法，所述方法包括：提供第一晶圆，所述第一晶圆包括器件区和修边区，所述第一晶圆表面形成有第一介质层，所述器件区的第一介质层中形成有顶层金属层；在所述第一介质层表面形成覆盖所述第一介质层的堆栈介质层；在所述堆栈介质层中形成电连接所述顶层金属层的第一金属连接结构；在所述堆栈介质层和所述第一金属连接结构表面形成保护层；对所述第一晶圆进行修边，去除所述修边区的部分保护层、堆栈介质层和第一介质层以及设定厚度的所述第一晶圆；去除所述保护层。本申请提供一种晶圆键合结构及其形成方法，晶圆表面没有光阻层残留，晶圆键合时晶圆边缘没有气泡，提高了器件可靠性。
Description
技术领域
本申请涉及半导体技术领域，尤其涉及一种晶圆键合结构及其形成方法。
背景技术
目前的键合工艺主要包括熔融键合和混合键合。在目前的熔融键合和混合键合中，都会在键合之前对晶圆边缘进行修边，目的是防止晶圆减薄过程中晶圆边缘破碎。
在熔融键合中，晶圆修边后没有其他光刻工艺，因此没有光阻层残留的问题。而在目前的混合键合工艺中，晶圆修边后仍然还需要进行光刻工艺，由于晶圆修边后形成垂直的边界，后续进行光刻工艺时，会产生严重的光阻层残留。残留的光阻层会在后续的金属材料层研磨工艺中影响研磨效果，导致晶圆表面不平整，导致晶圆边缘在键合过程提前接触，在晶圆边缘产生环形气泡。
目前的一些工艺中去除光阻层残留的方法为：通过有机溶剂冲洗，再辅助以晶圆边缘曝光，将边缘全部光阻层去除掉，但是这将会使得全部的晶圆边缘失去光阻层保护，在后续的光刻工艺中被刻蚀，也会导致键合过程中两片晶圆的边缘无法接触而形成气泡。
因此，有必要提供更有效、更可靠的技术方案。
发明内容
本申请提供一种晶圆键合结构及其形成方法，使晶圆表面没有光阻层残留，晶圆键合时晶圆边缘没有气泡，提高器件可靠性。
本申请的一个方面提供一种晶圆键合结构的形成方法，包括：提供第一晶圆，所述第一晶圆包括器件区和修边区，所述第一晶圆表面形成有第一介质层，所述器件区的第一介质层中形成有顶层金属层；在所述第一介质层表面形成覆盖所述第一介质层的堆栈介质层；在所述堆栈介质层中形成电连接所述顶层金属层的第一金属连接结构；在所述堆栈介质层和所述第一金属连接结构表面形成保护层；对所述第一晶圆进行修边，去除所述修边区的部分保护层、堆栈介质层和第一介质层以及设定厚度的所述第一晶圆；去除所述保护层。
在本申请的一些实施例中，所述堆栈介质层包括依次位于所述第一介质层表面的第一刻蚀停止层、第二介质层、第二刻蚀停止层和第三介质层，在所述堆栈介质层中形成电连接所述顶层金属层的第一金属连接结构的方法包括：在所述第三介质层表面形成图案化的第一光阻层，所述图案化的第一光阻层定义第一开口的位置；以所述图案化的第一光阻层为掩膜刻蚀所述第三介质层、第二刻蚀停止层和第二介质层至所述第一刻蚀停止层形成第一开口；完全去除所述图案化的第一光阻层；在所述第一开口中形成牺牲层，所述牺牲层部分填充所述第一开口；在所述第三介质层表面形成图案化的第二光阻层，所述图案化的第二光阻层完全暴露所述第一开口以及部分第三介质层；以所述图案化的第二光阻层为掩膜刻蚀所述第三介质层、所述牺牲层和所述第一开口暴露出的第一刻蚀停止层形成第二开口，所述第二开口暴露所述顶层金属层；完全去除所述图案化的第二光阻层。
在本申请的一些实施例中，所述堆栈介质层包括依次位于所述第一介质层表面的第一刻蚀停止层、第二介质层、第二刻蚀停止层和第三介质层，在所述堆栈介质层中形成电连接所述顶层金属层的第一金属连接结构的方法还包括：在所述器件区的第二开口中和第三介质层的表面形成金属材料层；去除高于所述第三介质层表面的金属材料层形成所述第一金属连接结构。
在本申请的一些实施例中，所述保护层的材料包括氮化硅或碳化硅或碳氮化硅。
在本申请的一些实施例中，所述保护层的厚度为500至1000埃。
在本申请的一些实施例中，对所述第一晶圆进行修边的修边宽度为0.5毫米至2毫米。
在本申请的一些实施例中，去除所述保护层的方法包括刻蚀工艺或化学机械研磨工艺。
在本申请的一些实施例中，所述晶圆键合结构的形成方法还包括：提供第二晶圆，所述第二晶圆表面形成有第四介质层，所述第四介质层中形成有第二金属连接结构；通过所述第二金属连接结构和所述第一金属连接结构对准并键合所述第一晶圆和所述第二晶圆。
本申请的另一个方面提供一种晶圆键合结构，包括：第一晶圆，所述第一晶圆表面形成有堆栈介质层，所述堆栈介质层中形成有第一金属连接结构，其中，所述堆栈介质层表面没有残留物；第二晶圆，所述第二晶圆表面形成有第四介质层，所述第四介质层中形成有第二金属连接结构；所述第一晶圆和所述第二晶圆通过所述第二金属连接结构和所述第一金属连接结构对准并键合。
在本申请的一些实施例中，所述堆栈介质层的宽度比所述第一晶圆的宽度小0.5毫米至2毫米。
本申请提供一种晶圆键合结构及其形成方法，在形成第一金属连接结构之后再进行修边工艺，修边工艺之后不再有光刻工艺，因此晶圆表面没有光阻层残留，并且在进行修边工艺之前使用保护层保护晶圆表面不被污染，晶圆键合时晶圆边缘没有气泡，提高了器件可靠性。
附图说明
以下附图详细描述了本申请中披露的示例性实施例。其中相同的附图标记在附图的若干视图中表示类似的结构。本领域的一般技术人员将理解这些实施例是非限制性的、示例性的实施例，附图仅用于说明和描述的目的，并不旨在限制本申请的范围，其他方式的实施例也可能同样的完成本申请中的发明意图。应当理解，附图未按比例绘制。其中：
图1至图3为一些晶圆键合结构的形成方法中各步骤的结构示意图；
图4为本申请实施例所述的晶圆键合结构的形成方法的流程图；
图5至图20为本申请实施例所述的晶圆键合结构的形成方法中各步骤的结构示意图。
具体实施方式
以下描述提供了本申请的特定应用场景和要求，目的是使本领域技术人员能够制造和使用本申请中的内容。对于本领域技术人员来说，对所公开的实施例的各种局部修改是显而易见的，并且在不脱离本申请的精神和范围的情况下，可以将这里定义的一般原理应用于其他实施例和应用。因此，本申请不限于所示的实施例，而是与权利要求一致的最宽范围。
下面结合实施例和附图对本发明技术方案进行详细说明。
图1至图3为一些晶圆键合结构的形成方法中各步骤的结构示意图。
参考图1所示，提供第一晶圆100，所述第一晶圆100表面形成有第一介质层110。
参考图2所示，对所述第一晶圆100进行修边，去除所述第一晶圆100边缘的部分第一介质层110以及设定厚度的所述第一晶圆100。进行所述修边后，所述第一介质层110的边缘形成垂直的直角边界。
参考图3所示，在所述第一介质层110表面形成光阻层120。形成所述光阻层120的方法为旋涂工艺。
在旋涂工艺中，所述第一晶圆100会自转，在离心力的作用下所述光阻层120向所述第一介质层110的边缘流动，但由于所述第一介质层110的边缘为垂直的直角边界，导致所述光阻层120在所述第一介质层110的边缘的表面张力较大，所述光阻层120在表面张力的作用下堆积在所述第一介质层110的边缘处。在后续使用灰化工艺去除所述光阻层120时边缘堆积的光阻层120无法完全去除干净会有光阻层120残留。并且在后续工艺中，后续形成的膜层(例如牺牲层，第二光阻层等)还会继续加剧所述第一介质层110的边缘处的残留物堆积，最终导致晶圆键合时晶圆边缘提前接触形成气泡，影响晶圆良率。
针对上述问题，本申请提供一种晶圆键合结构及其形成方法，在形成第一金属连接结构之后再进行修边工艺，修边工艺之后不再有光刻工艺，因此晶圆表面没有光阻层残留，并且在进行修边工艺之前使用保护层保护晶圆表面不被污染，晶圆键合时晶圆边缘没有气泡，提高了器件可靠性。
图4为本申请实施例所述的晶圆键合结构的形成方法的流程图。
本申请的实施例提供一种晶圆键合结构的形成方法，参考图4所示包括：
步骤S1：提供第一晶圆，所述第一晶圆包括器件区和修边区，所述第一晶圆表面形成有第一介质层，所述器件区的第一介质层中形成有顶层金属层；
步骤S2：在所述第一介质层表面形成覆盖所述第一介质层的堆栈介质层；
步骤S3：在所述堆栈介质层中形成电连接所述顶层金属层的第一金属连接结构；
步骤S4：在所述堆栈介质层和所述第一金属连接结构表面形成保护层；
步骤S5：对所述第一晶圆进行修边，去除所述修边区的部分保护层、堆栈介质层和第一介质层以及设定厚度的所述第一晶圆；
步骤S6：去除所述保护层。
图5至图20为本申请实施例所述的晶圆键合结构的形成方法中各步骤的结构示意图。下面结合附图对本申请实施例所述的晶圆键合结构的形成方法进行详细说明。
参考图4和图5所示，步骤S1，提供第一晶圆200，所述第一晶圆200包括器件区201和修边区202，所述第一晶圆200表面形成有第一介质层210，所述器件区201的第一介质层210中形成有顶层金属层211。
在本申请的一些实施例中，所述第一晶圆200为半导体晶圆，例如硅晶圆。所述第一晶圆200中可以包括有源器件。由于还没有进行修边工艺，所述第一晶圆200的边缘为圆边结构，也就是所述第一晶圆200的边缘为圆弧状。出于简洁的目的，附图中并没有将所述第一晶圆200的边缘画成圆弧状，但本领域技术人员应当理解没有被修边的第一晶圆200的边缘实际上是圆边。出于同样的理由，在所述第一晶圆200表面形成的膜层也会和第一晶圆200的表面一样保持圆边结构，所述膜层包括所述第一介质层210以及后续形成的堆栈介质层等，下文中不再详细说明。
在本申请的一些实施例中，所述器件区201指的是所述第一晶圆200中用于形成有源器件的区域，所述器件区202位于所述第一晶圆200中部；所述修边区202指的是所述第一晶圆200后续进行修边工艺的区域，所述修边区202位于所述第一晶圆200的边缘。所述器件区201和所述修边区202的尺寸比例可以根据实际需要设置。
此外，需要说明的是，附图中并未展示整个第一晶圆200的结构，而是只展示了所述第一晶圆200中包括部分器件区201和部分修边区202的结构，因此才导致图中所示的部分器件区201没有位于中部，但实际上本领域技术人员应当理解修边区202位于整个晶圆的边缘，而器件区211被修边区202包围在整个晶圆中部。
在本申请的一些实施例中，所述第一介质层210的材料包括氧化硅。形成所述第一介质层210的方法包括化学气相沉积工艺或物理气相沉积工艺等。
在本申请的一些实施例中，所述顶层金属层211的材料包括铜或钨。形成所述顶层金属层211的方法包括化学气相沉积工艺或物理气相沉积工艺等。
需要说明的是，所述顶层金属层211是所述第一介质层210中的整个金属连线层的顶层金属层，所述整个金属连线层用于电连接所述第一晶圆200中的有源器件。这里是出于简洁的目的仅示出了整个金属连线层的部分顶层金属层。
参考图4和图6所示，步骤S2，在所述第一介质层210表面形成覆盖所述第一介质层210的堆栈介质层。所述堆栈介质层用于形成第一金属连接结构。
参考图6所示，在本申请的一些实施例中，所述堆栈介质层包括依次位于所述第一介质层210表面的第一刻蚀停止层220、第二介质层230、第二刻蚀停止层240和第三介质层250。
在所述第一介质层210表面形成覆盖所述第一介质层210的堆栈介质层的方法包括：在所述第一介质层210表面依次形成覆盖所述第一介质层210的第一刻蚀停止层220、第二介质层230、第二刻蚀停止层240和第三介质层250。
在本申请的一些实施例中，所述第一刻蚀停止层220还用于在后续形成第一开口时作为刻蚀停止层保护所述顶层金属层211不受损伤。所述第一刻蚀停止层220的材料例如为氮化硅。形成所述第一刻蚀停止层220的方法包括化学气相沉积工艺或物理气相沉积工艺等。
在本申请的一些实施例中，所述第二介质层230的材料例如为氧化硅。形成所述第二介质层230的方法包括化学气相沉积工艺或物理气相沉积工艺等。
在本申请的一些实施例中，所述第二刻蚀停止层240还用于在后续形成第二开口时作为刻蚀停止层以维持第二开口的形状。所述第二刻蚀停止层240的材料例如为氮化硅。形成所述第二刻蚀停止层240的方法包括化学气相沉积工艺或物理气相沉积工艺等。
在本申请的一些实施例中，所述第三介质层250的材料例如为氧化硅。形成所述第三介质层250的方法包括化学气相沉积工艺或物理气相沉积工艺等。
参考图4和图7至图15所示，步骤S3，在所述堆栈介质层中形成电连接所述顶层金属层211的第一金属连接结构270。
参考图7所示，在所述第三介质层250表面形成图案化的第一光阻层261，所述图案化的第一光阻层261定义第一开口的位置。
在本申请的技术方案中，由于所述第三介质层250边缘是圆边结构，因此所述第一光阻层261在离心力作用下向所述第三介质层250边缘流动时的表面张力较小，所述第一光阻层261会顺着所述圆边流出所述第三介质层250，而不会堆积在所述第三介质层250的边缘。进而，后续形成的牺牲层、图案化的第二光阻层等也不会在所述第三介质层250的边缘形成堆积。晶圆键合后边缘不会产生环形气泡，可以提高器件可靠性。
参考图8所示，以所述图案化的第一光阻层261为掩膜刻蚀所述第三介质层250、第二刻蚀停止层240和第二介质层230至所述第一刻蚀停止层220形成第一开口271。所述第一开口271的位置与所述顶层金属层211和填充结构212的位置对应具体地，所述第一开口271的位置位于所述顶层金属层211的正上方。由于所述第一刻蚀停止层220的存在，所述第一开口271能够停止在所述第一刻蚀停止层220表面，不会损伤顶层金属层211。
参考图9所示，完全去除所述图案化的第一光阻层261。完全去除所述图案化的第一光阻层261例如为灰化工艺。由于所述第一光阻层261表面平整，没有在所述第三介质层250边缘堆积，因此灰化工艺能够完全去除所述图案化的第一光阻层261，不在所述第三介质层250表面形成残留。
参考图10所示，在所述第一开口271中形成牺牲层260，所述牺牲层260部分填充所述第一开口271。具体地，所述牺牲层260的表面低于所述第二刻蚀停止层240的表面。
在本申请的一些实施例中，所述牺牲层260用于在后续刻蚀形成第二开口时消耗刻蚀剂，避免过量刻蚀提前刻穿所述第一刻蚀停止层220而损伤所述顶层金属层211。
在本申请的一些实施例中，所述牺牲层260的材料为抗反射材料(也就是BARC)。形成所述牺牲层260的方法包括化学气相沉积工艺或物理气相沉积工艺等。
参考图11所示，在所述第三介质层250表面形成图案化的第二光阻层262，所述图案化的第二光阻层262完全暴露所述第一开口271以及部分第三介质层250。所述图案化的第二光阻层262的图案宽度略大于所述第一开口271的宽度。
在本申请的技术方案中，由于所述第三介质层250边缘是圆边结构，因此所述第二光阻层262在离心力作用下向所述第三介质层250边缘流动时的表面张力较小，所述第二光阻层262会顺着所述圆边流出所述第三介质层250，而不会堆积在所述第三介质层250的边缘。晶圆键合后边缘不会产生环形气泡，可以提高器件可靠性。
参考图12所示，以所述图案化的第二光阻层262为掩膜刻蚀所述第三介质层250、所述牺牲层260和所述第一开口271暴露出的第一刻蚀停止层220形成第二开口272，所述第二开口272暴露所述顶层金属层211。所述第一开口271转变为所述第二开口272。由于所述第二刻蚀停止层240的存在，所述第二开口272的上半部分能够停止在所述第二刻蚀停止层240表面，不会刻蚀到所述第二介质层230，才可以使得所述第二开口272为类T字型。
参考图13所示，完全去除所述图案化的第二光阻层262。完全去除所述图案化的第二光阻层262例如为灰化工艺。由于所述第二光阻层262表面平整，没有在所述第三介质层250边缘堆积，因此灰化工艺能够完全去除所述图案化的第二光阻层262，不在所述第三介质层250表面形成残留。
参考图14所示，在所述器件区201的第二开口272中和第三介质层250的表面形成金属材料层270a。所述修边区202上没有金属材料层270a，以免影响修边工艺。
在本申请的一些实施例中，在所述器件区201的第二开口272中和第三介质层250的表面形成金属材料层270a的方法包括电镀工艺。以所述顶层金属层211为电镀介质电镀形成所述金属材料层270a，由于是电镀工艺，所述金属材料层270a是基于顶层金属层211而生长的，因此不会在所述修边区202上形成金属材料层270a。
参考图15所示，去除高于所述第三介质层250表面的金属材料层270a形成所述第一金属连接结构270。所述第一金属连接结构270电连接所述顶层金属层211。
在本申请的一些实施例中，所述第一金属连接结构270的材料包括钨或铜。
在本申请的一些实施例中，去除高于所述第三介质层250表面的金属材料层270a形成所述第一金属连接结构270的方法包括化学机械研磨工艺。由于所述第三介质层250表面边缘没有任何残留，因此所述化学机械研磨工艺能够将所述金属材料层270a研磨平整。
参考图4和图16所示步骤S4，在所述堆栈介质层和所述第一金属连接结构270表面形成保护层280。所述保护层280用于在后续进行修边工艺时保护所述第一金属连接结构270和所述第三介质层250表面不被污染。
在本申请的一些实施例中，所述保护层280的材料包括氮化硅或碳化硅或碳氮化硅。形成所述保护层280的方法包括化学气相沉积工艺或物理气相沉积工艺等。氮化硅或碳化硅或碳氮化硅材料还可以防止所述第一金属连接结构270中的金属原子扩散。所述氮化硅或碳化硅或碳氮化硅材料为半导体工艺中的常见材料，形成氮化硅或碳化硅或碳氮化硅材料的工艺也属于半导体工艺中的常用工艺，因此形成所述保护层280的步骤可以很好地集成于传统工艺中，不会对之前的工艺流程产生重大影响。
在本申请的一些实施例中，所述保护层280的厚度为500至1000埃。所述保护层280的厚度不需要太厚，否则就是浪费材料，提高成本；所述保护层280的厚度不能太薄，否则容易损耗，无法实现保护所述第三介质层250和第一金属连接结构270的作用。
参考图4和图17所示，步骤S5，对所述第一晶圆200进行修边，去除所述修边区202的部分保护层280、堆栈介质层和第一介质层210以及设定厚度的所述第一晶圆200。所述设定厚度例如为100至200微米，例如150微米。
修边工艺中会使用高压水流冲击所述第一晶圆200表面以降温和清洗。由于所述器件区201的表面有所述保护层280的保护，所述高压水流不会损伤所述器件区201上的膜层。
在本申请的一些实施例中，对所述第一晶圆200进行修边的修边宽度为0.5毫米至2毫米，例如0.5毫米，0.8毫米或1毫米等。所述修边宽度略小于所述修边区202的宽度，避免修边宽度过大导致所述顶层金属层211距离第一介质层210边缘太近而扩散到所述第一介质层210之外进而污染晶圆。所述修边宽度可以减小来提高键合有效面积，提高有效芯片数量。
本申请的技术方案中，将修边工艺调整到形成所述第一金属连接结构270以后，在后续工艺中没有光刻步骤，不会再在所述第三介质层250边缘形成光阻层堆积，避免光阻材料污染其他机台，并且同时使用所述保护层280来保护晶圆表面不被污染，晶圆键合时晶圆边缘没有气泡，提高了器件可靠性。并且修边工艺顺序向后调整后，修边工艺之后的步骤减少，可以有效地减少后续工艺对修边工艺形成的直角形貌的破坏。此外，后续堆叠晶圆后减薄晶圆或者继续修边时，晶圆边缘剥落的风险也降低了。
参考图4和图18所示，步骤S6，去除所述保护层280。
在本申请的一些实施例中，去除所述保护层280的方法包括刻蚀工艺或化学机械研磨工艺。
参考图19所示，提供第二晶圆300，所述第二晶圆300表面形成有第四介质层310，所述第四介质层310中形成有第二金属连接结构320。
在本申请的一些实施例中，除了所述第二晶圆300不进行修边工艺以外，所述第二晶圆300的结构与所述第一晶圆200的结构完全相同，不再赘述。附图19中出于简洁没有示出所述第二晶圆300的详细完整结构。
参考图20所示，通过所述第二金属连接结构320和所述第一金属连接结构270对准并键合所述第一晶圆200和所述第二晶圆300。键合所述第一晶圆200和所述第二晶圆300的工艺为混合键合(Hybrid Bonding)，所述第一晶圆200和所述第二晶圆300的键合结构为混合键合结构。
由于所述第三介质层250表面边缘没有残留物，因此所述第二晶圆200和所述第三晶圆300能够贴紧键合，不会产生气泡。
本申请提供一种晶圆键合结构的形成方法，在形成第一金属连接结构之后再进行修边工艺，修边工艺之后不再有光刻工艺，因此晶圆表面没有光阻层残留，并且在进行修边工艺之前使用保护层保护晶圆表面不被污染，晶圆键合时晶圆边缘没有气泡，提高了器件可靠性。
本申请的实施例还提供一种晶圆键合结构，参考图20所示，包括：第一晶圆200，所述第一晶圆200表面形成有堆栈介质层，所述堆栈介质层中形成有第一金属连接结构270，其中，所述堆栈介质层表面没有残留物；第二晶圆300，所述第二晶圆300表面形成有第四介质层310，所述第四介质层310中形成有第二金属连接结构320；所述第一晶圆200和所述第二晶圆300通过所述第二金属连接结构320和所述第一金属连接结构280对准并键合。
参考图20所示，所述第一晶圆200包括器件区201和修边区202，所述第一晶圆200表面形成有第一介质层210，所述器件区201的第一介质层210中形成有若干顶层金属层211。
在本申请的一些实施例中，所述第一晶圆200为半导体晶圆，例如硅晶圆。所述第一晶圆200中可以包括有源器件。
在本申请的一些实施例中，所述器件区201指的是所述第一晶圆200中用于形成有源器件的区域，所述器件区202位于所述第一晶圆200中部；所述修边区202指的是所述第一晶圆200后续进行修边工艺的区域，所述修边区202位于所述第一晶圆200的边缘。所述器件区201和所述修边区202的尺寸比例可以根据实际需要设置。
此外，需要说明的是，附图中并未展示整个第一晶圆200的结构，而是只展示了所述第一晶圆200中包括部分器件区201和部分修边区202的结构，因此才导致图中所示的部分器件区201没有位于中部，但实际上本领域技术人员应当理解修边区202位于整个晶圆的边缘，而器件区211被修边区202包围在整个晶圆中部。
在本申请的一些实施例中，所述第一介质层210的材料包括氧化硅。
在本申请的一些实施例中，所述顶层金属层211的材料包括铜或钨。
需要说明的是，所述顶层金属层211是所述第一介质层210中的整个金属连线层的顶层金属层，所述整个金属连线层用于电连接所述第一晶圆200中的有源器件。这里是出于简洁的目的仅示出了整个金属连线层的部分顶层金属层。
继续参考图20所示，所述第一介质层210表面形成有堆栈介质层。所述堆栈介质层包括依次位于所述第一介质层210表面的第一刻蚀停止层220、第二介质层230、第二刻蚀停止层240和第三介质层250。所述第一刻蚀停止层220、第二介质层230、第二刻蚀停止层240和第三介质层250中形成有第一金属连接结构270。
在本申请的一些实施例中，所述第一刻蚀停止层220的材料例如为氮化硅。在本申请的一些实施例中，所述第二介质层230的材料例如为氧化硅。在本申请的一些实施例中，所述第二刻蚀停止层240的材料例如为氮化硅。在本申请的一些实施例中，所述第三介质层250的材料例如为氧化硅。
在本申请的一些实施例中，所述第一金属连接结构270的材料包括钨或铜。所述第一金属连接结构270电连接所述顶层金属层211。
在本申请的一些实施例中，所述第一晶圆200进行过修边工艺，所述第一介质层210、第一刻蚀停止层220、第二介质层230、第二刻蚀停止层240和第三介质层250的宽度比所述第一晶圆200的宽度小0.5毫米至2毫米，例如0.5毫米，0.8毫米或1毫米等。所述顶层金属层211距离所述第一介质层210的边界具有一定距离，避免所述顶层金属层211距离第一介质层210边缘太近而扩散到所述第一介质层210之外进而污染晶圆。
继续参考图20所示，所述第二晶圆300表面形成有第四介质层310，所述第四介质层310中形成有第二金属连接结构320。
在本申请的一些实施例中，除了所述第二晶圆300没有进行修边工艺以外，所述第二晶圆300的结构与所述第一晶圆200的结构完全相同，不再赘述。附图20中出于简洁没有示出所述第二晶圆300的详细完整结构。
所述第一晶圆200和所述第二晶圆300通过所述第二金属连接结构320和所述第一金属连接结构270对准并键合。所述第一晶圆200和所述第二晶圆300的键合结构为混合键合结构。
由于所述第三介质层250表面边缘没有残留物，因此所述第二晶圆200和所述第三晶圆300能够贴紧键合，不会产生气泡。
本申请提供一种晶圆键合结构及其形成方法，在形成第一金属连接结构之后再进行修边工艺，修边工艺之后不再有光刻工艺，因此晶圆表面没有光阻层残留，并且在进行修边工艺之前使用保护层保护晶圆表面不被污染，晶圆键合时晶圆边缘没有气泡，提高了器件可靠性。
综上所述，在阅读本申请内容之后，本领域技术人员可以明白，前述申请内容可以仅以示例的方式呈现，并且可以不是限制性的。尽管这里没有明确说明，本领域技术人员可以理解本申请意图囊括对实施例的各种合理改变，改进和修改。这些改变，改进和修改都在本申请的示例性实施例的精神和范围内。
应当理解，本实施例使用的术语″和/或″包括相关联的列出项目中的一个或多个的任意或全部组合。应当理解，当一个元件被称作″连接″或″耦接″至另一个元件时，其可以直接地连接或耦接至另一个元件，或者也可以存在中间元件。
类似地，应当理解，当诸如层、区域或衬底之类的元件被称作在另一个元件″上″时，其可以直接在另一个元件上，或者也可以存在中间元件。与之相反，术语″直接地″表示没有中间元件。还应当理解，术语″包含″、″包含着″、″包括″或者″包括着″，在本申请文件中使用时，指明存在所记载的特征、整体、步骤、操作、元件和/或组件，但并不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。
还应当理解，尽管术语第一、第二、第三等可以在此用于描述各种元件，但是这些元件不应当被这些术语所限制。这些术语仅用于将一个元件与另一个元件区分开。因此，在没有脱离本申请的教导的情况下，在一些实施例中的第一元件在其他实施例中可以被称为第二元件。相同的参考标号或相同的参考标记符在整个说明书中表示相同的元件。
此外，本申请说明书通过参考理想化的示例性截面图和/或平面图和/或立体图来描述示例性实施例。因此，由于例如制造技术和/或容差导致的与图示的形状的不同是可预见的。因此，不应当将示例性实施例解释为限于在此所示出的区域的形状，而是应当包括由例如制造所导致的形状中的偏差。例如，被示出为矩形的蚀刻区域通常会具有圆形的或弯曲的特征。因此，在图中示出的区域实质上是示意性的，其形状不是为了示出器件的区域的实际形状也不是为了限制示例性实施例的范围。
Claims (10)
1.一种晶圆键合结构的形成方法，其特征在于，包括：
提供第一晶圆，所述第一晶圆包括器件区和修边区，所述第一晶圆表面形成有第一介质层，所述器件区的第一介质层中形成有顶层金属层；
在所述第一介质层表面形成覆盖所述第一介质层的堆栈介质层；
在所述堆栈介质层中形成电连接所述顶层金属层的第一金属连接结构；
在所述堆栈介质层和所述第一金属连接结构表面形成保护层；
对所述第一晶圆进行修边，去除所述修边区的部分保护层、堆栈介质层和第一介质层以及设定厚度的所述第一晶圆；
去除所述保护层。
2.如权利要求1所述的晶圆键合结构的形成方法，其特征在于，所述堆栈介质层包括依次位于所述第一介质层表面的第一刻蚀停止层、第二介质层、第二刻蚀停止层和第三介质层，在所述堆栈介质层中形成电连接所述顶层金属层的第一金属连接结构的方法包括：
在所述第三介质层表面形成图案化的第一光阻层，所述图案化的第一光阻层定义第一开口的位置；
以所述图案化的第一光阻层为掩膜刻蚀所述第三介质层、第二刻蚀停止层和第二介质层至所述第一刻蚀停止层形成第一开口；
完全去除所述图案化的第一光阻层；
在所述第一开口中形成牺牲层，所述牺牲层部分填充所述第一开口；
在所述第三介质层表面形成图案化的第二光阻层，所述图案化的第二光阻层完全暴露所述第一开口以及部分第三介质层；
以所述图案化的第二光阻层为掩膜刻蚀所述第三介质层、所述牺牲层和所述第一开口暴露出的第一刻蚀停止层形成第二开口，所述第二开口暴露所述顶层金属层；
完全去除所述图案化的第二光阻层。
3.如权利要求2所述的晶圆键合结构的形成方法，其特征在于，所述堆栈介质层包括依次位于所述第一介质层表面的第一刻蚀停止层、第二介质层、第二刻蚀停止层和第三介质层，在所述堆栈介质层中形成电连接所述顶层金属层的第一金属连接结构的方法还包括：
在所述器件区的第二开口中和第三介质层的表面形成金属材料层；
去除高于所述第三介质层表面的金属材料层形成所述第一金属连接结构。
4.如权利要求1所述的晶圆键合结构的形成方法，其特征在于，所述保护层的材料包括氮化硅或碳化硅或碳氮化硅。
5.如权利要求1所述的晶圆键合结构的形成方法，其特征在于，所述保护层的厚度为500至1000埃。
6.如权利要求1所述的晶圆键合结构的形成方法，其特征在于，对所述第一晶圆进行修边的修边宽度为0.5毫米至2毫米。
7.如权利要求1所述的晶圆键合结构的形成方法，其特征在于，去除所述保护层的方法包括刻蚀工艺或化学机械研磨工艺。
8.如权利要求1所述的晶圆键合结构的形成方法，其特征在于，还包括：
提供第二晶圆，所述第二晶圆表面形成有第四介质层，所述第四介质层中形成有第二金属连接结构；
通过所述第二金属连接结构和所述第一金属连接结构对准并键合所述第一晶圆和所述第二晶圆。
9.一种晶圆键合结构，其特征在于，包括：
第一晶圆，所述第一晶圆表面形成有堆栈介质层，所述堆栈介质层中形成有第一金属连接结构，其中，所述堆栈介质层表面没有残留物；
第二晶圆，所述第二晶圆表面形成有第四介质层，所述第四介质层中形成有第二金属连接结构；
所述第一晶圆和所述第二晶圆通过所述第二金属连接结构和所述第一金属连接结构对准并键合。
10.如权利要求9所述的晶圆键合结构，其特征在于，所述堆栈介质层的宽度比所述第一晶圆的宽度小0.5毫米至2毫米。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210460753.5A CN117012703A (zh) | 2022-04-28 | 2022-04-28 | 一种晶圆键合结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210460753.5A CN117012703A (zh) | 2022-04-28 | 2022-04-28 | 一种晶圆键合结构及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117012703A true CN117012703A (zh) | 2023-11-07 |
Family
ID=88571376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210460753.5A Pending CN117012703A (zh) | 2022-04-28 | 2022-04-28 | 一种晶圆键合结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117012703A (zh) |
-
2022
- 2022-04-28 CN CN202210460753.5A patent/CN117012703A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102320674B1 (ko) | 처리된 적층 다이들 | |
| TWI514442B (zh) | 單一光罩通道之方法與裝置 | |
| US7129172B2 (en) | Bonded wafer processing method | |
| US8173543B2 (en) | Method of forming hole in semiconductor device using mask | |
| US6774051B2 (en) | Method for reducing pitch | |
| US6846723B2 (en) | Semiconductor substrate, semiconductor device, and processes of production of same | |
| TWI242242B (en) | Apparatus and method for fabricating semiconductor devices | |
| US6723626B2 (en) | Method of manufacturing semiconductor device | |
| CN117012703A (zh) | 一种晶圆键合结构及其形成方法 | |
| CN117133647A (zh) | 一种晶圆键合结构及其形成方法 | |
| JPH07321076A (ja) | 半導体装置の製造方法と研磨装置 | |
| US6242337B1 (en) | Semiconductor device and method of manufacturing the same | |
| CN116344365A (zh) | 一种晶圆键合结构及其形成方法 | |
| US6265325B1 (en) | Method for fabricating dual gate dielectric layers | |
| CN113436971A (zh) | 使用对准结构和多步骤切单进行电子管芯切单的结构和方法 | |
| US20230411141A1 (en) | Method for removing edge of substrate in semiconductor structure | |
| KR100814259B1 (ko) | 반도체 소자의 제조 방법 | |
| US9293430B2 (en) | Semiconductor chip and method of manufacturing the same | |
| CN115579282A (zh) | 晶圆的处理方法 | |
| US20240170299A1 (en) | Method for manufacturing semiconductor device | |
| US11488820B2 (en) | Method of fabricating layered structure | |
| CN116230652A (zh) | 半导体器件及其制造方法和刻蚀方法 | |
| CN117936370A (zh) | 半导体结构的形成方法 | |
| CN114937594A (zh) | 形成堆叠晶圆结构的方法 | |
| JP2023549482A (ja) | 小さなチップと小さな分離チャネルを有するウェハから個々のチップをシンギュレーションすること |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |