CN113436971A - 使用对准结构和多步骤切单进行电子管芯切单的结构和方法 - Google Patents

使用对准结构和多步骤切单进行电子管芯切单的结构和方法 Download PDF

Info

Publication number
CN113436971A
CN113436971A CN202110238865.1A CN202110238865A CN113436971A CN 113436971 A CN113436971 A CN 113436971A CN 202110238865 A CN202110238865 A CN 202110238865A CN 113436971 A CN113436971 A CN 113436971A
Authority
CN
China
Prior art keywords
semiconductor wafer
singulation
semiconductor
examples
providing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110238865.1A
Other languages
English (en)
Inventor
S·R·伊杜卢
G·常
G·M·格里瓦纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of CN113436971A publication Critical patent/CN113436971A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Dicing (AREA)

Abstract

本发明题为使用对准结构和多步骤切单进行电子管芯切单的结构和方法。本发明公开一种用于切单半导体晶圆的方法，该方法包括提供具有与第一表面相邻的多个半导体器件的该半导体晶圆，该多个半导体器件由对应于将形成切单线的位置的空间分离。该方法包括提供与第一表面相邻的对准结构，以及在半导体晶圆的第二表面上提供材料，其中对准结构正下方的第二表面上不存在材料。该方法包括使IR信号通过该半导体晶圆从该第二表面传递到不存在该材料的该第一表面以检测该对准结构以及将切单设备对准将形成该切单线的该空间。该方法包括使用该切单设备移除与该切单线对准的材料层中的部分，随后通过该空间从该第一表面到该第二表面等离子体蚀刻半导体晶圆以形成该切单线，从而切单该半导体晶圆。

Description

使用对准结构和多步骤切单进行电子管芯切单的结构和方法
相关申请的交叉引用
本申请要求2020年3月23日提交的美国临时专利申请号62/993495和2020年5月11日提交的美国临时专利申请号63/022957的优先权，这两个申请据此以全文引用方式并入本文。
技术领域
本公开整体涉及电子器件，并且更具体地讲，涉及半导体器件结构以及形成半导体器件的方法。
背景技术
现有的半导体器件和用于形成半导体器件的方法不充足，例如导致成本过高、可靠性降低、性能相对较低、或尺寸太大。通过将此类方法与本公开进行比较并参考附图，常规和传统方法的进一步限制和缺点对于本领域的技术人员而言将变得明显。
附图说明
图1示出了根据本说明书的半导体衬底的顶视图；
图2示出了根据本说明书的图1的半导体衬底的底视图；
图3示出了根据本说明书的处于透视构型的图1的半导体衬底的顶视图，以进一步示出顶侧和底侧的特征；
图4A、4B和4C示出了根据本说明书的示例对准图案
图5、图6、图7、图8、图9和图10示出了根据本说明书的在制造阶段的图1和图2的半导体衬底的侧视图；
图11示出了根据本说明书的半导体衬底的顶视图；
图12示出了根据本说明书的半导体衬底的顶视图；
图13示出了根据本说明书的在制造步骤的半导体衬底的局部剖视图；
图14、图15、图16、图17、图18、图19、图20和图21示出了根据本说明书的在各个制造步骤的图13的半导体衬底的局部剖视图；并且
图22示出了根据本说明书的在制造步骤的半导体衬底的局部顶视图。
以下讨论提供了半导体器件和制造半导体器件的方法的各种示例。此类示例是非限制性的，并且所附权利要求的范围不应限于所公开的特定示例。在以下讨论中，术语“示例”和“例如”是非限制性的。
为使图示简明和清晰，图中的元件未必按比例绘制，而且不同图中的相同的参考标号指示相同的元件。此外，为使描述简明，省略了熟知步骤和元件的描述和细节。
为了附图的清晰，器件结构的某些区域，诸如掺杂区域或电介质区域，可被示出为具有大致直线的边缘和精确角度的拐角。然而，本领域的技术人员理解，由于掺杂物的扩散和激活或层的形成，此类区域的边缘通常可不为直线并且拐角可不具有精确角度。
尽管在本文中半导体器件被解释为某些N型导电区域和某些P型导电区域，但本领域普通技术人员理解到，导电类型可颠倒，并且也可根据本说明书，考虑到电压的任意必要极性反转、晶体管类型和/或电流方向的反转等。
此外，本文所用的术语仅用于描述特定示例的目的，而并非旨在对本公开进行限制。如本文所用，单数形式旨在还包括复数形式，除非语境中另外明确地指出其他情况。
如本文所用，“载流电极”是指器件内用于载送电流流经器件的元件，诸如MOS晶体管的源极或漏极、双极型晶体管的发射极或集电极，或者二极管的阴极或阳极，并且“控制电极”是指器件内控制流经器件的电流的元件，诸如MOS晶体管的栅极或双极型晶体管的基极。
另外，术语“主表面”在结合半导体区域、晶圆或衬底使用时是指半导体区域、晶圆或衬底的与另一种材料诸如电介质、绝缘体、导体或多晶半导体形成界面的表面。主表面可具有沿x、y和z方向变化的形貌特征。
当用于本说明书中时，术语“包括”、“包含”、“具有”和/或“含有”是开放式术语，其指定所述的特征、数字、步骤、操作、元件和/或部件的存在，但并不排除一个或多个其他特征、数字、步骤、操作、元件、部件和/或它们的组的存在或添加。
术语“或”是指列表中通过“或”连接的任何一个或多个项目。例如，“x或y”是指三元素组{(x),(y),(x,y)}中的任何元素。又如，“x、y或z”是指七元素组{(x),(y),(z),(x,y),(x,z),(y,z),(x,y,z)}中的任何元素。
尽管本文可使用术语“第一”、“第二”等来描述各种构件、元件、区域、层和/或部段，但这些构件、元件、区域、层和/或部段不应受这些术语限制。这些术语只用来将一种构件、元件、区域、层和/或部段与另一种构件、元件、区域、层和/或部段区分开。所以，在不背离本发明教导内容的前提下，举例来说，下文将讨论的第一构件、第一元件、第一区域、第一层和/或第一部段可被称为第二构件、第二元件、第二区域、第二层和/或第二部段。
本领域的技术人员应当理解，本文所用的与电路操作相关的短语“在…期间”、“在…同时”和“当…时”并不确切地指称某个动作在引发动作后立即发生，而是指在初始动作所引发的反应之间可能存在一些较小但合理的延迟，诸如传播延迟。另外，术语“在…同时”是指某个动作至少在引发动作持续过程中的一段时间内发生。
词语“约”、“大约”或“基本上”，用来表示预期某个元件的值接近声明的值或位置。然而，本领域众所周知，始终存在一些微小偏差妨碍值或位置恰好为声明的值或位置。
除非另外指明，否则本文使用的短语“在…上方”或“在…上”包括指定的元件可直接或间接物理接触的取向、放置或关系。
除非另外指明，否则如本文所用，短语“与…重叠”包括指定的元件能够在同一平面或不同的平面上至少部分或完全重合或对准的取向、放置或关系。
还应当理解，下文将适当举例说明并描述的示例可具有缺少本文未明确公开的任何元件的示例，并且/或者可在缺少本文未明确公开的任何元件的情况下实施。
具体实施方式
包括等离子切单或等离子蚀刻半导体晶圆的管芯切单是将各个半导体管芯与晶圆分离的有前景的方法。尽管已取得进展，但是仍需要额外的改进和增强以加工较大直径的晶圆(例如，300毫米或更大)以及具有与晶圆背侧相邻的厚材料的半导体晶圆。此类材料包括，例如，背金属膜、晶圆背涂层膜和/或管芯附接膜。
一般地，本说明书和示例涉及用于切单直径较大的半导体晶圆和/或包括厚背侧材料的半导体晶圆的半导体器件结构和方法。
在一个示例中，从半导体晶圆切单半导体管芯的方法包括提供半导体晶圆，该半导体晶圆由半导体材料形成并且具有与半导体晶圆的第一表面相邻形成的半导体管芯，该半导体管芯由将形成切单线的切单区域彼此分离，其中第一表面包括对准结构。该方法包括将半导体晶圆附接至第一载体衬底，其中半导体晶圆的第一表面与第一载体衬底相邻。该方法包括从第二表面移除半导体晶圆中的一部分以提供与第一表面相对的减薄表面。该方法包括在半导体晶圆的减薄表面上提供材料，除了对应于对准结构在第一表面上的位置的区之外。该方法包括使用对准结构移除材料中的部分，以使得移除的材料中的部分对应于第一表面上的切单区域。该方法包括随后通过切单区域从第一表面向内朝向减薄表面等离子切单半导体晶圆。
在一个示例中，用于切单半导体晶圆的方法包括提供具有与第一表面相邻的多个半导体器件的半导体晶圆，该多个半导体器件由对应于将形成切单线的地方的空间分离。该方法包括提供与第一表面相邻的对准结构，以及在半导体晶圆的第二表面上提供材料，其中对准结构正下方的第二表面上不存在材料。该方法包括使IR信号通过半导体晶圆从第二表面传递到不存在材料的第一表面以使得能够检测对准结构以及将切单设备对准到将形成切单线的空间。该方法包括使用该切单设备移除与该切单线对准的材料层中的部分，随后通过该空间从该第一表面到该第二表面等离子体蚀刻半导体晶圆以形成该切单线，从而切单该半导体晶圆。
在一个示例中，从半导体晶圆切单半导体管芯的方法包括提供半导体晶圆，该半导体晶圆由半导体材料形成并且具有形成在半导体晶圆的第一表面上的多个半导体管芯，多个半导体管芯通过将形成切单线的切单区域彼此分离。该方法包括在半导体晶圆的第二表面上提供材料，材料的厚度大于约五(5)微米。该方法包括将半导体晶圆附接至第一载体衬底，其中材料插置在第一载体衬底与半导体晶圆之间。该方法包括等离子蚀刻第一开口以延伸到半导体晶圆中，从而在半导体晶圆附接到第一载体衬底时在多个半导体管芯之间产生第一切单线。该方法包括形成从第一切单线通过材料朝向第一载体衬底延伸的第二切单线以切单该材料，其中第二切单线的宽度比第一切单线更窄。在又一个示例中，该方法还可包括在第一表面上方提供保护结构；以及从第二表面减薄半导体晶圆以提供具有凹陷部分和外边缘的半导体晶圆，外边缘比凹陷部分厚，其中提供材料包括在凹陷部分和外边缘上方形成材料。在又一个示例中，该方法可包括在等离子体蚀刻步骤之前移除半导体晶圆的外边缘。
其他示例包括在本公开中。此类示例可见于附图中，权利要求书中和/或本公开的说明书中。
图1是缩小的平面图，其以图形方式示出了稍后的制造步骤中的半导体衬底10。更具体地，图1示出了半导体衬底10的正侧或有源侧。在其他示例中，半导体衬底10也可称为晶圆或工件。半导体衬底10包括形成在半导体衬底10上或作为该半导体衬底的一部分的多个半导体管芯，诸如管芯12、14、16和18。管芯12、14、16和18由将形成或限定切单线或切单开口(诸如划线或切单线13、15、17和19)的空间在半导体衬底10上彼此分离。更具体地，半导体衬底10上的所有半导体管芯一般由将形成划线或切单线(诸如切单线13、15、17和19)的区或空间在所有侧面上彼此分离。管芯12、14、16和18可以是任何种类的电子器件，包括半导体器件，诸如二极管、晶体管、分立器件、集成电路、传感器器件、光学器件、或本领域普通技术人员已知的其他器件。在一些示例中，半导体衬底10可包括通过半导体衬底10形成的凹口10A，以及用于在制造工艺期间识别半导体衬底10的划线数据10B。应当理解，在其他示例中，用于划线数据10B的区可替代地用于对准结构51或与对准结构51一起使用。在一个示例中，半导体衬底10已完成包括形成稍后描述的背侧层的晶圆加工。
根据本说明书，半导体衬底10还包括对准结构51，该对准结构在本示例中设置在半导体结构10的外围边缘区域10C周围。具体地，外围边缘区域10C是半导体衬底10不包括半导体管芯(诸如半导体管芯12、14、16、18)的区域以便为对准结构51提供空间。图4A、图4B和图4C示出了可根据本说明书使用的对准结构51的类型的示例。图4A示出了多个平行条或条带51A；图4B示出了交叉图案51B；并且图4C示出了“7”交叉图案51C。“7”交叉图案51C可用于检测半导体衬底10上凹口10A的位置。即，“7”交叉图案51C可有助于提供半导体衬底10的取向。这些(或其他)对准结构可设置在半导体衬底10正侧的全部或外围边缘区域10C中的一部分周围。在其他示例中，对准结构51可放置在半导体衬底10正侧上未形成有源器件的其他非外围区中。在一些示例中，对准结构51可放置在半导体衬底10的相对侧或边缘上。在一些示例中，对准标记51还可放置在半导体衬底10的边缘周围的局部管芯或不完整管芯上。
图2示出了包括形成在半导体衬底10背侧上或上方的材料28的半导体衬底10的底视图。材料28是延伸跨过半导体衬底背侧的连续层，该连续层被配置为当半导体管芯12、14、16、18在后续加工中与半导体衬底10分离时成为它们的一部分。在一些示例中，材料28可以是背金属结构、晶圆背涂层(WBC)结构、管芯附接膜(DAF)或本领域普通技术人员已知的其他结构。在一些示例中，材料28可使用蒸镀、溅射、电镀、化学气相沉积、旋涂、层压、印刷或本领域普通技术人员已知的其他加工技术形成。在一些示例中，材料28可包括包含铝(Al)的层、包含铜(Cu)的层、包含金(Au)的层、包含锡(Sn)的层、包含金-锡(AuSn)的层、包含钛(Ti)的层、包含镍(Ni)的层和包含银(Ag)的层。在其他示例中，材料28可以是单层材料。
根据本说明书，材料28不沉积在半导体衬底10的背侧上的某些区中或从这些区移除，这些区对应于设置在半导体衬底10的正侧上的对准结构51的位置。在图2所示的示例中，材料28不沉积在半导体衬底10的外围边缘区域10C周围。在一些示例中，当例如对准结构51代替或结合划线数据10B使用时，材料28不沉积在半导体衬底10的背侧上，该背侧对应于半导体衬底10的正侧上的划线数据10B的位置。半导体衬底10的背侧不存在材料28的那些部分可称为掩蔽区或部分29。在一些示例中，在背侧表面上沉积或形成材料28之前，一个或多个掩模层、材料或结构可放置在半导体衬底10的背侧上或上方。在一些示例中，阴影掩模或阴影环可用于防止材料28沉积在半导体衬底10的背侧的外围边缘周围。在一些示例中，可将突片或延伸部添加到阴影掩模以在所需地方提供掩蔽区，并且提供所需的形状。在其他示例中，带材料诸如Kapton带可用于掩蔽半导体衬底10的背侧上的所需位置。可使用可提供临时掩模的任何材料，该临时掩模不污染或干扰用于提供材料28的沉积工艺。即，选择掩模材料以提供适当的掩模能力，并且与选择的沉积工艺兼容以用于提供材料28。
图3示出了处于透视构型的半导体衬底10的顶视图，该顶视图示出了具有单独的管芯12、14、16和18的有源侧、对准标记51两者以及具有掩蔽部分29的半导体衬底10的背侧上的材料28。在其他应用中，材料28可使用诸如激光烧蚀或者图案化和蚀刻的技术从对准结构51上方和周围的区选择性地移除。根据本说明书，掩蔽部分29使用例如从背侧激光切单、激光烧蚀或锯切单半导体衬底10的背侧上的材料28，使得能够使用红外(IR)对准以用于切单材料28，这例如在图7中示出，这将在下文中更详细地描述。由于无法通过材料28使用IR以利用半导体衬底10的正侧上的对准标记51，因此本说明书提供了没有材料28的选择区(即，掩蔽部分29)，以使得IR信号可检测正侧上的对准标记51，以确保材料28与正侧上的半导体管芯12、14、16和18之间的划线13、15、17和19以正确对准分离。该方法避免了与先前所用的复杂光学对准系统相关联的问题。此外，尽管IR通常无法穿过重掺杂衬底，但是意外发现，如果半导体衬底10足够薄，则IR信号可有效地穿过半导体衬底10的重掺杂起始晶圆部分以支持功率半导体器件的加工。在一些示例中，IR显微镜可用于提供本说明书的对准能力。
图5示出了根据本说明书的半导体衬底10的简化侧视图。在本示例中，根据本说明书，半导体衬底10已完成前端加工并且准备好后端加工。在一些示例中，半导体衬底10以有源侧或正侧101向下附接，并且面向晶圆载体或载体衬底53。如前所述，半导体衬底包括由切单线、划线或划线栅格(例如，13、15、17、19)彼此分离的多个单独半导体器件或管芯(例如，12、14、16、18)。此类单独的半导体器件可以是集成电路、功率分立器件、传感器器件、光学器件、它们的组合、或本领域普通技术人员已知的其他电子器件。在一些示例中，使用功率半导体器件，并且半导体衬底10包括重掺杂起始衬底和形成在重掺杂起始衬底上或上方的更轻掺杂半导体层。在一些示例中，起始衬底的掺杂浓度大于约1.0×1019原子/cm3。半导体衬底10可包括硅、其他IV族材料、IV族材料的组合、III-V族材料、它们的组合、或本领域普通技术人员已知的其他材料。在一些示例中，半导体衬底10可包括绝缘体上硅(SOI)结构。尽管未示出，但是半导体衬底10的有源侧101可包括掺杂层和包括N型导电性和P型导电性的区域。此外，金属互连层160和电介质层161可设置成覆盖半导体衬底10的有源侧101。图5还示出了设置在半导体衬底10的外围边缘部分10C处的对准结构51。在一些示例中，对准结构51可形成在金属互连层160或电介质层161中。在其他示例中，对准结构51可蚀刻或形成在半导体衬底10内。
如图5所示，半导体衬底10附接到载体衬底53，该载体衬底可包括例如玻璃衬底或本领域普通技术人员已知的其他衬底。在一些示例中，半导体衬底10可用粘合材料53A附接到载体衬底，该粘合材料可被包括为载体衬底53的一部分。在一些示例中，粘合材料53A可包括液体紫外线(UV)可固化粘合剂。在其他示例中，光热可分解层(未示出)可插置在载体衬底53与粘合材料53A之间，以有助于稍后在制造工艺中移除载体衬底53。示例载体衬底系统可从美国明尼苏达州梅普伍德的3M公司(The3M Company of Maplewood,Minnesota,U.S.A.)获得。在一些示例中，保护结构或保护膜(未示出)可在将半导体衬底10附接到载体衬底53之前放置成覆盖该半导体衬底的有源侧101。
在一些示例中，在半导体衬底10被附接到载体衬底53之后，半导体衬底10的总厚度中的一部分从背侧102移除以为半导体衬底10提供所需厚度。此时，加工的背侧102可称为减薄表面。在一些示例中，所需厚度小于大约100微米。在一些示例中，所需厚度为大约10微米至约90微米。在一些示例中，半导体衬底10的直径大于或等于200毫米，但是应当理解，本说明书也适用于较小直径的半导体晶圆。移除技术诸如磨削、抛光、蚀刻、它们的组合或本领域普通技术人员已知的其他移除技术可用于提供减薄表面。
图6示出了额外加工之后的半导体衬底10的侧视图。在一些示例中，除了掩蔽部分29之外，材料28设置成覆盖半导体衬底10的背侧102。如前所述，阴影掩模或阴影环可用于防止材料28沉积在半导体衬底10的背侧102的外围边缘周围。在一些示例中，可将突片或延伸部添加到阴影掩模以提供掩蔽区29，该掩蔽区与对准标记51垂直对准，一般如图6所示。在其他示例中，带材料诸如Kapton带可用于掩蔽半导体衬底10的背侧102上的所需位置。在一些示例中，材料28包括导电材料，诸如一个或多个金属层。在一些示例中，材料28包括包含铝(Al)的层、包含铜(Cu)的层、包含金(Au)的层、包含锡(Sn)的层、包含金-锡(AuSn)的层、包含钛(Ti)的层、包含镍(Ni)的层和包含银(Ag)的层。材料28可使用蒸镀、溅射、电镀、旋涂、印刷、它们的组合或本领域普通技术人员已知的其他技术来提供。在其他示例中，材料28包括晶圆背涂层或管芯附接膜。
参考图7，示出了在使用切单装置71完全移除或减薄材料28中的部分的背侧切单步骤期间的半导体衬底10。在一些示例中，切单步骤可包括激光切单、激光烧蚀或锯切单。根据本说明书，切单装置71使用对准装置73对准以用对准标记51切单材料28。在一些示例中，对准装置73是红外(IR)对准装置，其将IR信号74通过半导体衬底10从背侧102上的掩蔽部分28提供到正侧101，以及使用对准标记51移除材料28与切单线13、15、17和19对准的部分。
据发现，无法通过材料28使用IR以利用半导体衬底10的正侧上的对准标记51，因此，本说明书提供了没有材料28的选择区(即，掩蔽部分29)，以使得IR信号可检测正侧上的对准标记51，以确保材料28与正侧上的半导体管芯12、14、16和18之间的划线13、15、17和19以正确对准分离。该方法避免了与先前所用的复杂的前到后光学对准系统相关联的问题，该系统需要昂贵的设备和需要薄晶圆处理或光学透明的晶圆支撑结构，例如要使用的光学透明的刚性晶圆载体。此外，尽管IR通常无法穿过重掺杂衬底，但是意外发现，如果半导体衬底10足够薄，则IR信号可有效地穿过半导体衬底10的重掺杂起始晶圆部分(例如，背侧102附近的大于1.0×1019原子/cm3的掺杂浓度)，以支持功率半导体器件的加工。在一些示例中，IR显微镜可用于提供本说明书的对准能力。
图8示出了附接到另一个载体衬底83的半导体衬底10的侧视图。在本示例中，具有切单材料28的半导体衬底10的背侧102与载体衬底83的主表面相邻放置。在一些示例中，载体衬底83包括附接到框架结构84的载体带或载体膜。框架结构通常包括刚性材料，该刚性材料帮助在后续加工期间为半导体衬底10和载体衬底83提供稳定性。
图9示出了在进一步加工之后的半导体衬底10的侧视图。在一些示例中，移除载体衬底53，从而暴露半导体衬底10的正侧101。在一些示例中，激光可用于改变光热可分解层的组成，从而释放载体衬底53。然后，可使用例如特种带移除粘合材料53A。在一些示例中，半导体衬底10的正侧101可包括图案化层，该图案化层具有对应于半导体管芯(例如，半导体管芯12、14、16和18)之间的切单线(例如，切单线13、15、17和19)的开口(未示出)。在一些示例中，图案化层可以是电介质材料，诸如氧化硅、氮化硅或聚酰亚胺。在其他示例中，图案化层可以是图案化光刻胶。
图10示出了在进一步加工之后的半导体衬底10的侧视图。在一些示例中，等离子切单、蚀刻、分离或切片工艺用于移除相邻半导体管芯之间切单线内的材料，以将半导体管芯从半导体衬底10的正侧到背侧分成适当的单元。在一些示例中，安装到载体带和框架的半导体衬底10放置在蚀刻装置诸如等离子体蚀刻装置内。此类装置可从美国佛罗里达州圣彼得堡的Plasma-Therm有限责任公司(LLC of Saint Petersburg,Florida,U.S.A)获得。
在一个示例中，半导体衬底10可通过开口蚀刻以形成或限定从半导体衬底10的正侧101到半导体衬底10的背侧102的切单线(例如，切单线13、15、17、19)。蚀刻工艺可使用以比电介质和/或金属高得多的速率选择性蚀刻硅(或其他半导体材料)的化学方法执行。在一个示例中，半导体衬底10可使用通常称为博世工艺的工艺蚀刻。在一些示例中，半导体衬底10可在深反应离子蚀刻系统中使用博世工艺蚀刻。在一个示例中，切单线13、15、17和19的宽度可为约五微米至约二十微米。此类宽度足以确保形成切单线的开口可完全通过半导体衬底10形成。在一些示例中，切单线可使用博世工艺在约五至约三十分钟内形成。此时，半导体衬底10已被分离成各自具有材料28中的一部分的单独器件，该材料在半导体衬底10之前被切单。在一些示例中，可清洁半导体管芯(例如，半导体管芯12、14、16、18)，然后使用取放系统将其从载体衬底83移除，以将分离的半导体管芯放置到封装结构或印刷电路板中。
如前所述，其他材料可用于半导体衬底10的背侧上的材料28，诸如管芯附接材料(管芯附接膜(DAF)或晶圆背涂层(WBC)材料。在一些示例中，激光工艺不需要完全移除材料28。也就是说，可移除刚好足够的材料28，以使得在带材拉伸工艺期间移除任何剩余部分和/或取放切单管芯的移除。
图11示出了半导体衬底10的另一个示例的顶视图。在该示例中，对准键51的区27包括放置在半导体衬底10的正侧101周围的离散区中的其他形状，诸如三角形形状。图12示出了半导体衬底10的又一个示例的顶视图。在该示例中，对准键51的区27放置在半导体衬底10的外围边缘区域10C的入口。此类配置可用于Taiko环配置的半导体晶圆。在一些示例中，入口可在距边缘约1mm至约5mm的范围内。
总之，该方法和结构提供用于对准加工半导体晶圆的背侧的对准结构，以用于激光背侧金属烧蚀或材料移除的其他方法(诸如锯切)的大量生产。该方法和结构使得能够节省300mm和具有背金属层的更大的加工半导体晶圆的成本。此外，该方法和结构通过减小需要移除的材料的厚度和直径以及增加对准公差来增加激光烧蚀时的通过量。本方法可用于对准标记可用于使用例如激光或锯切工艺来结构化(例如，移除部分)背侧材料以打开用于后续等离子切单工艺的划线的应用中，特别是在光刻不适用于在背侧材料中提供划线的应用中。此外，本方法可使用对准标记用激光工艺或刀片工艺结构化(例如，更多部分)涂覆聚合物材料(可能对执行光刻不光敏感)，以打开等离子切片的划线，其中涂覆聚合物可用作晶圆的正侧上的掩模。该涂覆聚合物可为水溶性。
现在转到图13至图22，描述了用于切单具有厚背侧材料的衬底(诸如半导体衬底)的方法。凭经验发现，随着半导体衬底的厚度减小和/或背侧材料的厚度增加，切单具有背侧材料的半导体衬底更加困难。已遇到若干问题，包括但不限于当使用此类衬底的锯切单时对切单的半导体管芯的损坏。该损坏已导致加工成品率问题和器件可靠性问题。此外，解决这些成品率和可靠性问题的现有方法(以及其他方法)需要降低锯切速度和增加管芯检查操作，这减少了制造循环时间并增加了成本。其他方法包括两步骤的锯切加工；然而，遇到了诸如增加的循环时间、管芯碎片和金属纵梁的问题。此外，已发现激光管芯切单方法具有材料残余物沉积在切单的管芯侧壁表面上的问题，这导致成品率问题和可靠性问题。另外，由于成本、翘曲和破损，特别是当衬底超薄时，背材料光图案化已经不可行。将载体添加到光图案化工艺增加了制造成本，从而进一步降低了光图案化方法的可行性。
图13示出了根据本说明书的制造步骤的半导体器件130的局部剖视图。在一些示例中，半导体器件130已作为半导体衬底110或半导体晶圆110完成前端制造，并且已被分离成单独的器件。每一个半导体器件130包括设置半导体有源结构133的有源表面131。有源表面131也可称为半导体器件130的主表面或正侧。在本示例中，半导体器件130被配置为垂直功率金属氧化物半导体场效应晶体管(MOSFET)结构，并且可包括绝缘沟槽栅极结构138、主体区域139和设置在有源表面131附近的源极区域141。绝缘层142可设置在有源表面131上方以使各种结构和区域电绝缘，并且可包括氧化物、氮化物、本领域普通技术人员已知的其他绝缘材料或它们的组合。顶侧金属结构144可设置在有源表面131上方，并且可通过绝缘层142中的开口电耦接到主体区域139和源极区域141。在一些示例中，顶侧金属结构144可包括具有粘合层、晶种层和插塞材料的导电插塞结构。在一些示例中，顶侧金属结构144还可包括其他金属，诸如铝、铝合金或本领域普通技术人员已知的其他材料在一些示例中，顶侧金属结构144还可包括凸块结构，诸如可用镍层和金层封盖的铜凸块结构。另一个顶侧金属结构(未示出)可设置在有源表面131上方的其他地方，以提供到绝缘栅极结构138的电连接。在一些示例中，图案化钝化物146可设置成邻接顶侧金属结构144的侧表面。图案化钝化物146可包括有机或无机材料。在一些示例中，图案化钝化物146可包括本领域普通技术人员已知的聚酰亚胺或类似材料。
半导体器件130还包括与有源表面131相对的背表面132。在一些示例中，半导体器件130形成为具有重掺杂起始衬底的衬底111的一部分，其中更轻掺杂区域设置在形成有源结构133的重掺杂衬底上方。在一些示例中，衬底111被配置为薄或超薄衬底，并且可具有在约20微米至约30微米范围内的厚度，其中25微米为典型示例。在本功率MOSFET示例中，重掺杂起始衬底为半导体器件130提供漏极区域。
背侧材料148设置在背表面132上方、邻接该背表面或在该背表面顶上，并且在本示例中包括一个或多个厚材料层。在一些示例中，厚度可指约5微米或更大的总厚度。在其他示例中，厚度可指在约5微米至50微米范围内的总厚度。在又一个示例中，厚度可指在约5微米至约40微米范围内的总厚度。在又一个示例中，厚度可指在约5微米至约30微米范围内的总厚度。在其他示例中，厚度可指在约10微米至约30微米或更大范围内的总厚度。
背侧材料148也可称为材料148或背侧材料结构148。在一些示例中，材料148包括一种或多种导电材料，诸如一种或多种金属。在一些示例中，材料148包括铜或本领域普通技术人员已知的其他金属。在其他示例中，材料148包括晶圆背涂层(WBC)或管芯附接膜(DAF)。在一些示例中，材料148被配置用于将半导体器件130附接到下一级组件，诸如封装衬底、印刷电路板、引线框或本领域普通技术人员已知的类似结构。
根据本说明书，多步骤切单方法用于将半导体器件130从半导体晶圆110切单或分离成单独的器件。在一些示例中，半导体晶圆110附接到载体衬底153，该载体衬底可包括粘合层153A。在一些示例中，载体衬底153包括载体带，该载体带可进一步安装到框架，诸如先前所述的框架84。根据本说明书，在第一步骤中，诸如先前结合图10描述的等离子体蚀刻切单工艺用于从衬底111移除材料或蚀刻该衬底以形成开口，该开口产生通过衬底111从有源表面131延伸通过到背侧表面132的切单线117。在一些示例中，等离子蚀刻步骤移除切单线117中的所有衬底111。这样，材料148中的一部分暴露在切单线117内。在其他示例中，等离子蚀刻步骤可在到达材料148之前终止，其中剩余部分在后续步骤中移除。在一些示例中，等离子蚀刻步骤可形成宽度117A在约50微米至约70微米范围内的切单线117，其中60微米为典型。在其他示例中，宽度117A在约35微米至约85微米的范围内。
在下一个步骤中，除等离子蚀刻工艺外的不同切单工艺用于通过切单线177从半导体器件130的有源侧131切单材料148。这样，材料148在切单线117终止于材料148顶侧附近和结束与载体衬底153相邻的材料148底侧的地方开始的后续或第二步骤中移除。在一些示例中，激光工艺或锯切工艺用于切单切单线117内的材料48，从而提供切单线117的延伸117B通过材料48。延伸117B也可称为第二切单线。在一些示例中，延伸117B的宽度117C不同于宽度117A。在一些示例中，宽度117C小于宽度117A，并且宽度117C可在约5微米至约30微米的范围内，其中10微米至20微米为典型。在一些示例中，锯切工艺可利用被配置用于铜的锯片，并且反切工艺可用于最小化毛刺问题。在一些示例中，锯片的宽度可为约10微米。
在其他示例中，保护涂层(未示出)可设置在有源侧131上方。此类保护涂层可包括水溶性保护涂层，例如可从日本东京的迪斯科公司(Disco Corporation of Tokyo,Japan)获得的HogoMaxTM牌水溶性涂层。
凭经验发现，本文所述的多步骤切单工艺可靠地切单半导体器件，诸如半导体器件130，同时减少或消除现有方法的上述问题。更具体地，多步骤切单工艺可通过改善的管芯边缘设计(见例如稍后描述的图22)和等离子蚀刻切单的质量优势来实现改善的管芯强度。此外，材料48在第一切单步骤之后(即，在等离子切单步骤之后)保持连续，从而为薄半导体衬底应用提供支撑，直到最终切单步骤。与图案化的厚背侧层方法相比，这提供了成本和薄管芯处理两个优势。此外，本文所述的多步骤切单工艺实现了清洁的激光切单，而没有完全激光切单方法固有的污染和管芯强度问题。此外，通过等离子蚀刻切单单独地移除半导体材料，切单材料48或其他背侧支撑层的更多选项包括例如激光、锯切或其他类型的蚀刻。此外，多步骤切单工艺使能更多选项以利用可导电或不导电的其他类型的背侧支撑层。
图14示出了在制造步骤具有半导体器件130的半导体晶圆110的局部剖视图。在一些示例中，顶侧金属结构144已设置在有源侧131上方，并且图案化钝化物146已设置成与顶侧金属结构144相邻。在下一个步骤中，移除绝缘层142中的部分以提供与将形成切单线117的有源侧131相邻的开口142A。也就是说，图14的实施方案是由将形成切单开口(例如，切单开口117)的切单区域分离的多个管芯的示例。在一些示例中，光掩模和蚀刻工艺可用于提供图案化钝化物146和开口142A。
图15示出了额外加工之后的半导体晶圆110的局部剖视图。在图15中，半导体晶圆15被示出为反转或翻转以指示对背侧132的加工将在后续步骤中完成。在一些示例中，保护结构162设置在有源侧131上方，该有源侧覆盖顶侧金属结构144、图案化钝化物146和开口142A。根据本说明书，保护结构162被配置为在后续工艺期间保护半导体晶圆110的有源侧131。在一些示例中，保护结构162可包括粘合型膜，诸如背磨带、耐高温和耐化学性液晶聚合物型背磨粘合剂、UV型背磨带或本领域普通技术人员已知的类似膜或结构。在施加或添加保护结构162之后，从背表面132移除半导体晶圆110的一部分以将半导体晶圆的厚度减薄或减小至约650微米至约700微米，其中675微米为典型。可使用移除技术，诸如背磨工艺技术。在该步骤以及减小半导体晶圆110的串联电阻接下来尤其描述的后续步骤中移除半导体晶圆110的一部分。这改善了半导体器件130的性能。
图16示出了半导体晶圆110在用于提供半导体晶圆110作为超薄衬底或超薄晶圆的进一步加工之后的局部剖视图。更具体地，进一步移除半导体晶圆110的中心部分以提供凹陷部分132A，同时使外边缘132B比凹陷部分132A更厚。这样，外边缘132B在后续加工期间为半导体晶圆110提供支撑。也就是说，外边缘132B降低了半导体晶圆由于超薄凹陷部分132A而将断裂的可能性。在一些示例中，Taiko磨削工艺可用于提供凹陷部分131A和外边缘132B。在一些示例中，在Taiko蚀刻之后，半导体晶圆110在凹陷部分132A内的厚度为约45微米。在一些示例中，湿法或干法蚀刻可用于使用例如用于端点检测的近红外干涉测量法进一步在凹陷部分132A中减薄半导体晶圆110。在蚀刻步骤之后，半导体晶圆10在凹陷部分132A内的厚度可为约25微米。
图17示出了额外加工之后的半导体晶圆110的局部剖视图。在一些示例中，材料148在包括凹陷部分132A和外边缘132B的半导体晶圆110的背表面132的顶上、沿该背表面或与该背表面相邻形成。在一些示例中，材料148包括具有阻挡层、晶种层、厚层和封盖层的多层结构。在一些示例中，阻挡层可包括钛、氮化钛或本领域普通技术人员已知的类似材料。在一些示例中，晶种层可包括铜，厚层可包括铜，并且封盖层可包括锡-银。材料148可使用蒸镀、溅射、电镀、喷涂、旋涂、滚涂或本领域普通技术人员已知的其他技术形成。应当理解，可对构成材料148的每个层使用不同的工艺。在一些示例中，厚铜层的厚度为约10微米。根据本说明书，保护结构162被配置为在用于形成材料148的步骤以及后续步骤期间为半导体晶圆110提供额外支撑。
图18示出了进一步加工之后的半导体晶圆110的局部剖视图。在一些示例中，半导体晶圆110附接到真空工件253，诸如真空卡盘。在一些示例中，半导体晶圆110附接到真空工件253，以使得保护结构162与真空工件253相邻。这样，保护结构162插置在半导体晶圆110与真空工件253之间。接下来，具有粘合层153A并且附接到支撑框架184的载体衬底153(先前所述)放置在材料148上方。在一些示例中，真空带安装工艺可用于将载体衬底153附接到半导体晶圆110、载体衬底253和框架184，一般如图18所示。更具体地，真空工艺使得载体衬底153能够更好地粘附至半导体晶圆110和遵循背侧132(即，外边缘132B和凹陷部分132A)的轮廓。
图19示出了额外加工之后的半导体晶圆110的局部剖视图。根据本说明书，载体衬底153与工作表面264诸如真空卡盘结构相邻放置。接下来，保护结构162从半导体晶圆110移除。当保护结构162包括UV敏感结构时，半导体晶圆110的正侧(即，有源侧131)可暴露于UV光源，从而使得能够从半导体晶圆110移除保护结构162。在其他示例中，保护结构162可包括水溶性材料，从而允许保护结构162在水或另一种溶剂中溶解或移除。在一些示例中，然后可清洁和干燥半导体晶圆110。
图20示出了进一步加工之后的半导体晶圆110的局部剖视图。在一些示例中，包括外边缘132B的半导体晶圆110的外周边使用例如Taiko环圆切工艺从半导体晶圆110切单开或分离开。在一些示例中，圆切口在外边缘132B与凹陷部分132A之间形成而不损坏半导体器件130。圆切口切单半导体晶圆110和材料148两者。然后，可清洁和干燥半导体晶圆110。接下来，与切单的外边缘132B相邻的载体衬底153中的一部分可局部暴露于UV光源，从而允许移除切单的外边缘132B提供图20所示的结构。
图21示出了额外加工之后的半导体晶圆110的局部剖视图。根据本说明书，半导体晶圆110暴露于先前所述的多步骤切单加工的第一步骤。具体地，等离子蚀刻切单用于形成切单线117，以将半导体晶圆110分离成单独的半导体器件130。在多步骤切单工艺的进一步步骤中，材料48使用锯切或激光切单工艺切单，如图13所示和如前所述。在一些示例中，载体衬底153在两个切单步骤为半导体晶圆110便利地提供支撑，从而消除了在切单材料148之前将不同载体衬底放置在有源侧131上方的需要和移除载体衬底153。这有利地减少了半导体器件130破损或损坏的机会，以及减少了循环时间。
图22示出了在切单线117使用等离子蚀刻切单形成之后但是切单材料148之前的半导体晶圆110的示例的局部顶视图。在该示例中，等离子体蚀刻与切单线117相邻的半导体器件的侧表面或边缘表面，以具有图22的顶视图中的波纹边缘形状117D。即，绝缘层142中的开口142A(图14所示)可形成为具有波纹边缘形状，并且等离子蚀刻工艺将波纹形状沿切单线117转移或蚀刻到衬底111中。这之后是先前所述的材料148的切单。材料148的切单可遵循波纹轮廓或者可为线性和在波纹轮廓之间。发现波纹边缘形状117D增加了半导体器件130的管芯强度。其他管芯边缘轮廓，诸如圆形管芯拐角、三角形和其他结构可用于增加管芯边缘强度。
从所有前述内容，本领域普通技术人员可确定，在一个示例中，用于切单半导体晶圆的方法可包括提供具有与第一表面相邻的多个半导体器件的半导体晶圆；提供与第一表面相邻的对准结构；在半导体晶圆的第二表面上提供材料，其中对准结构正下方的第二表面上不存在材料；使用激光移除材料层中的部分，其中通过使IR信号通过半导体晶圆从第二表面传递到第一表面以检测对准结构，从而使激光与第一表面上的切单线对准；以及通过切单线从第一表面到第二表面等离子切单半导体晶圆。
在其他示例中，掩模结构用于防止材料形成在半导体晶圆背侧上的位置处对应于正侧上对准结构的位置。在一些示例中，掩模结构可以是非物理地接触背侧的阴影掩模。在其他示例中，掩模结构可以是在沿背侧设置材料之前设置到背侧上的膜或类似材料。在一些示例中，掩模结构包括带。在其他示例中，掩模结构包括阴影环，该阴影环包括突片部分。
从所有前述内容，本领域普通技术人员可确定，在一个示例中，用于分离半导体晶圆上材料层的装置可包括被配置为移除材料层中的部分的激光；和IR系统，该IR系统被配置为使IR信号通过半导体晶圆的背侧传递到半导体晶圆的正侧以检测正侧上的对准结构，IR系统还被配置为对准激光，以使得激光切单与设置在晶圆正侧上的切单线对准的材料层。
从所有前述内容，本领域普通技术人员可确定，在一个示例中，用于切单半导体晶圆的方法可包括提供具有与第一表面相邻的多个半导体器件的半导体晶圆；提供与第一表面相邻的对准结构；在半导体晶圆的第二表面上提供材料层，其中对准结构正下方的第二表面上不存在材料层；使IR信号通过半导体晶圆从第二表面传递到第一表面，以检测对准结构以及将锯与第一表面上的切单线对准；使用锯移除与切单线对准的材料层中的部分；以及随后通过切单线从第一表面到第二表面等离子体蚀刻半导体晶圆。在另一个示例中，该方法还可包括在等离子体蚀刻之前将半导体晶圆的第二表面附接到载体衬底。
从所有前述内容，本领域普通技术人员可确定，在一个示例中，用于分离半导体晶圆上材料的装置可包括被配置为移除材料层中的部分的移除装置；和IR系统，该IR系统被配置为使IR信号通过半导体晶圆的背侧传递到半导体晶圆的正侧以检测正侧上的对准结构，IR系统还被配置为对准激光，以使得激光切单与设置在晶圆正侧上的切单线对准的材料层。在另一个示例中，该装置可包括激光装置。在又一个示例中，移除装置可包括锯切装置。在又一个示例中，移除装置可包括激光装置和锯切装置两者。
从所有前述内容，本领域普通技术人员可确定，在一个示例中，从半导体晶圆切单半导体管芯的方法可包括提供由半导体材料形成和具有与半导体晶圆的第一表面相邻形成的半导体管芯的半导体晶圆，半导体管芯通过将形成切单线的切单区域彼此分离，其中第一表面包括对准结构。该方法可包括将半导体晶圆附接至第一载体衬底，其中半导体晶圆的第一表面与第一载体衬底相邻；以及从第二表面移除半导体晶圆中的一部分以提供与第一表面相对的减薄表面。该方法可包括在半导体晶圆的减薄表面上提供材料，除了对应于第一表面上对准结构的位置的区之外。该方法可包括使用对准结构移除材料中的部分，以使得移除的材料中的部分对应于第一表面上的切单区域。该方法可包括随后通过切单区域从第一表面向内朝向减薄表面等离子切单半导体晶圆。在一个示例中，薄半导体晶圆的厚度小于约100微米。
在另一个示例中，移除材料中的部分可包括掩模对应于对准结构在第一表面上的地方的减薄表面的部分以提供掩蔽部分，以及在减薄表面上方形成材料；并且掩蔽部分防止材料形成在对应于对准结构在第一表面上的地方的位置处。在又一个示例中，提供材料包括：掩模对应于对准结构在第一表面上的地方的减薄表面的部分以提供掩蔽部分；以及和在减薄表面上方形成材料。在又一个示例中，掩蔽部分防止材料形成在对应于对准结构在第一表面上的地方的位置处。
在另一个示例中，掩模可包括使用放置到减薄表面上的掩模材料。在另一个示例中，掩模可包括使用阴影掩模。在又一个示例中，对准结构可包括被配置为对半导体晶圆取向的形状。在又一个示例中，移除可包括激光烧蚀。在另一个示例中，提供半导体晶圆包括提供多个功率半导体器件，其中半导体晶圆包括掺杂浓度大于1.0×1019原子/cm3的起始衬底。在又一个示例中，对准结构包括多个对准结构，其中多个对准结构的第一部分设置在半导体晶圆与第一侧相邻的外围边缘周围。在又一个示例中，多个对准结构的另一部分可设置在一个或多个非外围区域中。鉴于所有上述内容，显然公开了新型结构和方法。除了其他特征之外，还包括切单具有有源侧和背侧的半导体晶圆的多步骤方法。厚材料结构与背侧相邻。在一些示例中，首先，半导体晶圆使用等离子蚀刻切单来切单，以提供延伸通过半导体晶圆并且终止于厚材料结构附近的切单线。然后，厚材料结构使用不同的切单工艺通过等离子体蚀刻的半导体晶圆从有源侧切单。在一些示例中，不同切单工艺包括激光切单或锯切单，该激光切单或锯切单可在厚材料结构中形成比半导体晶圆中切单线更窄的切单线。本方法将切单工艺分成多个步骤，使得能够实现不同切单技术的优势，而没有各自受到工艺限制。
更具体地，该方法从等离子切片切单实现了管芯强度、管芯边缘设计和质量优势。此外，与图案化的厚背侧层方法相比，连续的厚材料结构可为薄半导体晶圆应用提供支撑直到最终切单步骤，从而提供成本和薄管芯处理两个优势。此外，该方法实现了清洁的激光切单，而没有完全激光切单固有的污染和管芯强度问题。此外，通过单独用等离子切单来切单半导体晶圆以将厚材料结构暴露在背侧上，使得能够减少分离厚材料结构(锯、激光、蚀刻或其他)的加工/工具限制；以及使得多个选项能够用于导电和非导电两种背侧支撑层。
在另一种方法中，已描述了提供对准结构的方法和结构，该对准结构用于对准加工半导体晶圆的背侧以用于激光背侧金属烧蚀或材料移除的其他方法(诸如锯切)的大量生产。该方法和结构使得能够节省300mm和具有背金属层的更大的加工半导体晶圆的成本。此外，该方法和结构通过减小需要移除的材料的厚度和直径以及增加对准公差来增加激光烧蚀时的通过量。
尽管结合具体的优选示例描述了本发明的主题，但前述附图及其描述只用来描绘本发明主题的典型示例，因此不应被视作限制本发明主题的范围。很明显，许多替代方案和变型形式对本领域技术人员来说将是显而易见的。例如，背侧材料结构可包括可单独沉积以及退火沉积为多个层和退火为复合结构的材料组合。各种沉积技术可用于背侧材料结构，包括溅射、电镀、蒸镀、印刷、旋涂、层压、滚涂、CVD、LPCVD、PECVD、MOCVD、ALD以及本领域普通技术人员已知的其他沉积技术。此外，背侧激光不需要完全在最终等离子切单的划线网格开口内部，只要足够近以使得带拉伸和取放不受影响。
如下文的权利要求所反映，本发明的各方面具有的特征可少于前文公开的单个示例的所有特征。所以，下文表述的权利要求据此明确地并入具体实施方式中，其中每项权利要求本身都代表本发明的独立示例。此外，尽管本文描述的一些示例包含其他示例中包含的一些特征，却未包含其中包含的其他特征，但本领域的技术人员应当理解，不同示例的特征的组合意在属于本发明的范围，而且意在形成不同的示例。

Claims (10)

1.一种用于切单半导体晶圆的方法，所述方法包括：
提供所述半导体晶圆，所述半导体晶圆具有与第一表面相邻的多个半导体器件，所述多个半导体器件由对应于将形成切单线的空间所分离；
提供与所述第一表面相邻的对准结构；
在所述半导体晶圆的第二表面上提供材料，其中所述对准结构正下方的所述第二表面上不存在所述材料；
使IR信号通过所述半导体晶圆从所述第二表面传递到不存在所述材料的所述第一表面以使得能够检测所述对准结构并且将切单设备与将形成所述切单线的所述空间对准；
使用所述切单设备移除所述材料中的与所述切单线对准的部分；以及
随后通过所述空间从所述第一表面到所述第二表面等离子体蚀刻所述半导体晶圆以形成所述切单线，从而切单所述半导体晶圆。
2.根据权利要求1所述的方法，所述方法还包括：
在等离子体蚀刻之前将所述半导体晶圆的所述第二表面附接到载体衬底，以使得所述材料插置在所述半导体晶圆与所述载体衬底之间。
3.根据权利要求1所述的方法，其中：
使用所述切单设备包括：使用激光设备；并且
提供所述半导体晶圆包括：提供减薄的半导体晶圆。
4.根据权利要求1所述的方法，其中：
提供所述半导体晶圆包括：提供多个功率半导体器件，其中所述半导体晶圆包括起始衬底，所述起始衬底的掺杂浓度大于1.0×1019原子/cm3。
5.根据权利要求1所述的方法，其中：
使用所述切单设备包括：使用锯切设备；并且
提供所述材料包括：
在所述第二表面中的一部分上方提供掩模结构；
除了所述掩模结构所位于的地方之外，在所述第二表面上形成导电层；以及
移除所述掩模结构。
6.一种从半导体晶圆对半导体管芯进行切单的方法，所述方法包括：
提供所述半导体晶圆，所述半导体晶圆由半导体材料形成并且具有形成在所述半导体晶圆的第一表面上的多个半导体管芯，所述多个半导体管芯由将形成切单线的切单区域彼此分离；
在所述半导体晶圆的第二表面上提供材料，所述材料的厚度大于约五(5)微米；
将所述半导体晶圆附接至第一载体衬底，其中所述材料插置在所述第一载体衬底与所述半导体晶圆之间；
在所述半导体晶圆附接到所述第一载体衬底时，等离子体蚀刻第一开口以延伸进所述半导体晶圆中从而在所述多个半导体管芯之间产生第一切单线；以及
形成从所述第一切单线通过所述材料朝向所述第一载体衬底延伸的第二切单线以切单所述材料，其中所述第二切单线的宽度比所述第一切单线更窄。
7.根据权利要求6所述的方法，其中：
形成所述第二切单线包括：使用锯切工艺。
8.根据权利要求6所述的方法，其中：
形成所述第二切单线包括：使用激光工艺。
9.根据权利要求6所述的方法，所述方法还包括：
在所述第一表面上方提供保护结构；以及
从所述第二表面减薄所述半导体晶圆以为所述半导体晶圆提供凹陷部分和外边缘，所述外边缘比所述凹陷部分厚，其中：
提供所述材料包括：在所述凹陷部分和所述外边缘上方形成所述材料。
10.根据权利要求9所述的方法，所述方法还包括：
在所述等离子体蚀刻步骤之前移除所述半导体晶圆的所述外边缘。
CN202110238865.1A 2020-03-23 2021-03-04 使用对准结构和多步骤切单进行电子管芯切单的结构和方法 Pending CN113436971A (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US202062993495P 2020-03-23 2020-03-23
US62/993,495 2020-03-23
US202063022957P 2020-05-11 2020-05-11
US63/022,957 2020-05-11
US17/248,514 2021-01-28
US17/248,514 US20210296176A1 (en) 2020-03-23 2021-01-28 Structure and method for electronic die singulation using alignment structures and multi-step singulation

Publications (1)

Publication Number Publication Date
CN113436971A true CN113436971A (zh) 2021-09-24

Family

ID=77748242

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110238865.1A Pending CN113436971A (zh) 2020-03-23 2021-03-04 使用对准结构和多步骤切单进行电子管芯切单的结构和方法

Country Status (2)

Country Link
US (1) US20210296176A1 (zh)
CN (1) CN113436971A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114823368A (zh) * 2022-04-20 2022-07-29 上海华虹宏力半导体制造有限公司 一种功率器件的制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4239675A1 (en) * 2022-03-02 2023-09-06 Infineon Technologies Austria AG Semiconductor wafer with alignment mark indicating the wafer orientation and method for fabricating said semiconductor wafer

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19632627A1 (de) * 1996-08-13 1998-02-19 Siemens Ag Verfahren zum Herstellen eines Licht aussendenden und/oder empfangenden Halbleiterkörpers
US8859396B2 (en) * 2007-08-07 2014-10-14 Semiconductor Components Industries, Llc Semiconductor die singulation method
US7989319B2 (en) * 2007-08-07 2011-08-02 Semiconductor Components Industries, Llc Semiconductor die singulation method
US8084335B2 (en) * 2008-07-11 2011-12-27 Semiconductor Components Industries, Llc Method of thinning a semiconductor wafer using a film frame
US8211781B2 (en) * 2008-11-10 2012-07-03 Stanley Electric Co., Ltd. Semiconductor manufacturing method
JP2010206044A (ja) * 2009-03-05 2010-09-16 Toshiba Corp 半導体装置の製造方法
JP2011134955A (ja) * 2009-12-25 2011-07-07 Disco Abrasive Syst Ltd 板状材料からのチップ状部品の生産方法
US8673741B2 (en) * 2011-06-24 2014-03-18 Electro Scientific Industries, Inc Etching a laser-cut semiconductor before dicing a die attach film (DAF) or other material layer
US8871613B2 (en) * 2012-06-18 2014-10-28 Semiconductor Components Industries, Llc Semiconductor die singulation method
US9136173B2 (en) * 2012-11-07 2015-09-15 Semiconductor Components Industries, Llc Singulation method for semiconductor die having a layer of material along one major surface
JP6255192B2 (ja) * 2013-09-04 2017-12-27 株式会社ディスコ 光デバイス及び光デバイスの加工方法
JP6324743B2 (ja) * 2014-01-31 2018-05-16 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
DE102015100783A1 (de) * 2015-01-20 2016-07-21 Infineon Technologies Ag Verfahren zum Zertrennen eines Wafers und Halbleiterchip
US10020264B2 (en) * 2015-04-28 2018-07-10 Infineon Technologies Ag Integrated circuit substrate and method for manufacturing the same
US10074611B1 (en) * 2017-03-08 2018-09-11 Semiconductor Components Industries, Llc Semiconductor device and method of forming backside openings for an ultra-thin semiconductor die
US10741487B2 (en) * 2018-04-24 2020-08-11 Semiconductor Components Industries, Llc SOI substrate and related methods
JP2019079884A (ja) * 2017-10-23 2019-05-23 株式会社ディスコ ウェーハの加工方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114823368A (zh) * 2022-04-20 2022-07-29 上海华虹宏力半导体制造有限公司 一种功率器件的制造方法

Also Published As

Publication number Publication date
US20210296176A1 (en) 2021-09-23

Similar Documents

Publication Publication Date Title
CN105514038B (zh) 切割半导体晶片的方法
EP2701188B1 (en) A method of singulating semiconductor die from a semiconductor wafer
US9847258B2 (en) Plasma dicing with blade saw patterned underside mask
US9847219B2 (en) Semiconductor die singulation method
CN102117770B (zh) 支撑与握持半导体晶片的支撑结构的形成方法
US9847270B2 (en) Method for insulating singulated electronic die
CN113436971A (zh) 使用对准结构和多步骤切单进行电子管芯切单的结构和方法
US11508579B2 (en) Backside metal photolithographic patterning die singulation systems and related methods
US7655539B2 (en) Dice by grind for back surface metallized dies
US20140217577A1 (en) Semiconductor Device and Method for Manufacturing a Semiconductor Device
US11289380B2 (en) Backside metal patterning die singulation systems and related methods
US11075103B2 (en) Backside wafer alignment methods
US20200321250A1 (en) Wet chemical die singulation systems and related methods
US11978671B2 (en) Process of forming an electronic device including a polymer support layer
CN114582803A (zh) 半导体管芯以及半导体装置的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination