CN102117770B - 支撑与握持半导体晶片的支撑结构的形成方法 - Google Patents

支撑与握持半导体晶片的支撑结构的形成方法 Download PDF

Info

Publication number
CN102117770B
CN102117770B CN201010537781.XA CN201010537781A CN102117770B CN 102117770 B CN102117770 B CN 102117770B CN 201010537781 A CN201010537781 A CN 201010537781A CN 102117770 B CN102117770 B CN 102117770B
Authority
CN
China
Prior art keywords
wafer
semiconductor wafer
rear side
support
thinning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010537781.XA
Other languages
English (en)
Other versions
CN102117770A (zh
Inventor
亚历山大·卡尼斯基
段孝勤
韩良恺
曾铕寪
谢元智
林宏桦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN102117770A publication Critical patent/CN102117770A/zh
Application granted granted Critical
Publication of CN102117770B publication Critical patent/CN102117770B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明提供了一种支撑与握持包括垂直型场效应晶体管形成于其前侧表面的半导体晶片的支撑结构的形成方法。于一实施例中，提供具有一前侧表面与一后侧表面的一半导体晶片，其中该前侧表面包括为多个切割道所分隔的一个或多个芯片。自后侧表面薄化上述半导体晶片至一既定厚度。形成多个图案化金属构件于经薄化的后侧表面上以支撑上述半导体晶片，其中此些图案化金属构件分别大体覆盖一芯片且大体未覆盖此些切割线。沿此些切割线切割上述半导体晶片，以分隔用此一个或多个芯片用于后续芯片封装之用。本发明可降低于晶片握持、传输、加工与切割时的晶片毁损风险。

Description

支撑与握持半导体晶片的支撑结构的形成方法
技术领域
本发明涉及半导体装置的制作，且特别涉及具有较低开启电阻(reducedon-resistance)的半导体电源装置(semiconductor power devices)及其制造方法。
背景技术
基板串联电阻(substrate series resistance)代表了垂直型电源装置(verticalpower device)内的整体装置开启电阻的一显著部分。目前用于降低基板串联电阻的制造方法是于晶片的前侧表面上制作完成所需电路图案之后，通过研磨去除位于晶片后侧的材料而达成。然而，基于晶片后侧的材料的继续研磨去除增加了晶片的风险，晶片于厚度削减(薄化)工艺中所产生应力可能导致其破裂或碎裂，因此最终晶片厚度便受到限制。再者，自晶片后侧移除太多的材料则增加了晶片的风险，于晶片握持时产生破裂或碎裂。图1部分显示了一半导体晶片110的一简化剖面图，其具有形成于邻近半导体晶片110的前侧表面120的栅极电极与源极电极以及形成于邻近半导体晶片110的后侧表面130的漏极电极的一垂直型电源场效应晶体管(vertical power FET)。其中X代表了此具有源极电极与栅极电极的场效应晶体管装置的厚度，而Y代表了漏极电极区的厚度。当太多的块状硅或后侧表面130的厚度Y经移除时，将无法握持晶片。纵使晶片于经过厚度削减程序之后仍存在，经过薄化的晶片仍可能于芯片切割工艺中破裂。于芯片切割工艺中，将于切割道区(dicing lane region)处产生应力。而所产生的应力为造成破裂迁移至集成电路区域的源头，进而造成致命缺陷。
基于上述原因以及下文中所解说的其他原因，便需要一种较佳方法，以支撑与握持超薄半导体晶片降低晶片毁损的风险。
发明内容
为克服现有技术中的缺陷，本发明提供了一种支撑与握持包括垂直型场效应晶体管的半导体晶片的支撑结构的形成方法。于一实施例中，提供具有一前侧表面与一后侧表面的一半导体晶片，其中该前侧表面包括为多个切割道所分隔的一个或多个芯片。自后侧表面薄化上述半导体晶片至一既定厚度。形成多个图案化金属构件于经薄化的后侧表面上以支撑该半导体晶片，其中所述多个图案化金属构件分别大体覆盖一芯片且大体未覆盖此些切割线。沿此些切割线切割半导体晶片，以分隔一个或多个芯片用于后续芯片封装之用。
依据另一目的，本发明提供了一种于包括多个场效应晶体管区域的晶片的后侧形成多个图案化金属构件的方法。于一实施例中，提供具有一前侧表面与一后侧表面的一半导体晶片，其中该前侧表面包括为多个切割道所分隔的一个或多个场效应晶体管区。自后侧表面薄化上述半导体晶片至一既定厚度。于经薄化的该后侧表面上形成多个图案化金属构件以支撑该半导体晶片，其中所述多个经图案化金属构件分别大体覆盖所述多个场效应晶体管区之一并大体露出此些切割道。沿此些切割道切割该半导体晶片，以分隔该晶片成为分别包括一场效应晶体管区的单一芯片。
依据又一目的，本发明提供了一种具有前侧表面与薄化的后侧表面的晶片。于一实施例中，于前侧表面之上形成一个或多个芯片，其中此些芯片为多个切割道所分隔。于薄化的后侧表面之上形成多个保护元件，其中此些保护元件分别覆盖一芯片，以于当半导体晶片于沿着各别的切割线切割时保护所述多个芯片免于受到不期望破裂情形的影响。
本发明可降低于晶片握持、传输、加工与切割时的晶片毁损风险。
为让本发明的上述目的、特征及优点能更明显易懂，下文特举一优选实施例，并配合附图，作详细说明如下。
附图说明
图1为一剖面图，显示了包括一场效应晶体管装置形成于其内的一半导体晶片；
图2A-图2D为一系列的剖面图，显示了依据本发明一实施例的半导体晶片位于形成支撑结构的不同阶段的情形；
图3为一俯视图，显示了依据本发明一实施例的具有保护元件形成于其上的一半导体晶片；
图4A为一俯视图，显示了依据本发明一实施例的具有支撑元件形成于其上且与保护元件相连接的一半导体晶片；
图4B为一俯视图，显示了依据本发明另一实施例的具有支撑元件形成于其上且与保护元件相连接的一半导体晶片；
图5为一剖面图，显示了依据本发明一实施例的具有支撑结构形成于其上的一半导体晶片，该半导体晶片于切割工艺施行的前设置于一切割胶带上；以及
图6为一剖面图，显示了依据本发明一实施例中于图5所示半导体晶片于施行切割工艺后的情形。
其中，附图标记说明如下：
110～半导体晶片；
120～前侧表面；
130～后侧表面；
210～半导体晶片；
220～前侧表面；
230～后侧表面；
232～经削减的后侧表面；
240～芯片区；
245～晶片载具；
247～粘着层；
250～经削减的后侧表面；
251～籽晶层；
252～阻剂层；
258～切割道区；
260～金属构件/图案化金属构件；
472～支撑元件；
474～十字形支撑元件；
580～芯片胶带；
590～切割盘；
610～挑检机；
X～具有源极电极与栅极电极的场效应晶体管装置的厚度；
Y～漏极电极区的厚度；
Z～半导体晶片上的一预定厚度。
具体实施方式
图2A-图2D为一系列剖面图，分别显示了依据本发明一实施例的一半导体晶片于形成支撑与握持此半导体晶片的一支撑结构的不同阶段中的情形。图2A显示了具有为多个切割道(dicing line)258所分隔的多个集成电路芯片(IC chips/dies)240的一半导体晶片210。于一实施例中，于电源装置的制作中，半导体晶片210为具有一轻度掺杂(N或P)的外延硅层形成于重度掺杂基板上的一经重度掺杂的N++(或P++)晶片。半导体晶片210具有通称为主动表面的一前侧表面220以及相对于前侧表面220的一后侧表面230。于晶片210的前侧表面220之上则形成有包括如晶体管、CMOS、NMOS、电阻、电容、二极管熔丝、介电层、金属层及相似物的有源与无源装置的集成电路(未显示)。于一实施例中，此集成电路包括场效应晶体管(FET)，其栅极电极与源极电极形成于接近前侧表面220处，而其漏极电极则形成于一块状硅内或于接近半导体晶片210的后侧表面230处。
再者，请参照图2A，于一实施例中则通过一粘着层247将一晶片载具245贴附于半导体晶片210的前侧表面220。晶片载具245扮演了一暂时性支撑基板或载具，以利半导体晶片的握持、传输与加工。于部分实施例中，晶片载具245为硅基板、玻璃基板、高分子基板、高分子基复合基板或厚胶带，且其通过粘着接合、胶带接合或树脂接合等方式而贴附于晶片210的前侧表面220上。晶片载具245优选地为坚硬的，基于坚硬载具有助于降低晶片变形且可防止于握持、传输与加工时的晶片破裂。
于半导体晶片210粘着于晶片载具245后，则可进行半导体晶片210的厚度削减程序，例如为一后侧研磨程序，以移除位于半导体晶片210后侧表面的一部。可通过一研磨器、一化学机械研磨或是其他适当移除程序以机械地研磨半导体晶片210的非芯片侧或后侧表面230借以降低其厚度。通过机械研磨，则可依照特定应用而薄化半导体晶片210至一既定厚度。然而，由于通过机械研磨以更降低半导体晶片210的厚度可能造成晶片的毁损。如此，为了更降低晶片210的厚度，优选地采用较少造成毁损的工艺方法，例如为湿蚀刻工艺、干式化学蚀刻、研磨或等离子体蚀刻。
如图2B所示，厚度削减工艺于半导体晶片210上施行至一预定厚度Z。本发明的目的之一允许了晶片厚度可削减至一缩减厚度而不会使得晶片于握持、传输与加工或晶片切割时产生毁损。其是由于本发明提供了可形成于晶片后侧的一支撑结构。而于下文中将进一步解说此支撑结构如何帮助了晶片抵抗翘曲、震动或其他类似应力而不会造成破裂迁移至晶片之内而导致晶片毁损的情形。半导体晶片210的预定厚度Z则可依据芯片用途而加以设定。于一实施例中，依照所应用工艺以及所施加忍耐度，半导体晶片210可薄化至约2～25微米的厚度。
用于提供至半导体晶片210支撑的此支撑结构包括形成于半导体晶片210的经削减的后侧表面232上的多个图案化金属构件。此些图案化金属构件分别大体覆盖一芯片区(die region)且大体露出此些切割道区(scribe lineregion)。此些图案化金属构件的形成首先形成一粘着层250于晶片210的经削减的后侧表面232之上。此粘着层250提供了晶片表面与后续形成的多个金属层间的粘着情形。依据本发明的一实施例，粘着层250包括钛(titanium)、氮化钛(titanium-nitride)、钨化钛(titanium tungsten)或钨化钽(tantalumtungsten)，且采用公知溅镀工艺而沉积形成于晶片之上，其也可采用其他适当工艺形成。于一实施例中，依照工艺与元件需求以及其他参数，粘着层250具有约介于500～4000埃的一厚度。于部分实施例中，粘着层250则具有约为1000～2000埃的一厚度。
于粘着层250的顶面更形成有包括铜的籽晶层251。于部分实施例中，籽晶层251通过如溅镀方式而形成于粘着层250的顶面。于部分实施例中，籽晶层251具有约为500～6000埃的厚度。请继续参照图2B，接着于籽晶层251的上沉积形成一阻剂层252。采用如光掩模、曝光与显影的公知光刻技术，以于籽晶层251之上形成图案化的阻剂层252。经部分移除经图案化的阻剂层252之后，经图案化的阻剂层252大体覆盖切割道区258但大体露出了芯片区240，以使得切割道区258对于后续的晶片切割程序中所使用的切割刀片处于非阻碍状态。
如图2C所示，经移除覆盖于芯片区240上的籽晶层251上方的阻剂层252部分后，接着采用一电镀程序以于此些经移除部分内填入一保护元件、一金属层或一金属构件260。金属构件260经由电镀形成并具有约为1～25微米的厚度，且可包括如Cu/Ni/Au、Cu/Ni/Pd、Cu/Ni/Ag或Cu/Ni/焊锡。接着通过适当移除程序以移除阻剂层252并定义出图案化金属构件260。图案化金属构件260形成于晶片210之上，以降低破裂并帮助吸收施加于晶片上的应力，且其经过设计以保护各芯片免于不小心的破裂情形的影响。金属构件260可具有任何形状。于部分实施例中，金属构件260可具有特定形状以于后续分割程序中提供最佳保护效果。部分的此些保护元件更增加了局部材料强度，以使得非预期的破裂不会朝向芯片区240前进。于一实施例中，金属构件260具有一多边形形状，例如正方形、长方形、圆形或椭圆形。于其他实施例中，金属构件260可包括位于晶片210内的场效应晶体管(FET)装置的漏极电极。依据一实施例，此漏极电极具有一正方形或长方形的外形。图2D显示了具有图案化金属构件260形成于其上的半导体晶片210的剖面图。再者，图3显示了具有图案化金属构件260形成于其上的半导体晶片210的俯视情形。
图4A为一俯视图，显示了依据一实施例的具有正方形支撑膜层472形成于其上且相连于图案化金属构件260的半导体晶片210。于图案化金属构件260之上形成有一个或多个支撑元件472，以提供对于半导体晶片210的额外支撑作用。各支撑元件472耦接于两个或两个以上的图案化金属构件260。至少于一实施例中，支撑元件472于形成阻剂层252时形成且定义形成于阻剂层内。于部分实施例中，支撑构件472系与图案化金属构件260具有相同材料且同时形成。支撑元件472可具有任何形状。于一实施例中，支撑元件472可具有一正方形、长方形、圆形或十字形的外形。于其他实施例中，各支撑元件472的特定形状并不重要。再者，于至少一实施例中，优选地可最小化于切割道区内的此支撑材料(例如铜)的数量以避免于后续切割时造成问题。对于本领域技术人员可以理解其他形状也为可能，只要其可对于图案化金属构件260提供必要的支撑。图4B为一俯视图，显示了依据其他实施例的具有十字形支撑元件474形成于其上且连结于图案化金属构件260的半导体晶片210。
请参照图5，接着固定上述半导体晶片210于位于一切割盘(cuttingchuck)590上的一芯片胶带(dicing tape)580。使用芯片胶带580以于切割工艺中握持位于切割盘590上的半导体晶片210。如图6所示，接着通过一切割刀片(未显示)并依照一般方式沿着切割道258切割半导体晶片210，以分隔半导体晶片210成为多个独立的芯片且接着通过一挑检机(pick up tool)610以及采用一次一个方式取出用于各别的芯片封装物的单一芯片。由于于切割半导体晶片210时可能于切割道258处产生应力，通过通过金属构件260及/或支撑结构472或474等支撑结构提供至芯片处的支撑效果，于切割道258处所制造出的应力便被降低。如此，来自于晶片内破裂迁移所导致的芯片意外破裂情形便显著地消除了。可以为本领域技术人员理解的是可考虑其他的切割工艺参数，以控制晶片破裂情形。此些参数可包括切割速度、安装速度与流体流速。举例来说，由于快速晶片切割速度可降低如破裂的集结、成长与迁移，故快速的切割速度可降低于晶片切割时的破裂情形。
上述本发明的实施例揭示了用于支撑与握持一超薄晶片的支撑结构的形成方法，其可降低于晶片握持、传输、加工与切割时的晶片毁损风险。再者，当包括一场效应晶体管装置的一超薄晶片内的块状硅层经过薄化之后，图案化金属构件260不仅作为用于晶片的一支撑结构，其也作为场效应晶体管装置的漏极电极。
虽然本发明已以优选实施例公开如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作更动与润饰，因此本发明的保护范围当视随附的权利要求所界定的保护范围为准。

Claims (15)

1.一种支撑与握持半导体晶片的支撑结构的形成方法，包括：
提供具有一前侧表面与一后侧表面的一半导体晶片，其中该前侧表面包括为多个切割道所分隔的一个或多个芯片；
自该后侧表面薄化该半导体晶片至一既定厚度；
形成多个图案化金属构件于经薄化的该后侧表面上以支撑该半导体晶片，其中所述多个图案化金属构件分别覆盖一芯片且未覆盖所述多个切割线；
形成一个或多个支撑元件于所述多个图案化金属构件之上，以支撑该半导体晶片，其中每一支撑元件耦接于两个或两个以上的所述图案化金属构件；以及
沿所述多个切割线切割该半导体晶片，以分隔所述一个或多个芯片。
2.如权利要求1所述的支撑与握持半导体晶片的支撑结构的形成方法，其中该半导体晶片包括形成于该半导体晶片的该前侧表面上的一垂直型场效应晶体管。
3.如权利要求1所述的支撑与握持半导体晶片的支撑结构的形成方法，其中形成所述多个图案化金属构件包括：
提供一晶片载具，以支撑该半导体晶片；
沉积一粘着层于该半导体晶片的经薄化的该后侧表面上；
沉积一籽晶层于该粘着层之上；
形成一图案化光致抗蚀剂层于该籽晶层之上，该图案化光致抗蚀剂层覆盖所述多个切割道但露出该芯片的区域；
电镀形成一金属层于该图案化光致抗蚀剂层之上；以及
移除该图案化光致抗蚀剂层。
4.如权利要求1所述的支撑与握持半导体晶片的支撑结构的形成方法，其中所述多个金属构件包括多个漏极电极。
5.如权利要求1所述的支撑与握持半导体晶片的支撑结构的形成方法，其中所述一个或多个支撑元件用以提供该晶片额外的支撑。
6.一种于包括多个场效应晶体管区域的晶片的后侧形成多个图案化金属构件的方法，包括：
提供具有一前侧表面与一后侧表面的一半导体晶片，其中该前侧表面包括为多个切割道所分隔的一个或多个场效应晶体管区；
自该后侧表面薄化该半导体晶片至一既定厚度；
于经薄化的该后侧表面上形成多个图案化金属构件以支撑该半导体晶片，其中所述多个经图案化金属构件分别覆盖所述多个场效应晶体管区之一并露出所述多个切割道；
形成一个或多个支撑元件于所述多个图案化金属构件之上，以支撑该半导体晶片，其中每一支撑元件耦接于两个或两个以上的所述图案化金属构件；以及
沿所述多个切割道切割该半导体晶片，以分隔该晶片成为分别包括一场效应晶体管区的单一芯片。
7.如权利要求6所述的于包括多个场效应晶体管区域的晶片的后侧形成多个图案化金属构件的方法，其中形成该多个图案化金属构件包括：
提供一晶片载具，以支撑该晶片；
沉积一粘着层于该晶片的经薄化的该后侧表面上；
沉积一籽晶层于该粘着层之上；
形成一图案化阻剂层于该籽晶层之上，该图案化阻剂层覆盖所述多个切割道但为露出该芯片区；
电镀形成一金属层于该图案化阻剂层之上；以及
移除该图案化阻剂层。
8.如权利要求7所述的于包括多个场效应晶体管区域的晶片的后侧形成多个图案化金属构件的方法，其中该金属层包括Cu/Ni/Au、Cu/Ni/Pd、Cu/Ni/Ag或Cu/Ni/焊锡，所述多个图案化金属构件之一具有包括正方形、方形或圆形的形状，以及具有1～25微米的厚度。
9.如权利要求6所述的于包括多个场效应晶体管区域的晶片的后侧形成多个图案化金属构件的方法，其中所述一个或多个支撑元件用以提供该半导体晶片额外的支撑。
10.一种具有前侧表面与薄化的后侧表面的晶片，包括：
一个或多个芯片，形成于该前侧表面之上，其中所述多个芯片为多个切割道所分隔；
多个保护元件，形成于薄化的该后侧表面之上，其中所述多个保护元件分别覆盖一芯片，以于当半导体晶片于沿着各别的切割线切割时保护所述多个芯片免于受到不期望破裂情形的影响；以及
一个或多个支撑元件，位于所述多个保护元件之上，其中每一支撑元件耦接于两个或两个以上的所述保护元件。
11.如权利要求10所述的具有前侧表面与薄化的后侧表面的晶片，还包括一粘着层与一籽晶层，形成于薄化的该后侧表面与所述多个保护元件之间。
12.如权利要求10所述的具有前侧表面与薄化的后侧表面的晶片，其中所述多个保护元件包括Cu/Ni/Au、Cu/Ni/Pd、Cu/Ni/Ag或Cu/Ni/焊锡，所述多个保护元件分别具有正方形、方形、或圆形的形状，以及具有1～25微米的厚度。
13.如权利要求10所述的具有前侧表面与薄化的后侧表面的晶片，其中所述多个保护元件包括漏极电极。
14.如权利要求10所述的具有前侧表面与薄化的后侧表面的晶片，其中所述多个保护元件包括导电元件。
15.如权利要求10所述的具有前侧表面与薄化的后侧表面的晶片，其中所述一个或多个支撑元件用以提供该晶片额外的支撑。
CN201010537781.XA 2009-12-31 2010-11-04 支撑与握持半导体晶片的支撑结构的形成方法 Active CN102117770B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/651,322 2009-12-31
US12/651,322 US8633086B2 (en) 2009-12-31 2009-12-31 Power devices having reduced on-resistance and methods of their manufacture

Publications (2)

Publication Number Publication Date
CN102117770A CN102117770A (zh) 2011-07-06
CN102117770B true CN102117770B (zh) 2014-05-07

Family

ID=44186426

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010537781.XA Active CN102117770B (zh) 2009-12-31 2010-11-04 支撑与握持半导体晶片的支撑结构的形成方法

Country Status (2)

Country Link
US (1) US8633086B2 (zh)
CN (1) CN102117770B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105206506B (zh) * 2014-06-30 2018-06-29 中芯国际集成电路制造(上海)有限公司 晶圆的处理方法
US9312382B2 (en) 2014-07-22 2016-04-12 Empire Technology Development Llc High voltage transistor device with reduced characteristic on resistance
US9748184B2 (en) 2015-10-15 2017-08-29 Micron Technology, Inc. Wafer level package with TSV-less interposer
DE102016109165B4 (de) * 2016-05-18 2023-10-12 Infineon Technologies Ag Ein halbleiterbauelement und verfahren zum bilden einer mehrzahl von halbleiterbauelementen
US10497690B2 (en) * 2017-09-28 2019-12-03 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package, method for forming semiconductor package, and method for forming semiconductor assembly
US10700018B2 (en) * 2018-11-06 2020-06-30 Semiconductor Components Industries, Llc Reinforced semiconductor die and related methods
CN111058005A (zh) * 2019-08-09 2020-04-24 河源市众拓光电科技有限公司 一种氮化物和金属薄膜沉积与修整设备及其应用

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE516254C2 (sv) * 2000-04-26 2001-12-10 Ericsson Telefon Ab L M Förfarande för att bilda ett ledande lager på en halvledaranordning
US7148125B2 (en) * 2001-12-12 2006-12-12 Denso Corporation Method for manufacturing semiconductor power device
JP3829860B2 (ja) * 2004-01-30 2006-10-04 株式会社デンソー 半導体チップの製造方法
JP4773307B2 (ja) * 2006-09-15 2011-09-14 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
US7674689B2 (en) * 2007-09-20 2010-03-09 Infineon Technologies Ag Method of making an integrated circuit including singulating a semiconductor wafer

Also Published As

Publication number Publication date
US8633086B2 (en) 2014-01-21
US20110156217A1 (en) 2011-06-30
CN102117770A (zh) 2011-07-06

Similar Documents

Publication Publication Date Title
CN102117770B (zh) 支撑与握持半导体晶片的支撑结构的形成方法
US7482251B1 (en) Etch before grind for semiconductor die singulation
KR102251260B1 (ko) 웨이퍼 가공 방법
CN105514038B (zh) 切割半导体晶片的方法
US7169691B2 (en) Method of fabricating wafer-level packaging with sidewall passivation and related apparatus
US11848237B2 (en) Composite wafer, semiconductor device and electronic component
US6908565B2 (en) Etch thinning techniques for wafer-to-wafer vertical stacks
US20100323469A1 (en) Methods for separating individual semiconductor devices from a carrier
US20070087524A1 (en) Wafer singulation process
US10510626B2 (en) Method for use in manufacturing a semiconductor device die
US7655539B2 (en) Dice by grind for back surface metallized dies
US10262959B2 (en) Semiconductor devices and methods of forming thereof
TWI525716B (zh) 裝置基板加工方法
US20170194266A1 (en) Semiconductor package and method for fabricating the same
CN105336718A (zh) 源极向下半导体器件及其制造方法
CN107895722B (zh) 用于制造电子装置的方法和电子装置
US20140217577A1 (en) Semiconductor Device and Method for Manufacturing a Semiconductor Device
CN113649709A (zh) 晶圆切割方法
US7772038B2 (en) CMOS process for fabrication of ultra small or non standard size or shape semiconductor die
CN113436971A (zh) 使用对准结构和多步骤切单进行电子管芯切单的结构和方法
US9478489B2 (en) Semiconductor dies with reduced area consumption
CN111490011A (zh) 对准半导体晶圆以进行分割的方法
CN111430304A (zh) 等离子体管芯切割系统以及相关方法
JP2006173153A (ja) 半導体装置の製造方法
US20220172992A1 (en) Semiconductor die and manufacturing method of semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant