TWI525716B - 裝置基板加工方法 - Google Patents

裝置基板加工方法 Download PDF

Info

Publication number
TWI525716B
TWI525716B TW102125314A TW102125314A TWI525716B TW I525716 B TWI525716 B TW I525716B TW 102125314 A TW102125314 A TW 102125314A TW 102125314 A TW102125314 A TW 102125314A TW I525716 B TWI525716 B TW I525716B
Authority
TW
Taiwan
Prior art keywords
device substrate
photopolymer
substrate
carrier substrate
openings
Prior art date
Application number
TW102125314A
Other languages
English (en)
Other versions
TW201413831A (zh
Inventor
培茲曼 蒙納吉米
Original Assignee
英凡薩斯公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英凡薩斯公司 filed Critical 英凡薩斯公司
Publication of TW201413831A publication Critical patent/TW201413831A/zh
Application granted granted Critical
Publication of TWI525716B publication Critical patent/TWI525716B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

裝置基板加工方法
本案係一種加工方法，尤指有關裝置基板(如半導體晶圓，包括將裝置基板黏合到載具基板上，以及於移除裝置基板上的材料之後將裝置基板從載具基板上剝離)的加工方法。
基板的加工可能需要將基板暫時貼合到一個載具基板上。舉例來說，這樣的暫時貼合可能是在加工過程時需要用來支撐基板，以方便採用機械手段(例如研磨)來從基板上移除材料。
不巧，傳統的黏合與剝離方法有許多限制。例如，某些傳統方法可能需要使用只有少數供應源的專用黏合材料及剝離工具。在某些情況下，進行剝離時可能必須施加的某些條件(例如，加熱或加壓)並不容易與施於基板上的其他加工整合，而可能造成裝置基板開裂或承受應力。在某些情況下，也可能需要專用的載具基板。
不巧，這些傳統方法由於需要專用的黏合材料、載具基板、及/或昂貴的剝離設備而可能增加基板加工的成本，同時也可能因為這些專用材料及/或設備而導致生產效率下降。
因此，本案將提出改良的裝置基板加工方法。
本案揭露一種裝置基板加工方法。在一個實施例中，裝置基板的加工方法可能包括使用一種聚合材料來將裝置基板的第一表面黏合到一個載具上。裝置基板可以設有複數個第一開孔，以從第一表面向其對側之裝置基板的第二表面處延伸。之後，可以從裝置基板的第二表面移除材料，其中至少有某些第一開孔至少於執行材料移除之前或之後與第二表面連通。之後，塗佈於裝置基板與載具基板上間之至少有一部分聚合材料，可以透過裝置基板之至少一些第一開孔，暴露到一物質中。
在一個實施例中，在執行將裝置基板的第一表面黏合到載具基板上時，可將聚合材料塗佈於第一表面頂面並從第一表面延伸進到至少一部份的第一開孔中。
在一個實施例中，裝置基板可能有複數個微電子元件，其中每一個微電子元件可以有複數個主動電路元件在其上。
在一個實施例中，裝置基板可以是一個半導體晶圓，而微電子元件可以是構成整個晶圓的半導體晶粒，且每個半導體晶粒的各個邊緣以晶圓的切割線分界，而其中的各個微電子元件可沿著切割線配置，藉以分割每個微電子元件。
在一個實施例中，至少有某些第一開孔中的至少一部分開孔可能設置於切割線範圍內。
在一個實施例中，複數個第一開孔中的每個開孔可能全部設置於切割線範圍內。
在一個實施例中，至少有某些第一開孔可能擴延到切割線以 外的半導體晶粒區域。
在一個實施例中，至少有某些第一開孔可能完全設置於切割線以外。
在一個實施例中，在執行將裝置基板的第一表面黏合到載具基板上時，裝置基板可以有複數個導電柱，複數個導電柱係延伸到複數個第二開孔內，而第二開孔則以裝置基板厚度方向延伸。
在一個實施例中，可以移除裝置基板第二表面上的材料以便使至少某些導電柱外露於裝置基板的第二表面外。
在一個實施例中，移除裝置基板第二表面上的材料可能包括透過至少施加於第二表面上的一個研磨、磨光、或拋光製程來減少裝置基板的厚度。
在一個實施例中，可以執行裝置基板的厚度縮減使每一個第一及第二開孔落在距第二表面的預設距離內；然後可以從第二表面執行裝置基板蝕刻使至少有某些第一開孔與裝置基板的第二表面連通。
在一個實施例中，在移除裝置基板第二表面的材料之後，以及在將至少一部分塗佈於第一表面與載具基板之間的聚合材料通過至少某些第一開孔暴露於某種物質之前，方法可能包括在第二表面之上沉積一個介電鈍化層；並在介電鈍化層之上沉積一個金屬層並與導電柱構成電性連通，其中的金屬層至少包含一個黏著層或一個阻障層或一個晶種層。
在一個實施例中，金屬層可以是不具導性的。
在一個實施例中，在將塗佈於第一表面與載具基板之間的至少一部分聚合材料通過至少某些第一開孔暴露於某種物質之前，方法可能 包括在金屬層之上沉積及圖樣化一光阻層，使光阻層留有與導電柱對齊的開孔；在光阻層的開孔中形成複數個導電元件；並移除圖樣化的光阻層及一部分超出導電元件範圍以外的金屬層。
在一個實施例中，至少有某些導電元件可以通過導電柱與至少某些主動電路元件構成電氣連結。
在一個實施例中，所使用的聚合材料可能包括光敏聚合物。該光敏聚合物可能包括一種或多種聚醯亞胺、苯並環丁烯(BCB)、環氧樹脂基聚合物、或者聚降冰片烯基聚合物。
在一個實施例中，該光敏聚合物可能是一種負型光敏聚合物。載具基板可以在從裝置基板的第二表面上移除材料時，保護光敏聚合物避免暴露於紫外光中。載具基板可能包括一種或多種矽(Si)、一種陶瓷材料、或是一種III-V族材料。
在一個實施例中，光敏聚合物可能是一種正型光敏聚合物。載具基板可以至少局部通透紫外光。載具基板可能包含一種或多種二氧化矽、藍寶石、或氧化鋁(Al2O3)。可能在使用一種聚合材料將裝置基板的第一表面黏合到載具基板上之前或之後，在載具基板之頂層表面上沉積一個紫外光遮擋層；載具基板在光敏聚合物對面；光敏聚合物則面向載具基板的表面。該紫外光遮擋層可以在移除裝置基板第二表面上的材料之後移除。之後，可以將光敏聚合物暴露於紫外光中。然後可以透過至少某些第一開孔讓光敏聚合物暴露於某種物質中。
在一個實施例中，將裝置基板第一表面黏合到載具基板上可能包括在裝置基板第一表面與載具基板之間使用至少某些聚合材料來組合 兩者。之後，可能將載具基板與裝置基板暴露在一個溫度升高到攝氏約200度的環境中。
在一個實施例中，將裝置基板第一表面黏合到載具基板上可能包括在裝置基板第一表面與載具基板之間使用至少某些聚合材料來組合兩者。之後，可能將該聚合材料暴露於紫外光中。
在一個實施例中，在將載具基板黏合到裝置基板之後，介於第一表面與載具基板聚合材料對面之間的該聚合材料的厚度範圍可能從約20微米到約100微米。
在一個實施例中，在將載具基板黏合到裝置基板上之後，該聚合材料可能有一個從約1GPa到約10GPa的模數範圍。
在一個實施例中，所使用的聚合材料可以是一種光敏聚合物，而所稱的某種物質可以是一種顯影劑。該光敏聚合物可能具有一個黏合後有效期足以使用顯影劑進行處理。至少一部分的光敏聚合物可能在黏合後有效期屆滿而足以使裝置基板從載具基板上剝離之前通過至少某些第一開孔暴露於顯影劑中。至少一部分的光敏聚合物可能在黏合後及有效期屆滿之後，暴露於一種蝕刻液中，以便從載具基板上剝離裝置基板。蝕刻液可能具有一個相對於載具基板和裝置基板的選擇性，範圍從約2到約1000。
在一個實施例中，在移除裝置基板第二表面上的材料之後，裝置基板可能具有一個範圍從約5微米到約300微米之間的厚度。
在一個實施例中，裝置基板的加工方法可能包括使用一種介電材料將裝置基板的第一表面黏合到一個載具上。之後，可以從裝置基板 的第二表面移除材料，其中至少有某些第一開孔，於至少執行材料移除之前或之後，與第二表面連通。之後，至少有一部分塗佈於第一表面與載具基板之間的介電材料，可以通過至少一部分的第一開孔，暴露於用來將裝置基板從載具基板上剝離的物質中。
在一個實施例中，裝置基板可能設有複數個第一開孔，從第一表面朝向裝置基板上位於第一表面相對側的第二表面處延伸。裝置基板可能包括有複數個導電柱延伸到複數個朝裝置基板厚度方向延伸的第二開孔中。裝置基板可能包括有複數個微電子元件，每一個微電子元件有複數個主動電路元件在其上，其中的各個微電子元件是構成整個晶圓的一部分，且晶圓上的切割線可用來切割晶圓上每個晶粒。
在一個實施例中，所使用的介電材料可能包括一種無機材料。
在一個實施例中，在將裝置基板第一表面黏合到載具基板上之前，第一表面與相對於裝置基板第一表面的載具基板表面可能包括有介電材料。
在一個實施例中，在執行裝置基板第一表面與載具基板的黏合時，介電材料下方的第一表面上可能存在有一種或多種氮化物、氮氧化物、聚醯亞胺、多晶矽、銅、鎢、或金。
在一個實施例中，介電材料可能是一種聚合材料。該聚合材料可以是一種光敏聚合物。如果該光敏聚合物的黏合後有效期小於約24小時，至少一部分的光敏聚合物可能通過至少某些第一開孔暴露於用來從載具基板上剝離裝置基板的物質中，其中所稱的物質可以是一種顯影劑。 如果該光敏聚合物的黏合後有效期大於約24小時，至少一部分的光敏聚合物可能通過至少某些第一開孔暴露於用來從載具基板上剝離裝置基板的物質中，其中所稱的物質可以是一種蝕刻液。
在一個實施例中，光敏聚合物可能是一種正型光敏聚合物。載具基板可以至少局部通透紫外光。一紫外光遮擋層之沉積可位於載具基板表面之頂部，其中載具基板係位於光敏聚合物對面，而光敏聚合物則面對載具基板之表面，此沉積可於裝置基板第一表面黏合到載具基板上之前或之後進行。之後，該紫外光遮擋層可以在移除裝置基板第二表面上的材料之後移除。之後，可以將光敏聚合物暴露於紫外光中。然後，至少一部分的光敏聚合物可能通過至少某些第一開孔暴露於某種物質中，以便從載具基板上剝離裝置基板。
在一個實施例中，該光敏聚合物可能是一種負型光敏聚合物，而載具基板可能不通透紫外光。
100‧‧‧裝置基板加工處理的一個流程圖
200‧‧‧裝置基板
202‧‧‧微電子元件
203‧‧‧主動電路元件
204‧‧‧晶圓切割線
205‧‧‧介電層
206‧‧‧第一表面
207‧‧‧半導體區
208‧‧‧第二表面
209‧‧‧剖面線
210‧‧‧第一開孔
211‧‧‧第一開孔
212‧‧‧第二開孔
213‧‧‧第一開孔
214‧‧‧導電柱
215‧‧‧半導體區表面
217‧‧‧第二開孔
300‧‧‧聚合材料
302‧‧‧載具基板
304‧‧‧紫外光遮擋層
502‧‧‧介電鈍化層
504‧‧‧金屬層
506‧‧‧光阻層
508‧‧‧接點
600‧‧‧設備
602‧‧‧容器
604‧‧‧夾具
606‧‧‧夾具
608‧‧‧末端
610‧‧‧切割膠帶
圖1顯示以本案的某些實施例為根據的裝置基板加工處理的一個流程圖。
圖2A顯示以本案的某些實施例為根據的一個裝置基板的上下方向視圖。
圖2A-1顯示以本案的某些實施例為根據的一個裝置基板的側面圖解視圖。
圖2B顯示以本案的某些實施例為根據的一個裝置基板的 一部分。
圖3A-3E顯示依據圖1的流程圖的各個加工處理階段。
圖4顯示以本案的某些實施例為根據的裝置基板加工處理的一個流程圖。
圖5A-5F顯示依據圖4的流程圖的一個裝置基板的各個加工處理階段。
圖6A-D顯示以本案的某些實施例為根據的從載具基板上剝離裝置基板的各個階段。
本案揭露一種裝置基板加工方法。在某些情況下，本案的方法可能採用傳統或廣泛應用的產品，例如各種可能具備或不具備感光性的聚合物。在許多情況下，本案所揭露的創新方法也可能採用各種傳統設備(如沉積室、光阻顯影室、蝕刻室、或類似設備)以黏合裝置基板與載具基板，或從載具基板上剝離裝置基板。本案進一步探討本案的創新方法的其他特性或優點。
圖1顯示以本案的某些實施例為根據的裝置基板加工處理的一個流程圖100。圖2A中表現一個常用的裝置基板200的上視圖，圖2A-1中則表現通過209-209線段的剖面視圖。例如，裝置基板200可能是一個直徑200mm、300mm、或其他數值的半導體晶圓。雖然所顯示的裝置基板是圓形，但也可以是任何合適的形狀。裝置基板200可能包括一種或多種半導體材料，例如矽(Si)、二氧化矽(SiO2)、III-V族材料〔如砷 化鎵(GaAs)及氮化鎵(GaN)〕、IV族材料〔如碳化矽(SiC)或矽鍺(SiGe)〕，並且可以是非結晶型、單晶型、或多晶型、或其他結構。
裝置基板200可能包括複數個微電子元件202，每一個個微電子元件可以是一個或包含一個半導體晶粒，例如，由這些微電子元件202構成整個晶圓。每一個微電子元件202可能有一個或多個主動電路元件203在其上。如圖2A-1的剖面視圖中所示，每一個主動電路元件203通常至少有一部分延伸到裝置基板200介於第一表面206與對側的第二表面208之間的一個半導體區中。在某些實施例中，一個主動電路元件203可能是在微電子元件202上的一個或多個電晶體、二極體、或其他合適的主動電路元件。
裝置基板200可能包括複數個從裝置基板200的第一表面206朝向第二表面208延伸的第一開孔210。每個第一開孔210可能有任何合適的斷面形狀，例如圓形、圖2B中所顯示的矩形、或者其他合適的斷面形狀。
裝置基板200可能包括複數個從裝置基板200的第一表面206朝向第二表面208延伸的第二開孔212。或者，在一個範例中，其中的裝置基板包括有一個構成第一表面206且塗佈在半導體區207上方的介電層205，第二開孔217可能從第一表面206下方的半導體區207表面215朝向第二表面208的方向延伸。裝置基板200可能包括複數個延伸到複數個第二開孔212、217中的導電柱214。雖然圖2A-1中顯示的導電柱是實心斷面，但其中的一個或多個導電柱214可以是中空的結構，如一個塗層或多孔性材質或由導電與非導電複合成分所構成，且形 狀可與第二開孔212的形狀配合。每一個導電柱214可能由導電銀膠、半導體材料(如塗佈的多晶矽或其他材料)、或具備導電性的材料(如金屬或金屬導電化合物)所構成。例如，每一個導電柱214可能是一個局部成形的直通矽晶穿孔(TSV)或玻璃導通穿孔(TGV)。在一個範例中，可能在一組完整的微電子元件中採用一個TSV來形成多個垂直方向互連的微電子元件的一個堆疊式三維裝置結構。在某些實施例中，如圖2A-1中所示，每一個第一開孔210可能從第一表面206伸入到基板200中比每個第二開孔212更深的深度。不過，在某些實施例中，第二開孔212的深度可能大於第一開孔210或者第一開孔210及第二開孔212可能具有相同的深度。
圖2B顯示以本案的某些實施例為根據的裝置基板200的個一部分。裝置基板200可以是一個半導體晶圓，而微電子元件202可以是構成晶圓的半導體晶粒，且每個半導體晶粒的各個邊緣以晶圓切割線204分界，如圖2B中所示。各個相鄰的微電子元件202之間的切割線204可能只有有限的寬度。例如，晶圓之各個微電子元件202切割時，可沿著切割線204推進來進行。例如，每一條切割線204的寬度可能與切割工具(例如用來沿著切割線切割晶圓來分割各個微電子元件202的晶粒切割機具)成比例。在另一個範例中，可能採用「刻劃裂片」技術來沿著切割線推進裝置基板，來分割成個別微電子元件。在這樣的例子中，切割線的寬度可能與在刻劃製程中晶圓表面上的一個特徵(將用來決定順著這個特徵來推進晶圓以分割成個別微電子元件的切割線)的寬度成比例。
如圖2B中所示，在某些實施例中，至少某些第一開孔210 至少有一部分可能設置在切割線204範圍內。例如，複數個第一開孔210可能完全設置在切割線204範圍內。在某些情況下，也可能有某些或所有第一開孔210局部設置在切割線204範圍內同時並延伸到切割線204以外的微電子元件202區域內(如第一開孔211所示)。或者，可能有一個或多個第一開孔210完全設置在切割線204的範圍以外(如第一開孔213所示)，或可能結合上述一個或多個範例。
再回到圖1的步驟102，裝置基板200的第一表面206可能使用一種聚合材料300黏合到一個載具基板302上。流程圖100可以配合如圖3A-F中所示的裝置基板200加工的各個階段來說明。例如，如圖3A中所示，聚合材料300可能組裝到裝置基板200的第一表面206上。例如，聚合材料可能採用一種或多種旋轉塗佈、噴霧塗佈、或類似方法以液態或使用空氣或氣體為媒介塗佈或噴塗，或可能塗佈成一層未硬化或部分硬化的材料薄膜。在某些實施例中，在聚合材料300組裝到第一表面206上時，聚合材料300可能至少部分填入複數個第一開孔210中。
常用的的聚合材料可能包括一種或多種聚醯亞胺、苯並環丁烯(BCB)、環氧樹脂基聚合物(如MicroChem Corp.所生產的SU-8系列抗蝕劑)、聚降冰片烯基聚合物(如Promerous LLC所供應的AVATREL®)、或類似材料。聚合材料中可能包含額外材料，如填充材料、黏合材料、或類似材料。
載具基板302可能以任何合適的材料(可能是不透明或至少局部通透紫外光的材料)製成，如矽(Si)、陶瓷材料、III-V族材料、二 氧化矽(SiO2)、陶瓷材料、藍寶石、或氧化鋁(Al2O3)等。
載具基板302可能透過一種或多種製程黏合到裝置基板200上。例如，在某些實施例中，裝置基板的第一表面206與載具基板302之間可能使用至少某些聚合材料300進行組裝。之後，可能將載具基板302與裝置基板200暴露在一個溫度加熱到攝氏約200度的環境中。在某些實施例中，溫度範圍可能從約攝氏80度到約攝氏200度。或者，可能將聚合材料300暴露於紫外光中以便將載具基板302黏合到裝置基板200上，或者結合上述的範例。
黏合後，聚合材料300的厚度範圍可能從約20微米到約100微米。在某些實施例中，聚合材料300在黏合後可能具有從約1GPa到約10GPa的模數範圍。
在步驟104中，可能如圖3C中所示從裝置基板200的第二表面208上移除材料。步驟104可能包括減少裝置基板200的厚度。減少裝置基板200厚度的方法以及進一步的加工步驟可能如圖4中的流程圖400所述，並在伴隨進行如圖5A-F所示的各個加工處理階段(後面將進一步說明)。在一個範例中，減少裝置基板200的厚度之後，可能形成外露於裝置基板200的第二表面208上的導電接點508。通常，至少有某些接點508會透過導電柱214以及靠近裝置基板200第一表面的其他配線(圖中未顯示)、或者導電墊(圖中未顯示)或外露於裝置基板200第一表面206上的其他接點與一個或多個主動電路元件203構成電氣連通。
在步驟106中，以及如圖3D-E所示，在裝置基板的第一 表面206進行加工之後(例如採用流程圖400所述的方法或後面將進一步探討的另一種合適的加工處理方法)，可能至少將一部分聚合材料300通過至少某些第一開孔210暴露於某種物質中以便將裝置基板200從載具基板302上剝離。
例如，從載具基板302上剝離裝置基板200可能以各種方式來執行。例如，在某些實施例中，可能使用一種蝕刻液通過第一開孔210來侵蝕聚合材料300據以從載具基板302上鬆解裝置基板200。例如，合適的蝕刻液可能包括Transene Inc.所供應的Kapton®聚醯亞胺蝕刻液、Dynaloy,LLC.所供應的Dynasolve 165、Dow Chemical Co.所供應的T1100、或類似產品。
在某些實施例中，聚合材料300可能包括一種光敏聚合物。在這樣的例子中，可能通過第一開孔210導入一種顯影劑來溶解光敏聚合物並據以從載具基板302上鬆解裝置基板200。
例如，該光敏聚合物可能是一種負型光敏聚合物。在這樣的例子中，載具基板302可能採用不透明材料以限制或防止負型光敏聚合物暴露於紫外光中。在採用流程圖400所述的方法或另一種合適的方法完成加工處理後，可能將負型光敏聚合物暴露於顯影劑中以便溶解聚合材料。
在另一個範例中，光敏聚合物可以是一種正型光敏聚合物。在這樣的例子中，載具基板可能至少部分通透紫外光並在其上設置一層紫外光遮擋層304，如圖3B中所示。紫外光遮擋層304可能在步驟104中將載具基板黏合到裝置基板上之前或之後組裝到相對於載具基板302的聚合材料表面上的一個載具基板302的表面上。在採用流程圖400所述 的方法或另一種合適的方法完成加工處理之後，可能移除紫外光遮擋層304以便使該正型光敏聚合物暴露於紫外光中。在進行紫外光曝光之後，該正型光敏聚合物可以利用一種顯影劑來溶解。
在某些實施例中，光敏聚合物可能具有一個黏合後有效期足以使用顯影劑來處理該聚合物。因此，如果尚未超過這個黏合後有效期(Post-bonding lifetime)，則光敏聚合物可以使用顯影劑來移除。但若已超過這個黏合後有效期，則光敏聚合物可以使用一種蝕刻液來移除。在某些實施例中，如果黏合後有效期超過約24小時，可以選擇一種蝕刻液來代替顯影劑。蝕刻液可能具有一個相對於載具基板302和裝置基板200板的選擇性，範圍從約2到約1000。
在某些實施例中，可能使用一種介電材料來將裝置基板200黏合到載具基板302上。例如，這個介電材料可能包括一種無機材料，如氧化矽、旋塗式玻璃(SOG)、或類似材料。
在步驟102中將裝置基板200黏合到載具基板302上之前，第一表面206和載具基板302相對於第一表面206的一個表面上可能包括有介電材料。在某些情況下，載具基板302可能由介電材料構成，而裝置基板200的第一表面206可能包括有介電材料。在某些情況下，介電材料可能在步驟102中進行黏合之前沉積到載具基板302的表面上和裝置基板200上。例如，可能採用旋轉塗佈或其他合適的沉積技術來沉積介電材料。
在步驟102中沉積介電材料之前及/或之後以及進行黏合之前，可能針對載具基板302和裝置基板200的表面進行清潔及/或整 平。在某些情況下，這些表面可能使用一種或多種氨水(NH4OH)、雙氧水(H2O2)、及硫酸(H2SO4)來進行清潔。在某些情況下，清潔液可能包括NH4OH及H2O2。在某些情況下，清潔液可能包括H2SO4及H2O2。在某些情況下，這些表面可能透過拋光、研磨、磨光、或類似手段進行整平。在某些情況下，清潔及/或整平程序可能活化表面使介電材料易於黏合。
使用介電材料來將裝置基板200黏合到載具基板302上，可能透過在黏合過程中控制介電材料沉積時的環境溫度使溫度最高到約攝氏500度來執行。在某些情況下，環境溫度的範圍可能從大約室溫到約攝氏500度。在某些情況下，當載具基板302與裝置基板200的相對表面之間使用介電材料來進行黏合時，在介電材料達到黏合溫度的情況下，可能會分別對載具基板302和裝置基板200施加一個反向力。在某些情況下，在構成黏合之後，可能針對黏合執行選擇性退火以便去除黏合中的空洞及/或其他缺陷。例如，可能透過退火來改善黏合的機械特性以便進行後續的裝置基板200加工處理。
在某些情況下，在裝置基板透過介電材料與載具基板黏合時，第一表面206上可能有一種或多種氮化物、氮氧化物、聚醯亞胺、多晶矽、銅、鎢、或金存在於，例如介電材料下方的第一表面上。上述一種或多種材料可能用來做為蝕刻中止層，以便在步驟106中的加工處理之後保護裝置基板200的構件如中介層介電材料(例如低介電常數材料及類似材料)避免暴露於可能用來從載具基板302上剝離裝置基板200的物質中。在某些情況下，所稱的物質可能是一種蝕刻液，例如水相或氣相氫氟 酸(HF)、氧化物緩衝蝕刻液(BOE)、或類似物質。
圖4顯示以本案的某些實施例為根據的裝置基板200加工處理的一個流程圖400。本案中依據圖5A-F中所顯示的裝置基板200各個加工處理階段來說明流程圖400。
在步驟402中，可能從第二表面208來減少裝置基板200的厚度。例如，在從第二表面208移除材料之後，至少有某些第一開孔210可能與第二表面208連通。或者，至少有某些第一開孔210可能在步驟104之前(亦即甚至在從裝置基板200上移除材料之前)即與第二表面208連通，或者結合上述的範例。
同樣的，步驟402中的移除程序可能造成至少某些導電柱214與裝置基板200的第二表面208連通。
透過進行一種或多種拋光、研磨、磨光、或蝕刻製程可減少裝置基板200的厚度。例如，在某些實施例中，用拋光、研磨、或磨光可減少厚度。例如，若裝置基板含有鎢(W)或矽(Si)，如多晶矽或類似材料時，則可採用拋光、研磨、或磨光。
或者，採用拋光、磨光、或研磨以及蝕刻製程的組合亦可。例如，在某些實施例中，可能從第二表面208減少厚度直到每一個第一及第二開孔都落在距第二表面208預設的距離之內。之後，可能從第二表面208對裝置基板200進行蝕刻，使得至少某些第一開孔210及第二開孔212與第二表面208連通。採用諸如拋光、研磨、或磨光等機械加工製程可減薄基板。在某些情況下，進行蝕刻製程可使導電柱214在機械加工製程之後顯露出來，尤其是導電柱214由銅(Cu)所構成時。例如，如圖5B 所示，當採用蝕刻製程時，用於第二表面208的蝕刻液，比起用於通過第一開孔210朝向第二表面208延伸的導電柱214或聚合材料300，有更大的選擇性。因此，如圖5B中所示，導電柱214及聚合材料300可能在蝕刻之後凸出於第二表面208之外。
在步驟404中，第二表面208之上(包括如圖5C中所示可能從第一開孔210及第二開孔212延伸超過第二表面208的導電柱214及/或聚合材料300之上)沉積一個介電鈍化層502。例如，如果這個聚合材料300如前面所述對紫外光敏感時，介電鈍化層502可能在後續的加工處理步驟中用來防止聚合材料300暴露於紫外光中等等。
介電鈍化層502可以是一個個有機或無機層，並可能採用任何合適的沉積方法進行沉積，例如化學氣相沉積(CVD)、物理氣相沉積(PVD)、旋轉塗佈、噴霧塗佈、或類似工法。常用的介電鈍化層502的材料可能包括一種或多種聚醯亞胺、氧化物、氮化物、或類似物質。在某些實施例中，可能採用拋光、研磨、或蝕刻、或其他技術來選擇性移除導電柱214上的鈍化層。
在步驟406中，可能如圖5D中所示，在介電鈍化層之上沉積一個金屬層504並與導電柱214構成電性連通。例如，該金屬層504可能包括至少一個黏著層或阻障層或晶種層。常用的金屬黏著層材料可能包括鈦(Ti)、鉻(Cr)、或類似材料。常用的阻障層材料可能包括一種或多種氮化鉭(TaN)、氮化鈦(TiN)、鎢鈦(TiW)、氮化矽(SiN)、鎳(Ni)、或類似材料。常用的金屬晶種層材料可能包括一種或多種銅(Cu)、金(Au)、或類似材料。在某些實施例中，金屬層可能是不透明的，例如在加工處理 中用來限制聚合材料300(不論是通過第一開孔210延伸及/或通過第一開孔外露)暴露於紫外光中。
在步驟408中，如圖5E中所示在金屬層504之上可沉積及圖樣化光阻層506。圖樣化的光阻層506可能使光阻層具有與導電柱214重合的開孔。
在步驟410中，在圖樣化的光阻層506的每個開孔中分別形成一個導電元件508。每一個導電元件508可能透過導電柱214與微電子元件202的主動電路元件203構成電氣連通，及/或一個或多個導電元件508可能透過導電柱214用來與可能堆疊在微電子元件202上方的相鄰微電子元件構成電力連通。
在步驟412中，如圖5F中所示，透過一個剝除製程來移除光阻層506及金屬層504超出導電元件508的部分。在某些實施例中，至少有一部分介電鈍化層502殘留在第一開孔210相對端上方以便限制或防止聚合材料300外露。
圖6A,6B顯示以本案的某些實施例為根據的從載具基板302上分離裝置基板200的合適設備及各個階段。例如，如圖6A中的上下方向及側面方向簡圖中所示，一個設備600可能包括有一個容器602用來容納所稱的物質，如蝕刻液或顯影劑。容器602可能進一步包括額外的裝置或開孔用來讓所稱物質在容器602中循環。
如圖所示，載具基板302的直徑可能超過裝置基板200的直徑。因此，可能採用第一組夾具604來從周圍邊緣固定載具基板302。例如，如圖中所示有三個夾具604以彼此相隔120度的方式設置於載具 基板302的周緣。不過，這裡所述的夾具604的數量及/或設置位置僅提供參考範例，也可以採用任何合適的夾具604數量及/或設置位置。
如圖6A-B中所示載具基板302也設置有另一組對向夾具606。對向夾具606的末端608設置於裝置基板200的下方，在裝置基板200，如圖6B，從載具基板302上剝離時用來接受裝置基板200。一旦裝置基板在剝離後被夾具606接受之後，設備即可從容器602中移出。
處理過後的裝置基板200厚度範圍可能從約5微米到約300微米。因此，在有這樣的厚度範圍的裝置基板方面，裝置基板可能會在從周圍邊緣支撐(例如由夾具606支撐)時因為重力而出現某些撓曲。如果過度撓曲，可能會造成裝置基板破碎。而其他特徵的存在(例如前面所探討的第一開孔210)，也可能增加因為重力而造成撓曲的風險。
發明人已利用有限元素法研究過因重力所造成的撓曲。例如，利用古典薄板理論Kirchoff-Love撓曲方程式來計算以夾具從邊緣固定的圓柱板形基板，假設楊氏模數(Young’s Modulus)為180GPA而帕松比(Poisson ratio)為0.17，得出100微米厚、直徑200mm的矽晶圓其最大撓曲約為204微米。同樣的，重覆進行模擬時(除了進一步假設將基板分割為20mm x 20mm的微電子元件之外，且其中100微米寬、10mm長的第一開孔延伸超出切割線的寬度，如圖2B中所示的第一開孔211)，因為重力所造成的最大撓曲增大到約229微米。因此，在這兩項模擬中(亦即有或沒有第一開孔)，其最大撓曲度均低於約1%應變，使加工處理過後的100微米厚且有前述第一開孔的晶圓撓曲程度仍可落在公認的1%應 變允許範圍內(將減薄的晶圓視同裸晶圓並從邊緣支撐固定)。
再回到圖6，獨立於夾具604(仍繼續支撐載具基板302)之外作用的夾具606可能將剝離的裝置基板200放到切割膠帶610上或另一個合適的表面上，如圖6C中所示。在黏貼到切割膠帶610上之後，即可將裝置基板200取出移到切割工具上來分割各個微電子元件202，或者進行進一步的加工處理。
雖然本案在本案中引用特定的實施例來進行說明，但必須理解的是這些實施例主要只用來舉例說明本案的原理和應用。因此，應理解各個實施例可以進行各種修改來進行說明，同時也可以進行其他安排而不會背離本案如專利主張中所揭櫫的精神及範圍。

Claims (44)

  1. 一種裝置基板加工方法，包括：a)使用一聚合材料將一裝置基板的一第一表面黏合到一載具基板上，其中該裝置基板設有複數個第一開孔，該複數個第一開孔係從該裝置基板的該第一表面向該裝置基板的一第二表面延伸，該第二表面與該第二表面對立；b)接著，從該裝置基板的該第二表面移除外露的材料，其中至少有某些該第一開孔至少於執行步驟(b)之前或之後與該第二表面連通；且c)接著，將至少一部分塗佈於該第一表面與該載具基板之間的該聚合材料，通過至少一部分的該第一開孔，暴露於用來將該裝置基板從該載具基板上剝離的一物質中；其中於步驟(b)之後該裝置基板的一厚度範圍從約5微米到約300微米。
  2. 如申請專利範圍第1項所述的方法，其中於執行步驟(a)時，將該聚合材料塗佈於該第一表面頂面，並從該第一表面延伸到至少一部份的該第一開孔中。
  3. 如申請專利範圍第1項所述的方法，其中該裝置基板包括有複數個微電子元件，其中每一該微電子元件有複數個主動電路元件在其上。
  4. 如申請專利範圍第3項所述的方法，其中該裝置基板為一半導體晶圓，而該微電子元件為構成該半導體晶圓的半導體晶粒，每一半導體晶粒的各個邊緣以晶圓的切割線分界，且 其中各個該微電子元件以可沿著切割線推進晶圓，以分割每個微電子元件。
  5. 如申請專利範圍第4項所述的方法，其中至少有某些該第一開孔中的至少一部分設置於切割線範圍內。
  6. 如申請專利範圍第5項所述的方法，其中該複數之每一第一開孔全部設置於切割線範圍內。
  7. 如申請專利範圍第5項所述的方法，其中至少有某些該第一開孔擴延到切割線以外的半導體晶粒區域。
  8. 如申請專利範圍第4項所述的方法，其中至少有某些該第一開孔完全設置於切割線以外。
  9. 如申請專利範圍第3項所述的方法，其中於執行步驟(a)時，該裝置基板包括一複數導電柱，該複數導電柱係延伸到一複數第二開孔中，該複數第二開孔係朝該裝置基板的厚度方向延伸。
  10. 如申請專利範圍第9項所述的方法，其中執行步驟(b)時，可使至少某些該導電柱外露於該裝置基板的該第二表面外。
  11. 如申請專利範圍第10項所述的方法，其中步驟(b)包括透過至少施加 於該第二表面上的研磨、磨光、或拋光之一種製程來減少該裝置基板的厚度。
  12. 如申請專利範圍第11項所述的方法，其中執行該裝置基板的厚度縮減可使每一個該第一及該第二開孔落在距該第二表面的預設距離內；且接著，從該第二表面執行該裝置基板的蝕刻，使至少有某些該第一開孔與該裝置基板的該第二表面連通。
  13. 如申請專利範圍第11項所述的方法，進一步包括：於執行步驟(b)之後及執行步驟(c)之前，在該第二表面之上沉積一介電鈍化層；且在該介電鈍化層之上沉積一金屬層，並與該導電柱構成電性連通，其中該金屬層至少包含一黏著層或一阻障層或一晶種層。
  14. 如申請專利範圍第13項所述的方法，其中該金屬層為不透明。
  15. 如申請專利範圍第13項所述的方法，其中進一步包括：於執行步驟(b)之前在該金屬層之上沉積及圖樣化一光阻層，使該光阻層留有與該導電柱對齊的開孔；在該光阻層的開孔中形成一複數導電元件；並移除該圖樣化之光阻層及一部分超出該導電元件範圍以外的該金屬層。
  16. 如申請專利範圍第15項所述的方法，其中至少有某些該導電元件通過該導電柱與至少某些該主動電路元件構成電氣連結。
  17. 如申請專利範圍第1項所述的方法，其中該聚合材料包括一光敏聚合物。
  18. 如申請專利範圍第17項所述的方法，其中該光敏聚合物包括一種或多種的聚醯亞胺、苯並環丁烯(BCB)、環氧樹脂基聚合物、或者聚降冰片烯基聚合物。
  19. 如申請專利範圍第17項所述的方法，其中該光敏聚合物是一負型光敏聚合物。
  20. 如申請專利範圍第19項所述的方法，其中該載具基板可在步驟(b)中保護該光敏聚合物避免暴露於紫外光中。
  21. 如申請專利範圍第20項所述的方法，其中該載具基板包括一種或多種的矽(Si)、陶瓷材料、或是III-V族材料。
  22. 如申請專利範圍第17項所述的方法，其中該光敏聚合物是一正型光敏聚合物。
  23. 如申請專利範圍第22項所述的方法，其中該載具基板至少局部通透紫外光。
  24. 如申請專利範圍第23項所述的方法，其中該載具基板包括一種或多種的二氧化矽、藍寶石、或氧化鋁(Al2O3)。
  25. 如申請專利範圍第23項所述的方法，其中進一步包括：於步驟(a)之前或之後，在該載具基板上一聚合材料覆蓋面對立的一表面之上沉積一紫外光遮擋層。
  26. 如申請專利範圍第25項所述的方法，其中進一步包括：於步驟(b)之後移除該紫外光遮擋層，其中步驟(c)包括將該光敏聚合物暴露於紫外光中，然後將該光敏聚合物通過至少某些該第一開孔暴露於某種物質中，以便從該載具基板上剝離該裝置基板。
  27. 如申請專利範圍第1項所述的方法，其中步驟(a)包括使用至少某些該聚合材料來組裝該裝置基板的該第一表面與該載具基板，然後將該載具基板與該裝置基板暴露在一個溫度升高到攝氏約200度的環境中。
  28. 如申請專利範圍第1項所述的方法，其中步驟(a) 使用至少某些該聚合材料來組裝該裝置基板的該第一表面與該載具基板，然後將該聚合材料暴露於紫外光中。
  29. 如申請專利範圍第1項所述的方法，其中於步驟(a)之後，介於該第一表面與該載具基板上一聚合材料覆蓋面之間的該聚合材料的厚度範圍為從約20微米到約100微米之間。
  30. 如申請專利範圍第1項所述的方法，其中該聚合材料在步驟(a)之後具有從約1GPa到約10GPa的模數範圍。
  31. 如申請專利範圍第1項所述的方法，其中該聚合材料為一光敏聚合物，且所稱物質為一顯影劑。
  32. 如申請專利範圍第31項所述的方法，其中該光敏聚合物具有一黏合後有效期，其可供該顯影劑來處理，且其中步驟(c)進一步包括：將至少某些該光敏聚合物，在黏合後有效期屆滿而足以使該裝置基板從該載具基板上剝離之前，通過至少某些該第一開孔暴露於該顯影劑中。
  33. 如申請專利範圍第31項所述的方法，其中該光敏聚合物具有一黏合後有效期，其可供該顯影劑來處理，且其中步驟(c)進一步包括：將至少某些該光敏聚合物，通過至少某些該第一開孔暴露於一蝕刻液中，以便從該載具基板上剝離該裝置基板。
  34. 如申請專利範圍第33項所述的方法，其中於該黏合後有效期屆滿之後，執行步驟(c)。
  35. 如申請專利範圍第33項所述的方法，其中於該蝕刻液具有一相對於該載具基板和該裝置基板的選擇性，範圍從約2到約1000。
  36. 一種裝置基板加工方法，包括：a)使用一介電材料，將一裝置基板的一第一表面黏合到一載具基板上，其中該裝置基板設有從該第一表面朝向該裝置基板上位於該第一表面對面的第二表面處延伸的一複數第一開孔；b)從該裝置基板的該第二表面移除外露的材料，其中至少有某些該第一開孔至少於執行步驟(b)之前或之後與該第二表面連通；以及c)接著，將至少一部分塗佈於該第一表面與該載具基板之間的該介電材料通過至少一部分的該第一開孔，暴露於用來將該裝置基板從該載具基板上剝離的物質中；其中該介電材料包括一無機材料；其中於步驟(a)之前，該第一表面與相對於該裝置基板的該第一表面的該載具基板的一表面含有該介電材料。
  37. 如申請專利範圍第36項所述的方法，其中該裝置基板包括一複數導電柱，延伸到一複數個朝該裝置基板厚度方向延伸的該第二開孔中； 其中該裝置基板包括有一複數微電子元件，每一微電子元件有一複數主動電路元件在其上；以及其中各個該微電子元件整合成一晶圓的一部分，且被結合在該晶圓的切割線的每個半導體晶粒的邊緣，且其配置可用來沿著切割線推進晶圓以彼此分離。
  38. 如申請專利範圍第36項所述的方法，其中於執行步驟(a)時，該介電材料下方的該第一表面上可能存在有一種或多種的氮化物、氮氧化物、聚醯亞胺、多晶矽、銅、鎢、或金。
  39. 如申請專利範圍第37項所述的方法，其中該介電材料為一聚合材料。
  40. 如申請專利範圍第39項所述的方法，其中該聚合材料為一光敏聚合物。
  41. 如申請專利範圍第40項所述的方法，其中該光敏聚合物的一黏合後有效期低於約24小時，且其中步驟(c)進一步包括：將至少一部分該光敏聚合物通過至少某些該第一開孔暴露於用來將該裝置基板從該載具基板上剝離的物質中，其中所稱的物質為一顯影劑。
  42. 如申請專利範圍第40項所述的方法，其中該光敏聚合物的一黏合後有效期高於約24小時，且其中步驟(c)進一步包括：將至少一部分該光敏聚合物通過至少某些該第一開孔暴露於用來將該裝置 基板從該載具基板上剝離的物質中，其中所稱的物質為一蝕刻液。
  43. 如申請專利範圍第40項所述的方法，其中該光敏聚合物為一正型光敏聚合物，且其中該載具基板至少局部通透紫外光，並進一步包括：於步驟(a)之前或之後，在與該載具基板的一光敏聚合物覆蓋面相反的該載具基板的一表面上，沉積一紫外光遮擋層；並於步驟(b)之後，移除該紫外光遮擋層，其中步驟(c)包括將該光敏聚合物暴露於紫外光中，接著，將至少一部分該光敏聚合物通過至少某些該第一開孔暴露於用來從該載具基板上剝離該裝置基板的物質中。
  44. 如申請專利範圍第40項所述的方法，其中該光敏聚合物為一負型光敏聚合物，且其中該載具基板不通透紫外光。
TW102125314A 2012-07-16 2013-07-13 裝置基板加工方法 TWI525716B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/550,052 US8790996B2 (en) 2012-07-16 2012-07-16 Method of processing a device substrate

Publications (2)

Publication Number Publication Date
TW201413831A TW201413831A (zh) 2014-04-01
TWI525716B true TWI525716B (zh) 2016-03-11

Family

ID=48916182

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102125314A TWI525716B (zh) 2012-07-16 2013-07-13 裝置基板加工方法

Country Status (3)

Country Link
US (2) US8790996B2 (zh)
TW (1) TWI525716B (zh)
WO (1) WO2014014811A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI595572B (zh) * 2016-06-29 2017-08-11 摩爾創新科技股份有限公司 具有三維立體結構的電子組件的製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8790996B2 (en) * 2012-07-16 2014-07-29 Invensas Corporation Method of processing a device substrate
US9768066B2 (en) * 2014-06-26 2017-09-19 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming conductive vias by direct via reveal with organic passivation
US9490197B2 (en) 2014-11-14 2016-11-08 Globalfoundries Inc. Three dimensional organic or glass interposer
US9905466B2 (en) 2016-06-28 2018-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer partitioning method and device formed
KR102572801B1 (ko) * 2018-03-20 2023-08-29 코닝 인코포레이티드 디본딩 서포트 장치 및 이를 이용한 디본딩 방법
CN110783172B (zh) * 2019-09-09 2022-06-14 长江存储科技有限责任公司 用于分离堆叠封装结构中多个裸片的混合溶剂和方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4729971A (en) 1987-03-31 1988-03-08 Microwave Semiconductor Corporation Semiconductor wafer dicing techniques
US6717254B2 (en) * 2001-02-22 2004-04-06 Tru-Si Technologies, Inc. Devices having substrates with opening passing through the substrates and conductors in the openings, and methods of manufacture
FR2878076B1 (fr) 2004-11-17 2007-02-23 St Microelectronics Sa Amincissement d'une plaquette semiconductrice
JP4349278B2 (ja) 2004-12-24 2009-10-21 セイコーエプソン株式会社 半導体装置の製造方法
TWI324800B (en) 2005-12-28 2010-05-11 Sanyo Electric Co Method for manufacturing semiconductor device
JP5275553B2 (ja) 2006-06-27 2013-08-28 スリーエム イノベイティブ プロパティズ カンパニー 分割チップの製造方法
EP2219214A1 (en) * 2007-12-04 2010-08-18 Hitachi Chemical Company, Ltd. Photosensitive adhesive, semiconductor device and method for manufacturing semiconductor device
HUE048827T2 (hu) * 2009-07-30 2020-08-28 Qualcomm Inc Egytokos rendszerek
US9847243B2 (en) 2009-08-27 2017-12-19 Corning Incorporated Debonding a glass substrate from carrier using ultrasonic wave
US8470641B2 (en) * 2009-12-17 2013-06-25 Texas Instruments Incorporated Exposed mold
US8790996B2 (en) * 2012-07-16 2014-07-29 Invensas Corporation Method of processing a device substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI595572B (zh) * 2016-06-29 2017-08-11 摩爾創新科技股份有限公司 具有三維立體結構的電子組件的製造方法

Also Published As

Publication number Publication date
WO2014014811A1 (en) 2014-01-23
US20140315384A1 (en) 2014-10-23
US20140017878A1 (en) 2014-01-16
US8790996B2 (en) 2014-07-29
TW201413831A (zh) 2014-04-01
US9099482B2 (en) 2015-08-04

Similar Documents

Publication Publication Date Title
TWI525716B (zh) 裝置基板加工方法
US9741619B2 (en) Methods for singulating semiconductor wafer
US7169691B2 (en) Method of fabricating wafer-level packaging with sidewall passivation and related apparatus
TWI478282B (zh) 半導體元件的形成方法
JP2020520118A (ja) 処理された積層ダイ
US9355881B2 (en) Semiconductor device including a dielectric material
US11688639B2 (en) Semiconductor device and method
JP2006253402A (ja) 半導体装置の製造方法
US10262959B2 (en) Semiconductor devices and methods of forming thereof
US11476162B2 (en) Method for dicing a semiconductor substrate into a plurality of dies
CN102117770B (zh) 支撑与握持半导体晶片的支撑结构的形成方法
TW201034074A (en) Method of manufacturing semiconductor device in which bottom surface and side surface of semiconductor substrate are covered with resin protective film
US8212331B1 (en) Method for fabricating a backside through-wafer via in a processed wafer and related structure
CN102810484A (zh) 半导体装置的制造方法及半导体装置
TW202308069A (zh) 用於密封矽ic之結構及方法
US20140179099A1 (en) Methods and structure for carrier-less thin wafer handling
JP2010245571A (ja) 半導体装置の製造方法
CN115295409A (zh) 晶圆划片方法
Muller et al. Chip ultra-thinning and embedding technology for autonomous sensors array applications

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees