CN114823368A - 一种功率器件的制造方法 - Google Patents

一种功率器件的制造方法 Download PDF

Info

Publication number
CN114823368A
CN114823368A CN202210420632.8A CN202210420632A CN114823368A CN 114823368 A CN114823368 A CN 114823368A CN 202210420632 A CN202210420632 A CN 202210420632A CN 114823368 A CN114823368 A CN 114823368A
Authority
CN
China
Prior art keywords
wafer
metal
layer
nickel
power device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210420632.8A
Other languages
English (en)
Inventor
潘嘉
杨继业
姚一平
黄璇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202210420632.8A priority Critical patent/CN114823368A/zh
Publication of CN114823368A publication Critical patent/CN114823368A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种功率器件的制造方法，提供一形成有IGBT元胞结构的晶圆，IGBT元胞结构包括在形成ILD层之前在晶圆表面形成的氮化硅层；在晶圆的正面形成金属电极；对晶圆的背面进行Taiko减薄；在晶圆的背面进行离子注入并退火形成集电区；利用化学镀工艺在金属电极上镀上目标金属；在晶圆背面形成背面金属层；进行芯片测试；去除晶圆背面的Taiko环。本发明通过在形成ILD层之前在晶圆表面形成氮化硅层，使得晶圆背面形成的Taiko环有氮化硅层保护，解决了IGBT化镀工艺导致背面金属脱落的问题，避免了造成晶圆碎片或机台沾污。

Description

一种功率器件的制造方法
技术领域
本发明涉及半导体制造技术领域，具体涉及一种功率器件的制造方法。
背景技术
IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)是新能源电力电子产品中的核心器件，近年来得到广泛推广，应用产品也从白色家电、工业变频、焊机等传统产品逐渐向新能源汽车等高端产品演变。
目前IGBT正向高压大电流的方向发展，IGBT的芯片工艺和封装都面临着全新的挑战。为了实现IGBT整体模块的散热，封装中焊接工艺已经从传统的铝焊线发展成了铜片焊接，这对IGBT整个正面金属的厚度和硬度有了更高的要求。
为了使IGBT正面金属的厚度和硬度满足要求，人们提出在现有工艺中增加化镀工艺的方法，然而在实际作业中发现化镀工艺会使得晶圆背面太鼓(Taiko)环上出现金属脱落(Peeling)问题，如图1所示，金属脱落会造成晶圆碎片或机台沾污。
发明内容
为了解决上述现有技术存在的问题，本发明提供一种功率器件的制造方法，用以解决IGBT化镀工艺导致背面金属脱落的问题。
本发明提供一种功率器件的制造方法，包括以下步骤：
步骤一、提供一形成有IGBT元胞结构的晶圆，所述IGBT元胞结构包括在形成ILD层之前在所述晶圆表面形成的氮化硅(Nitride)层；
步骤二、在所述晶圆的正面形成金属电极；
步骤三、对所述晶圆的背面进行Taiko减薄；
步骤四、在所述晶圆的背面进行离子注入并退火形成集电区；
步骤五、利用化学镀工艺在所述金属电极上镀上目标金属；
步骤六、在所述晶圆背面形成背面金属层；
步骤七、进行芯片测试；
步骤八、去除所述晶圆背面的Taiko环。
优选地，步骤一中所述IGBT元胞结构还包括位于所述晶圆上的漂移区、位于所述漂移区内的基极区、位于所述基极区内的源区和栅极结构。
优选地，步骤二包括：
通过光刻和刻蚀工艺在所述ILD层中形成接触孔；
在所述ILD层表面沉积正面金属层；
通过光刻和刻蚀工艺形成所述金属电极。
优选地，步骤四中所述离子注入包括背面硼离子注入或背面磷离子注入。
优选地，步骤五中所述目标金属包括两层，第一层目标金属为镍，第二层目标金属为金。
优选地，步骤五中所述目标金属包括三层，第一层目标金属为镍，第二层目标金属为钯，第三层目标金属为金。
优选地，所述镍的厚度范围为0.5um-20um，所述金的厚度范围为500A-5000。
优选地，所述钯的厚度范围为500A-5000A。
优选地，步骤六中所述背面金属层包括钛、镍和银叠加形成的金属层、镍和银叠加形成的金属层和铝、钛、镍和银叠加形成的金属层中的至少之一。
优选地，步骤七中所述Taiko环通过激光切割方式去除。
本发明的功率器件的制作方法为首先进行IGBT正面工艺，并在ILD层插入氮化硅(Nitride)层并不去除，然后进行背面Taiko减薄处理、离子注入、退火，接着实施化镀工艺，最后进行背面金属化工艺。本发明在现有功率器件的制作方法基础上，增加在形成ILD层之前在所述晶圆表面形成的氮化硅(Nitride)层的工艺步骤，使得晶圆背面形成的Taiko环有Nitride层保护，在后续进行化镀工艺就不会出现Taiko环金属脱落的问题，进而不会对晶圆和机台造成影响。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其它目的、特征和优点将更为清楚，在附图中：
图1显示为现有IGBT化镀工艺导致Taiko环金属脱落的示意图；
图2显示为本发明实施例的功率器件的制作方法的流程图；
图3-图7显示为本发明实施例方法各步骤中的器件结构示意图；
图8显示为本发明实施例方法形成的Taiko环无金属脱落的示意图。
具体实施方式
以下基于实施例对本发明进行描述，但是本发明并不仅仅限于这些实施例。在下文对本发明的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本发明。为了避免混淆本发明的实质，公知的方法、过程、流程、元件和电路并没有详细叙述。
此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。
除非上下文明确要求，否则整个申请文件中的“包括”、“包含”等类似词语应当解释为包含的含义而不是排他或穷举的含义；也就是说，是“包括但不限于”的含义。
在本发明的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
Taiko减薄工艺，是一种晶片背面研削的新技术。这项技术和以往的背面研削不同，在对晶片进行研削时，将保留晶片外围的边缘部分(约3mm左右)，只对圆内进行研削薄型化。通过在晶片外围留边，减少晶片翘曲，通过晶片强度。晶片示意更方便，薄型化后的通孔插装，配置接线头等加工更方便。12寸晶圆通常采用Taiko减薄工艺进行背面减薄，经过减薄后的晶圆在背面边缘部分形成Taiko环。
化镀，一般称为化学镀(Chemical plating)，也称无电镀(Electro-lessPlating)，在没有外加电流的条件下，利用化学药剂形成一连串可控制的氧化还原反应，使得化学药剂中的金属离子在晶圆上还原成金属的一种成膜的方式。化镀工艺最大特色是，只需利用一系列的氧化还原反应，将镍金/镍钯金选择性的成长在铝垫上，完全不需要经过高真空溅镀/黄光工艺/蚀刻工艺，因此成本可降低，生产时间也可改善。
经分析，IGBT化镀工艺导致的Taiko环上金属脱落问题，是由于Taiko环不平整且无保护导致，由此，本发明提出一种功率器件的制作方法，用以实现在化镀工艺进行前Taiko环有保护，器件制作的顺利完成。下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。
图2显示为本发明实施例的功率器件的制作方法的流程图；图3-图7显示为本发明实施例方法各步骤中的器件结构图。如图2所示，本发明实施例的功率器件的制作方法包括以下步骤：
步骤一、如图3所示，提供一形成有IGBT元胞结构的晶圆11，IGBT元胞结构包括在形成ILD层12之前在晶圆表面形成的氮化硅(Nitride)层13。
晶圆11的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)等。作为示例，在本发明实施例中，晶圆11选用单晶硅材料构成。氮化硅(Nitride)层13可利用低压化学气相沉积(LPCVD)方法形成，ILD层12的材料为聚酰亚胺，可利用沉积法形成。当然，也可采用其它适合的方法。
在本发明实施例，IGBT元胞结构还包括位于晶圆上的漂移区、位于漂移区内的基极区、位于基极区内的源区和栅极结构。
具体地，在晶圆内形成IGBT的漂移区。晶圆上设置有外延层，通过离子注入工艺在外延层中形成漂移区。较佳地，晶圆为P型晶圆，注入N型离子，形成N-漂移区。
在漂移区内形成IGBT的基极区。通过光刻工艺定义出基极区图案，根据基极区图案向漂移区内注入离子，形成基极区。较佳地，根据基极区图案向N-漂移区内注入硼离子，形成基极区。
形成IGBT的栅极结构。IGBT的栅极结构为位于晶圆表面的多晶硅栅或沟槽型栅。当IGBT的栅极结构为位于晶圆表面的多晶硅栅时，通过在晶圆表面形成栅氧化层，在栅氧化层上沉积多晶硅层，并通过光刻和刻蚀工艺刻蚀多晶硅层，得到多晶硅栅；当IGBT的栅极结构为沟槽栅结构时，通过光刻和刻蚀工艺在衬底内形成沟槽，沟槽的底部位于漂移区内，在沟槽内形成栅氧化层，利用多晶硅填充沟槽，形成沟槽栅结构。
通过离子注入工艺和退火，在基极区内形成IGBT的源区。
当然，晶圆内形成有一个IGBT器件的元胞结构，或，两个及以上的IGBT器件的元胞结构，晶圆上还可以形成有其他器件。
步骤二、如图3所示，在晶圆11的正面形成金属电极14。
本发明实施例中，步骤二包括：通过光刻和刻蚀工艺在ILD层12中形成接触孔；在所述ILD层表面溅射沉积正面金属层；通过光刻和刻蚀工艺形成金属电极14。
通过金属电极14引出IGBT器件的栅极结构形成栅极，通过金属电极14引出源区形成发射极。
步骤三、如图4所示，对晶圆11的背面进行Taiko减薄。
根据功率器件的厚度需求和封装条件，采用Taiko工艺减薄晶圆11背面。对晶圆11的背面进行减薄后，未被减薄的区域形成Taiko环15，晶圆11的厚度减小。
本发明实施例中，晶圆背面的Taiko环15上形成有氮化硅(Nitride)层13，氮化硅(Nitride)层13可保护Taiko环15在后续进行化学镀工艺时，将化学药剂与Taiko环15隔绝，实现了避免Taiko环15上有金属残留，发生金属脱落。从另一角度来说，由于晶圆背面形成有氮化硅(Nitride)层13，对晶圆11的背面进行减薄后形成的Taiko环15，不再仅仅由晶圆硅组成，而是由晶圆硅和外侧氮化硅组成，这样形成的Taiko环15不会再受到后续化镀工艺的影响，也就不会发生金属脱落问题。
步骤四、在晶圆的背面进行离子注入并退火形成集电区。
在本发明实施例，背面离子注入包括背面硼离子注入或背面磷离子注入。较佳地，退火的温度为450℃。
步骤五、如图5所示，利用化学镀工艺在金属电极14上镀上目标金属16。
本发明实施例中，目标金属16有多层金属构成，每层金属的材料和厚度根据实际情况确定。目标金属包括两层，第一层目标金属为镍(Ni),第二层目标金属为金(Au)。利用化学镀工艺在衬底正面的金属电极上依次镀上镍和金。
或者，目标金属包括三层，第一层目标金属为(Ni),第二层目标金属为钯(Pd)，第三层目标金属为金(Au)。利用化学镀工艺在衬底正面的金属电极上依次镀上镍、钯和金。
其中，金的厚度范围为500A至5000A，钯的厚度范围为500A至5000A，镍的厚度范围为0.5um至20um。
步骤六、如图6所示，在晶圆11背面形成背面金属层17。
本发明实施例中，背面金属层17包括钛、镍和银叠加形成的金属层、镍和银叠加形成的金属层和铝、钛、镍和银叠加形成的金属层中的至少之一。在晶圆11的背面沉积金属，形成背面金属层17，利用该背面金属层17引出IGBT的集电区。
步骤七、进行芯片测试。
在步骤七进行芯片测试，以确定利用化学镀工艺增加的正面金属厚度和硬度是否满足要求。当然也可进行其他目的的测试。具体的芯片测试方法这里不再赘述。
步骤八、如图7所示，去除晶圆11背面的Taiko环15。
本发明实施例中，采用激光切割方式切割去除Taiko环15。
图8显示为本发明实施例方法形成的Taiko环无金属脱落的示意图。如图8所示，采用本发明实施例方法形成的器件Taiko环无金属脱落发生。
本发明在现有功率器件的制作方法基础上，增加在形成ILD层之前在所述晶圆表面形成的氮化硅(Nitride)层的工艺步骤，使得晶圆背面形成的Taiko环有Nitride薄膜保护，在后续进行化镀工艺就不会出现Taiko环金属脱落的问题，解决了利用化学镀工艺增加正面金属厚度和硬度，容易造成晶圆碎片的问题；达到了改善化学镀后金属脱落情况，优化IGBT制作工艺与化学镀工艺的结合效果的效果。
以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域技术人员而言，本发明可以有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种功率器件的制造方法，其特征在于，包括以下步骤：
步骤一、提供一形成有IGBT元胞结构的晶圆，所述IGBT元胞结构包括在形成ILD层之前在所述晶圆表面形成的氮化硅层；
步骤二、在所述晶圆的正面形成金属电极；
步骤三、对所述晶圆的背面进行Taiko减薄；
步骤四、在所述晶圆的背面进行离子注入并退火形成集电区；
步骤五、利用化学镀工艺在所述金属电极上镀上目标金属；
步骤六、在所述晶圆背面形成背面金属层；
步骤七、进行芯片测试；
步骤八、去除所述晶圆背面的Taiko环。
2.根据权利要求1所述的功率器件的制造方法，其特征在于，步骤一中所述IGBT元胞结构还包括位于所述晶圆上的漂移区、位于所述漂移区内的基极区、位于所述基极区内的源区和栅极结构。
3.根据权利要求1所述的功率器件的制造方法，其特征在于，步骤二包括：
通过光刻和刻蚀工艺在所述ILD层中形成接触孔；
在所述ILD层表面沉积正面金属层；
通过光刻和刻蚀工艺形成所述金属电极。
4.根据权利要求1所述的功率器件的制造方法，其特征在于，步骤四中所述离子注入包括背面硼离子注入或背面磷离子注入。
5.根据权利要求1所述的功率器件的制造方法，其特征在于，步骤五中所述目标金属包括两层，第一层目标金属为镍，第二层目标金属为金。
6.根据权利要求1所述的功率器件的制造方法，其特征在于，步骤五中所述目标金属包括三层，第一层目标金属为镍，第二层目标金属为钯，第三层目标金属为金。
7.根据权利要求5或6所述的功率器件的制造方法，其特征在于，所述镍的厚度范围为0.5um-20um，所述金的厚度范围为500A-5000A。
8.根据权利要求6所述的功率器件的制造方法，其特征在于，所述钯的厚度范围为500A-5000A。
9.根据权利要求1所述的功率器件的制造方法，其特征在于，步骤六中所述背面金属层包括钛、镍和银叠加形成的金属层、镍和银叠加形成的金属层和铝、钛、镍和银叠加形成的金属层中的至少之一。
10.根据权利要求1所述的功率器件的制造方法，其特征在于，步骤七中所述Taiko环通过激光切割方式去除。
CN202210420632.8A 2022-04-20 2022-04-20 一种功率器件的制造方法 Pending CN114823368A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210420632.8A CN114823368A (zh) 2022-04-20 2022-04-20 一种功率器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210420632.8A CN114823368A (zh) 2022-04-20 2022-04-20 一种功率器件的制造方法

Publications (1)

Publication Number Publication Date
CN114823368A true CN114823368A (zh) 2022-07-29

Family

ID=82505149

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210420632.8A Pending CN114823368A (zh) 2022-04-20 2022-04-20 一种功率器件的制造方法

Country Status (1)

Country Link
CN (1) CN114823368A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116994948A (zh) * 2023-08-22 2023-11-03 武汉敏芯半导体股份有限公司 芯片电极制备方法和半导体器件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116994948A (zh) * 2023-08-22 2023-11-03 武汉敏芯半导体股份有限公司 芯片电极制备方法和半导体器件
CN116994948B (zh) * 2023-08-22 2024-04-30 武汉敏芯半导体股份有限公司 芯片电极制备方法和半导体器件

Similar Documents

Publication Publication Date Title
US6803294B2 (en) Semiconductor wafer and manufacturing method of semiconductor device
US10403554B2 (en) Method for manufacturing semiconductor device
JP5761354B2 (ja) 半導体装置および半導体装置の製造方法
JP2008085050A (ja) 半導体装置の製造方法
US20090315071A1 (en) Semiconductor device and manufacturing method thereof
CN107068564B (zh) 形成半导体器件的方法
JP2007036211A (ja) 半導体素子の製造方法
CN114823368A (zh) 一种功率器件的制造方法
JP4665429B2 (ja) 半導体素子の製造方法
CN114823367A (zh) 一种半导体功率器件的制造方法
CN111599679B (zh) 半导体器件的金属化方法
EP3195363A1 (en) Method for manufacturing a semiconductor device comprising a thin semiconductor wafer
US9590029B2 (en) Method for manufacturing insulated gate bipolar transistor
US10084036B2 (en) Insulated gate bipolar transistor and manufacturing method therefor
JP5301091B2 (ja) 半導体装置の製造方法
CN111540683A (zh) 功率器件的制作方法
JP4830253B2 (ja) 半導体素子の製造方法
JP2004296817A (ja) 半導体装置の製造方法
CN112582469A (zh) 衬底、半导体器件及其制备方法
CN111540681A (zh) 应用于igbt芯片的金属化方法
US9337311B2 (en) Electronic component, a semiconductor wafer and a method for producing an electronic component
JP2007266347A (ja) 半導体装置の製造方法
CN115207110A (zh) 用于半导体器件的背侧欧姆触点
CN111540682A (zh) Igbt器件的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination