CN111599679B - 半导体器件的金属化方法 - Google Patents

半导体器件的金属化方法 Download PDF

Info

Publication number
CN111599679B
CN111599679B CN202010481951.0A CN202010481951A CN111599679B CN 111599679 B CN111599679 B CN 111599679B CN 202010481951 A CN202010481951 A CN 202010481951A CN 111599679 B CN111599679 B CN 111599679B
Authority
CN
China
Prior art keywords
substrate
metal
forming
layer
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010481951.0A
Other languages
English (en)
Other versions
CN111599679A (zh
Inventor
潘嘉
杨继业
邢军军
黄璇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202010481951.0A priority Critical patent/CN111599679B/zh
Publication of CN111599679A publication Critical patent/CN111599679A/zh
Application granted granted Critical
Publication of CN111599679B publication Critical patent/CN111599679B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemically Coating (AREA)

Abstract

本申请公开了一种半导体器件的金属化方法，涉及半导体制造领域。该方法包括在衬底中形成IGBT器件的元胞结构；在所述衬底的正面形成金属电极；对所述衬底的背面进行平坦化预处理；对所述衬底的背面进行TAIKO减薄；在所述衬底的背面形成集电区；利用化学镀工艺在所述衬底的正面镀上目标金属；在所述衬底的背面形成金属层；解决了在对IGBT器件的正面实施化镀工艺后，晶圆背面容易出现金属脱落的问题；达到了避免化学镀工艺后晶圆背面出现金属脱落，优化化学镀工艺与IGBT器件制造工艺结合效果的效果。

Description

半导体器件的金属化方法
技术领域
本申请涉及半导体制造领域，具体涉及一种半导体器件的金属化方法。
背景技术
IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)器件是新能源电力电子产品中的核心器件，随着近年来更加广泛的推广，应用产品不仅包括白色家电、工业变频、焊机等传统产品，还包括新能源汽车等高端产品。
目前IGBT正朝向高压大电流的方向发展，IGBT的芯片工艺和封装都面临着全新的挑战。对于大电流IGBT芯片、模块而言，实现整体模块的散热已经成为研究重点。在对IGBT芯片进行封装时，引线键合使用的焊接工艺已经从传统的铝线焊接发展为铜片焊接，这对IGBT正面金属的厚度和硬度的要求更高。
然而，采用化镀工艺增加IGBT正面金属的厚度和硬度时，容易造成晶圆碎片或机台沾污。
发明内容
为了解决相关技术中的问题，本申请提供了一种半导体器件的金属化方法。该技术方案如下：
一方面，本申请实施例提供了一种半导体器件的金属化方法，该方法包括：
在衬底中形成IGBT器件的元胞结构；
在衬底的正面形成金属电极；
对衬底的背面进行平坦化预处理；
对衬底的背面进行TAIKO减薄；
在衬底的背面形成集电区；
利用化学镀工艺在衬底的正面镀上目标金属；
在衬底的背面形成金属层。
可选的，对衬底的背面进行平坦化预处理，包括：
对衬底的背面进行预研磨；
利用化学药剂对衬底的背面进行抛光。
可选的，化学药剂为氢氟酸和硝酸。
可选的，利用化学镀工艺在衬底的正面镀上目标金属，包括：
利用化学镀工艺在衬底正面的金属电极上镀上目标金属。
可选的，目标金属包括两层，第一层目标金属为镍，第二层目标金属为金。
可选的，目标金属包括三层，第一层目标金属为镍，第二层目标金属为钯，第三层目标金属为金。
可选的，在衬底的正面形成金属电极，包括：
在衬底的正面沉积层间介质层；
通过光刻和刻蚀工艺在层间介质层中形成接触孔；
在层间介质层表面沉积正面金属层；
通过光刻和刻蚀工艺形成金属电极。
可选的，在衬底中形成IGBT器件的元胞结构，包括：
在衬底内形成漂移区；
在漂移区内形成基极区；
形成IGBT器件的栅极结构；
基极区内形成源区。
可选的，在衬底的背面形成集电区，包括：
对衬底的背面进行离子注入并退火，形成IGBT器件的集电区。
本申请技术方案，至少包括如下优点：
通过在衬底中形成IGBT器件的元胞结构，在衬底正面形成金属电极，在进行TAIKO减薄前对衬底的背面进行平坦化预处理，然后再进行TAIKO减薄，在衬底背面形成集电区，利用化学镀工艺在衬底的正面镀上目标金属，在衬底的背面形成金属层；解决了在对IGBT器件的正面实施化镀工艺后，晶圆背面容易出现金属脱落的问题；达到了避免化学镀工艺后晶圆背面出现金属脱落，优化化学镀工艺与IGBT器件制造工艺结合效果的效果。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的一种半导体器件的金属化方法的流程图；
图2是本申请实施例提供的半导体器件的金属化方法的实施示意图；
图3是本申请实施例提供的半导体器件的金属化方法的实施示意图；
图4是本申请实施例提供的半导体器件的金属化方法的实施示意图；
图5是本申请实施例提供的半导体器件的金属化方法的实施示意图；
图6是本申请实施例提供的半导体器件的金属化方法的实施示意图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
在对晶圆进行背面减薄时，会采用TAIKO工艺，减薄后的晶圆背面会形成一个TAIKO环。由于TAIKO环的表面比较粗糙、不平整，在进行化学镀工艺时会有金属粘附在TAIKO环上，化学镀工艺完成后，晶圆背面的TAIKO环部分会产生金属脱落，甚至会导致晶圆碎片、机台沾污。
为了解决上述问题，本申请实施例提供了一种半导体器件的金属化方法，如图1所示，该方法可以包括如下步骤：
在步骤101中，在衬底中形成IGBT器件的元胞结构。
衬底内可以形成有多个IGBT器件的元胞结构，每个元胞结构包括漂移区、基极区、位于基极区内的源区、栅极结构和集电区。
可选的，漂移区为N型，基极区为P型，源区为N型，衬底为P型衬底。
在步骤102中，在衬底的正面形成金属电极。
通过金属电极引出IGBT器件的栅极结构形成栅极，通过金属电极引出源区形成发射极。
在步骤103中，对衬底的背面进行平坦化预处理。
通过对衬底背面进行平坦化预处理，改善衬底背面的粗糙度，令经过TAIKO减薄后形成的TAIKO环部分变得光滑。
在步骤104中，对衬底的背面进行TAIKO减薄。
根据IGBT器件的类型、封装需求等，减薄衬底的背面。
在步骤105中，在衬底的背面形成集电区。
通过离子注入工艺并退火，在衬底的背面形成集电区。
在步骤106中，利用化学镀工艺在衬底的正面镀上目标金属。
衬底正面的金属电极被镀上目标金属。
可选的，目标金属由多层金属构成，每层金属的材料和厚度根据实际情况确定。
可选的，目标金属为一层金属，目标金属的材料和厚度根据实际情况确定。比如，目标金属为镍。
在步骤107中，在衬底的背面形成金属层。
在衬底的背面淀积金属，形成背面金属层，利用背面金属层引出集电区。
综上所述，本申请实施例提供的半导体器件的制造方法，通过在衬底中形成IGBT器件的元胞结构，在衬底正面形成金属电极，在进行TAIKO减薄前对衬底的背面进行平坦化预处理，然后再进行TAIKO减薄，在衬底背面形成集电区，利用化学镀工艺在衬底的正面镀上目标金属，在衬底的背面形成金属层；解决了在对IGBT器件的正面实施化镀工艺后，晶圆背面容易出现金属脱落的问题；达到了避免化学镀工艺后晶圆背面出现金属脱落，优化化学镀工艺与IGBT器件制造工艺结合效果的效果。
本申请另一实施例提供了一种半导体器件的金属化方法，该方法可以包括如下步骤：
在步骤201中，在衬底内形成漂移区。
可选的，衬底上设置有外延层，通过离子注入工艺在外延层中形成漂移区。
可选的，衬底为P型衬底，通过注入磷离子，形成N-漂移区。
在步骤202中，在漂移区内形成基极区。
可选的，通过离子注入工艺，在漂移区中的预定区域注入硼离子，形成P型基极区。
在步骤203中，形成IGBT器件的栅极结构。
栅极结构为位于衬底表面的多晶硅栅，或，栅极结构为位于衬底内的沟槽栅。
可选的，栅极结构为位于衬底表面的多晶硅栅。通过在衬底表面形成栅氧化层，在栅氧化层上沉积多晶硅层，并通过光刻和刻蚀工艺刻蚀多晶硅层，得到多晶硅栅。
可选的，栅极结构为沟槽栅。通过光刻和刻蚀工艺在衬底内形成沟槽，沟槽的底部位于漂移区内，在沟槽内形成栅氧化层，栅氧化层覆盖沟槽的底部和侧壁，利用多晶硅填充沟槽，形成沟槽栅。
在步骤204中，在基极区形成源区。
可选的，通过光刻工艺确定源区对应的区域，通过离子注入工艺向基极区内源区对应的区域注入磷离子，形成源区。
在步骤205中，在衬底的正面沉积层间介质层。
在步骤206中，通过光刻和刻蚀工艺在层间介质层中形成接触孔。
接触孔与IGBT器件的源区和栅极对应。
在步骤207中，在层间介质层表面沉积正面金属层。
可选的，在层间介质层表面溅射金属，形成正面金属层。
在步骤208中，通过光刻和刻蚀工艺形成金属电极。
通过光刻和刻蚀去除正面金属层中不需要的金属，得到IGBT的金属电极。
如图2所示，衬底11的正面形成有正面金属层12，衬底11的正面还形成有介质层13。
在步骤209中，对衬底的背面进行预研磨。
通过预研磨降低衬底的厚度。
如图3所示，对衬底11的背面进行预研磨后，衬底11的厚度减小。
在步骤210中，利用化学药剂对衬底的背面进行抛光。
利用化学药液改善衬底背面的表面粗糙度，令衬底背面进行TAIKO减薄后，形成TAIKO环部分的平整度更高。
在一个例子中，抛光使用的化学药剂为氢氟酸。
在另一个例子中，抛光使用的化学药剂为硝酸。
在步骤211中，对衬底的背面进行TAIKO减薄。
如图4所示，衬底11的背面经过TAIKO减薄后，形成TAIKO环14。
在步骤212中，对衬底的背面进行离子注入并退火，形成IGBT器件的集电区。
在步骤213中，利用化学镀工艺在衬底正面的金属电极上镀上目标金属。
衬底的正面已经形成有金属电极，将整个衬底放入化学镀工艺槽中，衬底的正面的金属电极会被镀上目标金属，衬底正面没有金属的区域不会被镀上目标金属；衬底背面TAIKO环部分的不平整被修复，化学镀工艺后不容易粘附上金属，避免出现TAIKO环上金属脱落的问题。
目标金属层可以包括多层金属，每层金属的厚度取决于器件的焊接、封装条件。
可选的，目标金属包括两层，第一层目标金属为镍，第二层目标金属为金；先通过化学镀工艺镀镍，再通过化学镀工艺镀金。
可选，目标金属包括三层，第一层目标金属为镍，第二层目标金属为钯，第三层目标金属为金；通过化学镀工艺依次镀上镍、钯、金。
比如：当目标金属层中包括镍时，镍的厚度范围为0.5um至20um；当目标金属层中包括金时，金的厚度范围为500A至5000A；当目标金属层中包括钯时，钯的厚度范围为500A至5000A。
如图5所示，衬底11正面的金属电极12镀上了目标金属15。
在步骤214中，在衬底的背面形成金属层。
在衬底背面沉积金属层，引出IGBT器件的集电区。
如图6所示，衬底11的背面形成有金属层16。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (9)

1.一种半导体器件的金属化方法，其特征在于，所述方法包括：
在衬底中形成IGBT器件的元胞结构；
在所述衬底的正面形成金属电极；
对所述衬底的背面进行平坦化预处理，包括：对所述衬底的背面进行预研磨，利用化学药剂对所述衬底的背面进行抛光；
对所述衬底的背面进行TAIKO减薄；
在所述衬底的背面形成集电区；
利用化学镀工艺在所述衬底的正面镀上目标金属；
在所述衬底的背面形成金属层。
2.根据权利要求1所述的方法，其特征在于，所述化学药剂为氢氟酸。
3.根据权利要求1所述的方法，其特征在于，所述化学药剂为硝酸。
4.根据权利要求1所述的方法，其特征在于，所述利用化学镀工艺在所述衬底的正面镀上目标金属，包括：
利用化学镀工艺在所述衬底正面的金属电极上镀上所述目标金属。
5.根据权利要求1或4所述的方法，其特征在于，所述目标金属包括两层，第一层目标金属为镍，第二层目标金属为金。
6.根据权利要求1或4所述的方法，其特征在于，所述目标金属包括三层，第一层目标金属为镍，第二层目标金属为钯，第三层目标金属为金。
7.根据权利要求1所述的方法，其特征在于，所述在所述衬底的正面形成金属电极，包括：
在所述衬底的正面沉积层间介质层；
通过光刻和刻蚀工艺在所述层间介质层中形成接触孔；
在所述层间介质层表面沉积正面金属层；
通过光刻和刻蚀工艺形成所述金属电极。
8.根据权利要求1所述的方法，其特征在于，所述在衬底中形成IGBT器件的元胞结构，包括：
在所述衬底内形成漂移区；
在所述漂移区内形成基极区；
形成IGBT器件的栅极结构；
所述基极区内形成源区。
9.根据权利要求1所述的方法，其特征在于，所述在所述衬底的背面形成集电区，包括：
对所述衬底的背面进行离子注入并退火，形成所述IGBT器件的集电区。
CN202010481951.0A 2020-05-29 2020-05-29 半导体器件的金属化方法 Active CN111599679B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010481951.0A CN111599679B (zh) 2020-05-29 2020-05-29 半导体器件的金属化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010481951.0A CN111599679B (zh) 2020-05-29 2020-05-29 半导体器件的金属化方法

Publications (2)

Publication Number Publication Date
CN111599679A CN111599679A (zh) 2020-08-28
CN111599679B true CN111599679B (zh) 2023-03-07

Family

ID=72182069

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010481951.0A Active CN111599679B (zh) 2020-05-29 2020-05-29 半导体器件的金属化方法

Country Status (1)

Country Link
CN (1) CN111599679B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112349579A (zh) * 2020-10-23 2021-02-09 华虹半导体(无锡)有限公司 晶圆背面减薄方法及晶圆背面减薄装置
CN113322452B (zh) * 2021-08-03 2021-11-19 绍兴中芯集成电路制造股份有限公司 化学镀金属的加工方法及具有化学镀金属的结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05275374A (ja) * 1992-03-30 1993-10-22 Rohm Co Ltd 半導体基板の表面処理方法
CN103794487A (zh) * 2012-10-26 2014-05-14 富士电机株式会社 半导体器件制造方法
CN105103272A (zh) * 2013-09-27 2015-11-25 富士电机株式会社 半导体装置的制造方法
JP2017179605A (ja) * 2016-03-28 2017-10-05 積水化学工業株式会社 Ｔａｉｋｏウエハ保護用テープ及びｔａｉｋｏウエハの処理方法
CN107533963A (zh) * 2015-04-20 2018-01-02 三菱电机株式会社 半导体装置的制造方法
CN108140568A (zh) * 2015-10-15 2018-06-08 威世通用半导体有限责任公司 局部半导体晶片削薄

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190148306A1 (en) * 2016-06-30 2019-05-16 Semiconductor Components Industries, Llc Semiconductor backmetal and over pad metallization structures and related methods

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05275374A (ja) * 1992-03-30 1993-10-22 Rohm Co Ltd 半導体基板の表面処理方法
CN103794487A (zh) * 2012-10-26 2014-05-14 富士电机株式会社 半导体器件制造方法
CN105103272A (zh) * 2013-09-27 2015-11-25 富士电机株式会社 半导体装置的制造方法
CN107533963A (zh) * 2015-04-20 2018-01-02 三菱电机株式会社 半导体装置的制造方法
CN108140568A (zh) * 2015-10-15 2018-06-08 威世通用半导体有限责任公司 局部半导体晶片削薄
JP2017179605A (ja) * 2016-03-28 2017-10-05 積水化学工業株式会社 Ｔａｉｋｏウエハ保護用テープ及びｔａｉｋｏウエハの処理方法

Also Published As

Publication number Publication date
CN111599679A (zh) 2020-08-28

Similar Documents

Publication Publication Date Title
EP3123510B1 (en) Capacitor structure
CN111599679B (zh) 半导体器件的金属化方法
CN106298512A (zh) 一种快恢复二极管及其制备方法
US20140070265A1 (en) Fast switching igbt with embedded emitter shorting contacts and method for making same
CN117253790B (zh) Igbt器件的制作方法及igbt器件
CN111276542B (zh) 沟槽型mos器件及其制造方法
US10249499B2 (en) Method for manufacturing a semiconductor device comprising a thin semiconductor wafer
CN101604660A (zh) 台型半导体装置及其制造方法
CN106024701B (zh) 沟槽功率器件及制作方法
CN111540683A (zh) 功率器件的制作方法
CN114823367A (zh) 一种半导体功率器件的制造方法
CN114823368A (zh) 一种功率器件的制造方法
CN111540682A (zh) Igbt器件的制造方法
CN111540680A (zh) 应用于igbt器件的化镀方法
CN111540681A (zh) 应用于igbt芯片的金属化方法
CN111540678A (zh) Rc igbt器件及其制造方法
CN117497407B (zh) Igbt器件的形成方法及igbt器件
CN117524870B (zh) 一种晶圆加工方法及晶圆
KR101822166B1 (ko) 전력용 반도체의 제조방법
KR20110084106A (ko) 매설 금속 구조를 사용하여 상호연결된 수직 고위측 ｐｍｏｓ 및 수직 저위측 ｎｍｏｓ를 구비하는 단일체형 출력 스테이지
US20230326995A1 (en) Manufacturing process of a vertical-channel semiconductor device and vertical-channel semiconductor device
CN109860098B (zh) 一种soi器件结构及其制备方法
CN107818916B (zh) 压接式igbt器件正面金属电极结构的制备方法
CN103608896A (zh) 半导体装置的制造方法
CN117253791A (zh) Igbt器件的制作方法及igbt器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant