KR101822166B1 - 전력용 반도체의 제조방법 - Google Patents

전력용 반도체의 제조방법 Download PDF

Info

Publication number
KR101822166B1
KR101822166B1 KR1020170099432A KR20170099432A KR101822166B1 KR 101822166 B1 KR101822166 B1 KR 101822166B1 KR 1020170099432 A KR1020170099432 A KR 1020170099432A KR 20170099432 A KR20170099432 A KR 20170099432A KR 101822166 B1 KR101822166 B1 KR 101822166B1
Authority
KR
South Korea
Prior art keywords
region
film
oxide film
forming
igbt
Prior art date
Application number
KR1020170099432A
Other languages
English (en)
Other versions
KR20170093773A (ko
Inventor
이태복
Original Assignee
이태복
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이태복 filed Critical 이태복
Priority to KR1020170099432A priority Critical patent/KR101822166B1/ko
Publication of KR20170093773A publication Critical patent/KR20170093773A/ko
Application granted granted Critical
Publication of KR101822166B1 publication Critical patent/KR101822166B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 IGBT의 단점인 동작 특성을 개선을 위하여 IGBT의 일부분을 파워모스펫로 대체하여 IGBT와 파워모스펫을 동일한 반도체 기판상에 병렬로 형성하는 전력용 반도체 장치로 디바이스 실리콘 기판상에 IGBT의 콜렉터와 파워모스펫의 드레인을 형성하고 핸들링실리콘 기판을 실리콘직접본딩 기술로 두 실리콘 기판을 본딩하여 드레인과 콜렉터 영역이 매몰층 형태로 형성한 후 디바이스실리콘 기판을 필요한 두께를 남기고 밀러 폴리싱한다. 디바이스기판 상에 파워모스펫을 제작하면 IGBT와 파워모스펫이 병렬로 내장된 전력용 반도체 소자를 만들 수 있다. 이와 같은 방법은 IGBT의 콜렉터 영역과 파워모스펫의 드레인 영역을 미리 형성하여 그라인딩 후 얇아진 기판은 후면부 메탈 공정만 진행하게 되어 기판의 깨어지는 문제의 발생을 최소화하고 얇아진 기판으로 뛰어난 열특성을 가진다. 뿐만아니라 모든 공정을 일반적인 반도체 장비를 사용하여 가공이 가능하기 때문에 추가적인 투자를 최소화하여 원가 경쟁력을 가진다. 또한 IGBT와 파워모스펫을 하나의 가드링 내부에 형성하기 때문에 칩의 크기를 줄일 수 있는 것을 특징으로 한다.

Description

전력용 반도체의 제조방법{Method for manufacturing a power semiconductor device}
본 발명은 전력용 반도체의 제조 기술에 관한 것으로서, 보다 상세하게는 IGBT(Insulate Gate Bipolar Transistor)와 파워모스펫(Power MOSFET)의 장점인 뛰어난 구동능력과 낮은 온저항(Rdson) 및 빠른 동작속도에 원가절감과 뛰어난 열특성을 얻기 위하여 IGBT와 파워모스펫을 병렬로 하나의 칩(Chip) 내에 형성하는 것으로 가공성과 원가 절감을 위하여 디바이스웨이퍼 상에 IGBT의 콜렉터 영역과 파워모스펫의 드레인 영역을 가장 먼저 형성하고, 뛰어난 발열 특성을 위하여 디바이스웨이퍼와 핸들링웨이퍼를 실리콘직접접합(SDB : Silicon Direct Bonding) 공정으로 본딩하여 디바이스웨이퍼 상에 반도체 전력소자를 만들고 완성단계에서 핸들링웨이퍼를 제거하여 IGBT의 콜렉터 및 파워모스펫의 드레인 전극을 형성하는 방법으로 얇은 두께의 반도체 전력 소자를 제조하는 전력용 반도체의 제조 방법에 관한 것이다.
전력용 반도체의 제조방법에 있어서, 파워모스펫은 동작속도가 빠른 특성을 가지고 있으나 상대적으로 전류 구동 능력이 떨어진다. 구동능력을 보완하기 위하여 쿨모스(CollMOS) 또는 슈퍼 정션(Super-Junction) 모스펫을 사용한다. 하지만 상대적으로 제조가 어렵고 원가가 월등히 높아진다. 또한 IGBT는 구동 능력이 월등하지만 동작속도가 상대적으로 느리다.
도 1은 종래 기술에 따른 IGBT의 단면 구조도의 일실시예이다. 이를 통상적으로 RCIGBT(Reverse Conducting Insulated Gate Bipolar Transistor)라고 부른다.
RCIGBT는 IGBT와 파워모스펫을 동시에 하나의 가드링 내부에 두 개의 소자를 만드는 것과 동일하다. RCIGBT는 저농도 에피택셜층의 기판상에 파워모스펫의 소오스와 게이트를 형성한 후 전면부의 메탈을 완성하고 후면부를 그라인딩(Grinding)하여 기판을 얇게 만들고 후면부에 파워모스펫의 드레인 영역과 IGBT의 콜렉터 영역을 감광막 도포, 패턴 형성 공정과 이온 주입, 감광막의 제거 그리고 전면부 메탈의 용융을 방지하면서 충분한 드라이브인을 위한 레이저(LASER: Light Amplification by Stimulated Emission of Radiation) 열처리 방법에 의해 완성된다. 후면 가공 과정에서 얇은 기판의 가공으로 특별한 보호 장치를 사용하여야 한다. 또한, 고농도의 드레인과 콜렉터 영역을 형성한 후 열처리 공정에서는 전면부가 알루미늄으로 이루어져 전면부 메탈의 용융이 발생하지 않도록 레이저 열처리와 같이 제한적인 열처리 공정이 진행되어야 한다. 결과적으로 비싼 생산비가 필요한 장치를 사용하게 되어 원가를 크게 증가시키는 원인이 된다. 한편 IGBT와 환류 다이오드(freewheeling Diode) 두개의 소자를 병렬로 배치하는 방법에 비해 소자의 두께가 상대적으로 훨씬 얇기 때문에 열방출 특성이 뛰어나다. 또한 환류 다이오드가 턴온(turn on)시 동작을 하지 않는 반면 파워모스펫은 턴온시에도 동작하기 때문에 뛰어난 턴온 동작 특성을 나타낸다. 뿐만 아니라 IGBT와 환류 다이오드(freewheeling Diode)를 병렬로 배치하는 방법은 각 소자의 내압을 얻기 위해 최외곽에 가드링 영역이 각각 따로 필요하기 때문에 하나의 가드링 내부에 IGBT와 파워모스펫이 내장되는 RCIGBT(Reverse Conducting Insulted Gate Bipolar Transistor)가 상대적으로 전체 소자 크기가 작다. 이때 가드링의 영역은 내압이 증가할수록 넓어지게 되고 작게는 수백 마이크론에서 수밀리미터까지 사용되기도 한다.
결과적으로 RCIGBT는 열특성과 동작 특성이 뛰어나지만 제조 원가가 비싸고 IGBT와 환류 다이오드(freewheeling Diode)를 병렬로 배치하여 패키지하는 방법은 제조상의 어려움이 없지만 열특성과 동작 특성이 나쁘다.
본 발명이 해결하고자 하는 기술적 과제는, IGBT에 파워모스펫을 병렬로 내장하는 RCIGBT에서 기판을 얇게 만들고, 얇은 기판 상태로 후면부에 파워모스펫의 드레인 영역과 IGBT의 콜렉터 영역을 감광막 도포, 패턴 형성, 이온 주입, 감광막의 제거 그리고 전면부 메탈의 용융을 방지하면서 충분한 드라이브인을 위한 레이저(LASER: Light Amplification by Stimulated Emission of Radiation) 열처리 공정의 반복과 후면 금속 공정으로 완성된다. 이와 같은 공정을 진행함으로써 기판이 쉽게 파괴되고 원가 상승의 원인이 된다. 뿐만 아니라 일반적인 반도체 제조 공장에서는 생산이 불가능하다.
한편으로 IGBT와 환류 다이오드(freewheeling Diode) 두 개의 소자를 병렬로 배치하는 방법은 각 소자의 내압을 얻기 위해 최외곽에 가드링 영역이 각각 따로 필요하기 때문에 전체 소자의 크기가 증가되고 소자의 두께가 상대적으로 높아 발열 특성이 나쁘고 패키지시 추가의 내부 배선이 필요하게 된다. 이는 신뢰성 문제를 유발시킬 수 있다.
상기와 같은 단점들을 보완하여 하나의 칩에 IGBT와 파워모스펫을 병렬로 탑재하고 얇은 기판 상태에서의 공정 진행을 최소화하여 깨어짐을 줄여 발열 특성과 동작 속도의 개선 그리고 제조 원가를 줄일 수 있는 전력용 반도체의 제조방법을 제공하는데 있다.
상기 기술적 과제를 이루기 위한 본 발명에 따른 전력용 반도체의 제조 방법은 IGBT와 파워모스펫을 동일한 반도체 기판상에 병렬로 형성하는 전력용 반도체의 제조 방법에 있어서, 일정 농도의 N-형 불순물을 가지는 디바이스 실리콘 기판상에 박막산화막을 형성하는 단계; IGBT의 콜렉터 P+형의 고농도 불순물을 이온주입하는 단계; 제1감광막을 도포하는 단계; 파워모스펫의 드레인 N+형의 고농도 불순물을 선택적으로 주입하기 위하여 매몰층 패턴을 형성하는 단계; N+형의 고농도 불순물을 이온주입하는 단계; 제1감광막을 제거하는 단계; P+형의 고농도 불순물과 N+형의 고농도 불순물을 열처리하여 확산하는 단계; 제품 제조 과정에서 얇은 디바이스 실리콘 기판을 안정적으로 공정 진행하기 위하여 사용하는 핸들링실리콘기판 상에 본딩산화막을 형성하는 단계; 디바이스실리콘 기판과 핸들링실리콘 기판을 본딩하는 단계; 디바이스실리콘 기판을 폴리싱 또는 그라인딩과 폴리싱으로 적정 두께만큼 남기고 제거하는 단계; 초기산화막을 형성하는 단계; 실리콘질화막을 형성하는 단계; 제2감광막을 도포하는 단계; 액티브 패턴을 형성하는 단계; 개구된 영역의 실리콘질화막을 식각하는 단계; 제2감광막을 제거하는 단계; 남아있는 실리콘질화막을 사용하여 선택적으로 제1필드산화막을 성장시키는 단계; 실리콘질화막을 제거하는 단계; JFET 이온주입 영역을 확산하는 단계; 초기산화막과 제1필드산화막을 제거하는 단계; 제2필드산화막을 성장시키는 단계; 제3감광막을 도포하는 단계; 트렌치패턴을 형성하는 단계; 개구된 제2필드산화막을 식각하는 단계; 제3감광막을 제거하는 단계; 희생산화막을 성장시키는 단계; 희생산화막을 제거하는 단계; 게이트산화막을 형성하는 단계; 도핑된 게이트 폴리실리콘을 적층하는 단계; 에치백이나 CMP로 트렌치 내부의 도핑된 폴리실리콘을 남기고 식각하는 단계; 제4감광막을 도포하는 단계; 액티브패턴을 형성하는 단계; 개구된 제2필드산화막을 식각하는 단계; 제4감광막을 제거하는 단계; 스크린산화막을 성장시키는 단계; P- 바디 및 가드링 이온주입을 진행하는 단계; 확산 공정으로 P- 바디 영역과 가드링 영역을 형성하는 단계; 제5감광막을 도포하는 단계; N+ 소오스 패턴을 형성하는 단계; N+ 소오스 이온주입을 진행하는 단계; 제5감광막을 제거하는 단계; 제6감광막을 도포하는 단계; P+ 소오스 패턴을 형성하는 단계; P+ 소오스 이온주입을 진행하는 단계; 제6감광막을 제거하는 단계; 층간절연막을 적층하는 단계; 층간절연막을 리플로우하는 단계; 제7 감광막을 도포하는 단계; 콘택 패턴을 형성하는 단계; 콘택 식각으로 층간절연막을 식각하는 단계; 제7 감광막을 제거하는 단계; 메탈층을 적층하는 단계; 제8 감광막을 도포하는 단계; 전면부 메탈 패턴을 형성하는 단계: 메탈 식각으로 전면부 메탈을 식각하는 단계; 제8 감광막을 제거하는 단계; 핸들링 기판의 후면부를 그라인딩하는 단계; 핸들링 기판을 식각하는 단계; 핸들링 기판의 본딩산화막과 박막산화막을 식각하는 단계; 디바이스 실리콘기판의 후면부에 메탈을 적층하는 단계를 포함하는 것을 특징으로 한다.
바람직하게는, P+ 콜렉터 영역의 고농도 불순물의 농도보다 N+ 드레인의 고농도 불순물의 농도가 더 높게 형성하는 것이 가능하다.
바람직하게는, P+ 콜렉터 영역의 고농도 불순물을 이온주입이 아닌 도핑 방법으로 형성하는 것이 가능하다.
바람직하게는, N+ 드레인 영역의 고농도 불순물을 이온주입이 아닌 도핑 방법으로 형성하는 것이 가능하다.
바람직하게는, P+ 콜렉터영역과 N+ 드레인 영역을 전기적인 특성에 맞추어 면적비를 조정하여 형성하는 것이 가능하다.
바람직하게는, P+ 콜렉터 영역과 N+ 드레인 영역을 상기의 방법들로 만들고 나머지 영역인 파워모스펫의 소오스 영역(IGBT의 에미터) 및 N- 드레인(IGBT의 베이스) 그리고 게이트를 포함하는 영역을 다른 방법 및 다른 구조로 바꾸어 형성하는 것이 가능하다.
바람직하게는, IGBT의 콜렉터 P+형의 고농도 불순물을 이온주입하기 전에 N 형의 중농도 불순물을 주입하고 드라이브인하여 필드스탑(Field Stop)형 RCIGBT를 제조하는 것이 가능하다.
바람직하게는, 공정 순서를 바꾸어 N+ 드레인 영역을 먼저 형성하고 P+ 콜렉터 영역의 불순물의 농도를 N+ 드레인의 영역의 고농도 불순물의 농도보다 높게 형성하는 방법도 가능하다.
본 발명에 따른 전력용 반도체의 제조방법에 따르면, IGBT와 파워모스펫이 병렬로 하나의 칩에 탑재되어 있어, 두 소자의 비율과 칩의 크기를 적절히 선택하는 경우 파워 구동 능력과 동작 속도 그리고 발열 특성등 두 소자가 가지고 있는 장점을 활용하여 원가 절감의 경쟁력 있는 제품을 제조할 수 있다. 다른 한편으로는 방열 특성이 뛰어난 RCIGBT의 제조를 위해 고가의 특수한 장비를 추가로 투자할 필요가 없이 안정적인 SOI(Silicon On Insulator) 웨이퍼(Wafer)를 사용하여 현재 전력소자 제품을 생산하는 공장에서 생산이 가능하다. 이로 인하여 상대적으로 저렴한 가격으로 RCIGBT와 같은 고성능 제품의 대량 생산과 공급에 따른 시장 확대가 가능하게 된다.
도 1은 종래 기술에 따른 RCIGBT의 단면 구조도의 일실시예이다.
도 2는 본 발명의 전력용 반도체의 제조 방법에 따라 제조된 전력용 반도체의 단면도이다.
도 3a 내지 도 3n은, 본 발명의 실시예에 따라 제조된 IGBT와 파워모스펫이 병렬로 하나의 칩에 탑재되어 있는 전력용 반도체의 단면 공정도이다 .
이하, 본 발명의 실시예에 따른 IGBT와 파워모스펫이 병렬로 하나의 칩에 탑재되어 있는 전력용 반도체 장치의 제조 방법을 본 발명의 구체적인 실시예 도면을 참조하여 상세히 설명하도록 한다.
도 2는 본 발명의 전력용 반도체의 제조 방법에 따라 제조된 전력용 반도체 의 단면도이다.
도 2를 참조하면, 하나의 칩상에 파워모스펫의 N+ 소오스(320), P+ 소오스(322), P-바디(318), 게이트 폴리실리콘(315) 그리고 N- 드레인(303) 및 파워모스펫의 N+ 드레인(307)이 형성되어 있고 동시에 IGBT의 N+ 에미터(320), P+ 에미터(322), P- 바디(318), 게이트 폴리실리콘(315), N- 베이스(303) 그리고 P+ 콜렉터(305)가 동시에 병렬로 형성되어 있다. 또한 소자의 소오스와 에미터 영역은 전면부 메탈(326) 영역에 공통 연결되어 있고 드레인과 콜렉터는 후면부 메탈(328) 영역에 공통으로 연결되어 있다.
이하, 본 발명의 실시예에 따른 전력용 반도체의 제조 방법을 도 3a 내지 도 3n을 참조하여 상세히 설명하기로 한다. 도 2의 부분과 동일 구성 및 동일 작용을 가진 부분에 대해서는 동일 부호를 부여하기로 한다.
도 3a를 참조하면, 먼저 핸들링실리콘 기판(301)상에 본딩산화막(302)을 성장시킨다. 한편 N-형의 디바이스실리콘 기판(303)상에 박막산화막(304)을 성장시키고 P+형의 불순물을 전면 이온주입으로 IGBT의 콜렉터 영역(305)을 형성한다. 다음은 제1감광막을 도포하고 N+형의 이온주입으로 드레인 영역(306)을 형성한다. 제1감광막을 제거하고 드레인 영역과 콜렉터 영역을 확산 공정으로 형성한다. 여기서 드레인 영역과 콜렉터 영역은 불순물 도핑과 확산 공정으로 형성하는 것도 가능하다. 핸들링웨이퍼 상의 본딩산화막 두께는 수백Å에서 수천Å 범위까지 가능하다. 또한 박막산화막은 수십Å에서 수천Å 범위까지 가능하다. 불순물 확산 온도는 900℃ 이상이 적당하고 일반적으로 1300℃를 초과하지 않는다. 진행시간은 온도와 확산 깊이에 따라 30분 이상 수십 시간까지 진행이 가능하다. 그리고 파워모스펫의 N+ 드레인 영역과 IGBT의 P+ 콜렉터 영역의 비율은 최종 제품의 요구 특성에 의해 결정된다. 한편 IGBT의 P+ 콜렉터 영역을 형성하기 전에 N형의 중농도 이온 주입과 확산 공정으로 필드스탑(Field Stop) 영역을 추가 형성하는 것도 가능하다. 또한 파워모스펫의 N+ 드레인 영역을 먼저 형성하고 사진 공정으로 IGBT의 P+ 콜렉터 영역을 선택적으로 형성하는 방법도 가능하다. 이 때 IGBT의 P+ 콜렉터 영역의 불순물 농도가 파워모스펫의 N+ 드레인 영역의 불순물 농도보다 높게 형성된다. 이어서 도 3b를 참조하면, 핸들링실리콘 기판과 디바이스실리콘 기판의 전면부를 실리콘 직접 본딩(SDB: Silicon Direct Bonding) 방법으로 SOI 웨이퍼를 제조한다. 다음은 디바이스실리콘 기판(303)을 필요한 두께만 남기고 밀러폴리싱(Mirror Polishing)으로 제거한다. 이후 디바이스실리콘 기판상에 전력소자를 형성하는 공정을 진행한다.
삭제
다음은 도 3c와 같이 디바이스실리콘 기판 상부에 초기산화막(308)을 성장시키고 실리콘질화막(309)를 적층한다. 다음은 제2감광막(310)을 도포하고 액티브 패턴을 형성한다. 개구된 영역의 실리콘질화막(309)을 식각한다. 여기서 초기산화막(308)은 100Å내지 1000Å 범위의 두께를 가지는 것이 바람직하다. 그리고 실리콘질화막(309)은 500Å내지 2000Å 범위의 두께를 가지는 것이 바람직하다.
계속하여 도 3d와 같이 제2감광막(310)을 제거하고, 남은 실리콘질화막(309)을 이용하여 제1 필드산화막(311)을 선택적으로 성장시킨다. 여기서 필드산화막(311)은 500Å내지 15000Å 범위의 두께를 가지는 것이 바람직하다.
다음은 도 3e와 같이 실리콘질화막(309)를 제거하고, N형의 JFET 이온주입(도면에는 동일 도전형으로 표시하지 않음)후 드라이브인 공정을 진행 한다. 다음은 초기산화막(308)과 제1필드산화막(311)을 제거한다. 다음은 제2필드산화막(312)을 형성하고 제3감광막(313)을 도포한다. 다음은 트랜치패턴을 형성하고 개구된 영역을 실리콘트렌치 식각 한다. 여기서 N-형의 JFET 이온주입은 5.0e11(atoms/㎠)~ 1.0e13(atoms/㎠) 범위를 가지는 것이 바람직하고 확산 온도는 900℃~1250℃의 범위로 30분~12시간의 확산 시간을 가지는 것이 바람직하다. 제2필드산화막(312)은 2000Å~15000Å 범위의 두께를 가지는 것이 바람직하다.
다음은 도 3f와 같이 제3감광막을 제거한다. 다음은 희생산화막을 성장시킨 후 제거한다. 게이트산화막(314)을 형성하고 게이트 폴리실리콘을 적층한 후, 에치백 또는 CMP(Chemical Mechanical Polishing) 공정으로 트랜치 내부의 폴리실리콘만 남기고 게이트 폴리실리콘층(315)을 형성한다. 여기서 희생산화막은 300Å~3000Å 범위의 두께를 가지고 게이트산화막(314) 300Å~1500Å 범위의 두께를 가지는 것이 바람직하다. 또한 폴리실리콘층은 도핑 방법이나 이온주입 방법으로 도전체를 만든다.
이어서 도 3g에서 제4감광막(316)을 도포하고 액티브 패턴을 형성한다. 다음은 개구된 영역의 제2필드산화막(312)을 식각한다. .
다음은 도 3h를 살펴보면, 제4감광막(316)을 제거하고 스크린산화막(317)을 성장시킨다. 다음은 이온주입과 확산 공정으로 P- 바디 영역(318)을 형성한다. 여기서 스크린산화막은 100Å~1000Å 범위의 두께를 가지고 게이트산화막(314)은 300Å~1500Å 범위의 두께를 가지는 것이 바람직하다. P- 바디 이온주입은 1.0e13(atoms/㎠)~ 1.0e14(atoms/㎠) 범위를 가지는 것이 바람직하고 확산 온도는 1000℃~1200℃의 범위로 30분~6시간의 확산 시간을 가지는 것이 바람직하다.
계속하여 도 3i는 제5감광막(319)을 도포하고 N+ 소오스 패턴을 형성한다. 다음은 N+ 소오스 이온주입을 진행하여 N+ 소오스 영역(320)을 형성한다. N+ 소오스 이온주입은 1.0e15(atoms/㎠)~ 1.0e16(atoms/㎠) 범위를 가지는 것이 바람직하고 확산 온도는 900℃~1100℃의 범위로 30분~2시간의 확산 시간을 가지는 것이 바람직하다.
다음은 도 3j를 참조하여 설명하면, 제5감광막(319)을 제거하고, 제6감광막(321)을 도포한 후 P+ 소오스 패턴을 형성한다. 다음은 P+ 이온주입으로 P+ 소오스 영역(322, P- 바디와 동일 도전형으로 도면상에 표시되지 않음)을 형성한다. P+ 소오스 이온주입은 5.0e14(atoms/㎠)~ 5.0e15(atoms/㎠) 범위를 가지는 것이 바람직하다.
다음은 도 3k를 참조하여 설명하면, 제6감광막(321)을 제거한 후 층간절연막으로 고온산화막(323)과 보론포스포러스 실리카글래스(324, BPSG)를 적층한다. 여기서 고온 산화막은(319)은 불순물이 도핑되지 않은 산화막이 바람직하고 두께는 500Å~3000Å의 두께를 가지는 것이 바람직하다. 보론포스포러스 실리카글래스(324, BPSG)는 5000Å~15000Å의 두께를 가지는 것이 바람직하다.
다음은 평탄화를 위하여 보론포스포러스 실리카글래스 플로우 공정을 진행한다. 보론포스포러스 실리카글래스 플로우 공정은 850~1100℃ 온도로 30분에서 2시간 정도의 조건을 가지는 것이 바람직하다. 또한 보론포스포러스 실리카글래스(BPSG, 320)를 포스포러스 실리카글래스(PSG)로 사용할 수 있다.
다음은 도 3l을 참조하여 설명하면, 제7감광막(325)을 도포하고 콘택 패턴을 형성한 후 개구된 영역의 보론포스포러스 실리카글래스(324)와 고온산화막(323)을 차례로 식각한다.
이어서 도 3m을 참조하여 설명하면, 제7감광막을 제거하고 메탈층(326)을 적층한다. 제8감광막(327)을 도포하고 메탈 패턴을 형성한다.
다음은 개구된 영역의 메탈을 식각한다. 여기서 메탈의 적층 두께는 전류량이나 와이어 조건에 따라 5000Å~50000Å 범위의 두께를 가지는 것이 바람직하다.
계속하여 도 3n을 참조하여 설명하면, 제8감광막을 제거하고 전면부에 테이프(Tape)를 부착하고 핸들링실리콘 기판(301)과 본딩산화막(302) 그리고 박막산화막(304)를 제거한다. 다음은 테이프를 제거하고 후면부 금속막(328)을 형성한다.
이상에서는 본 발명에 대한 기술 사상을 첨부 도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시 예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 이라면 누구나 본 발명의 기술적 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.
301 : 핸들웨이퍼 302 : 본딩산화막
303 : 디바이스웨이퍼 305 : IGBT의 콜렉터
307 : 파워모스펫의 드레인 308 : 초기산화막
311 : 필드산화막 312 : 액티브산화막
314 : 게이트산화막 315 : 게이트폴리실리콘
318 : P- 바디 320 : N+ 소오스
322 : P+ 소오스 323 : 고온산화막
324 : 보론포스포러스 실리카글래스 326 : 전면부 메탈
328 : 후면부 메탈

Claims (8)

  1. IGBT(Insulate Gate Transistor)와 파워모스펫(Power MOSFET)을 동일한 반도체 기판상에 병렬로 형성하는 전력용 반도체의 제조 방법에 있어서,
    일정 농도의 N-형 불순물을 가지는 디바이스실리콘 기판상에 박막산화막을 형성하는 단계;
    상기 박막산화막의 상부에 상기 IGBT의 콜렉터 영역을 형성한 후 상기 IGBT의 콜렉터 영역에 P+형의 고농도 불순물을 이온주입하는 단계;
    상기 IGBT의 콜렉터 영역의 상부에 제1감광막을 도포하는 단계;
    상기 파워모스펫의 드레인 영역에 N+형의 고농도 불순물을 선택적으로 주입하기 위하여 상기 드레인 영역에 매몰층 패턴을 형성하는 단계;
    상기 N+형의 고농도 불순물을 이온주입하는 단계;
    상기 제1감광막을 제거하는 단계;
    상기 P+형의 고농도 불순물과 상기 N+형의 고농도 불순물을 열처리하여 확산하는 단계;
    제품 제조 과정에서 얇은 디바이스 실리콘 기판의 공정을 안정적으로 진행하기 위하여 사용하는 핸들링실리콘 기판 상에 본딩산화막을 형성하는 단계;
    상기 디바이스실리콘 기판과 상기 핸들링실리콘 기판을 본딩하는 단계;
    상기 디바이스실리콘 기판을 폴리싱 또는 그라인딩과 폴리싱으로 미리 설계된 두께만큼 남기고 제거하는 단계;
    상기 디바이스 실리콘 기판의 상부에 초기산화막을 형성하는 단계;
    상기 초기산화막의 상부 일측 영역에 실리콘질화막을 형성하는 단계;
    상기 실리콘질화막의 상부에 제2감광막을 도포하는 단계;
    상기 제2감광막의 상부에 액티브 패턴을 형성하는 단계;
    상기 실리콘질화막 중에서 개구된 영역의 실리콘질화막을 식각하는 단계;
    상기 제2 감광막을 제거하는 단계;
    상기 실리콘질화막 중에서 남아있는 실리콘질화막을 사용하여 선택적으로 제1필드산화막을 성장시키는 단계;
    상기 실리콘질화막을 제거하는 단계;
    상기 실리콘질화막을 제거한 후 그 실리콘질화막이 제거된 영역에 JFET 이온을 주입하는 JFET 이온주입 단계;
    N형의 JFET 이온주입 영역을 확산하는 단계;
    상기 초기산화막과 상기 제1필드산화막을 제거하는 단계;
    상기 초기산화막과 상기 제1필드산화막이 제거된 영역에 제2필드산화막을 성장시키는 단계;
    상기 제1필드산화막의 상부에 제3감광막을 도포하는 단계;
    상기 제3감광막의 상부에 트렌치패턴을 형성하는 단계;
    상기 제2필드산화막 중에서 개구된 제2필드산화막을 식각하는 단계;
    상기 트렌치패턴 영역에서 상기 제3감광막을 제거하는 단계;
    상기 제3감광막이 제거된 영역에 희생산화막을 성장시키는 단계;
    상기 희생산화막을 제거하는 단계;
    상기 희생산화막이 제거된 영역에 게이트산화막을 형성하는 단계;
    상기 게이트산화막의 상부에 도핑된 게이트 폴리실리콘을 적층하는 단계;
    에치백이나 CMP(Chemical Mechanical Polishing)로 트렌치 내부의 도핑된 폴리실리콘을 남기고 식각하는 단계;
    상기 식각된 제2필드산화막의 상부에 제4감광막을 도포하는 단계;
    상기 제4감광막의 상부에 액티브패턴을 형성하는 단계;
    상기 제2필드산화막 중에서 개구된 제2필드산화막을 식각하는 단계;
    상기 제4감광막을 제거하는 단계;
    상기 제4감광막이 제거된 영역에 스크린산화막을 성장시키는 단계;
    상기 스크린산화막을 대상으로 P- 바디 및 가드링 이온주입을 진행하는 단계;
    확산 공정으로 상기 도핑된 폴리실리콘의 주변에 P- 바디 영역과 가드링 영역을 형성하는 단계;
    상기 가드링 영역의 상부에 제5감광막을 도포하는 단계;
    상기 P- 바디 영역에 N+ 소오스 패턴을 형성하는 단계;
    상기 N+ 소오스 패턴에 N+ 소오스 이온주입을 진행하는 단계;
    상기 제5감광막을 제거하는 단계;
    상기 제5감광막이 제거된 영역에 제6감광막을 도포하는 단계;
    P+ 소오스 패턴을 형성하는 단계;
    상기 P+ 소오스 패턴에 P+ 소오스 이온주입을 진행하는 단계;
    상기 제6감광막을 제거하는 단계;
    상기 제6감광막이 제거된 영역의 상부에 층간절연막을 적층하는 단계;
    상기 층간절연막을 리플로우하는 단계;
    상기 층간절연막이 리플로우된 영역에 제7 감광막을 도포하는 단계;
    콘택 패턴을 형성하는 단계;
    콘택 식각으로 상기 층간절연막을 식각하는 단계;
    상기 제7 감광막을 제거하는 단계;
    상기 제7 감광막이 제거된 영역에 메탈층을 적층하는 단계;
    상기 메탈층의 상부에 제8 감광막을 도포하는 단계;
    상기 제8감광막을 제거한 후 상기 제8감광막이 제거된 전면부에 전면부 메탈 패턴을 형성하는 단계:
    메탈 식각으로 상기 전면부 메탈을 식각하는 단계;
    상기 제8 감광막을 제거하는 단계;
    상기 핸들링실리콘 기판의 후면부를 그라인딩하는 단계;
    상기 핸들링실리콘 기판을 식각하는 단계;
    상기 본딩산화막과 상기 박막산화막을 식각하는 단계; 및
    상기 디바이스 실리콘기판의 후면부에 메탈을 적층하는 단계를 포함하는 것을 특징으로 하는 전력용 반도체의 제조 방법.
  2. 제 1항에 있어서, 상기 P+형의 고농도 불순물의 농도보다 상기 N+형의 고농도 불순물의 농도를 더 높게 형성하는 것을 특징으로 하는 전력용 반도체의 제조 방법.
  3. 제 1항에 있어서, 상기 P+형의 고농도 불순물은 도핑 방법으로 형성된 것을 특징으로 하는 전력용 반도체의 제조 방법.
  4. 제 1항에 있어서, 상기 N+형의 고농도 불순물을 도핑 방법으로 형성하는 것을 특징으로 하는 전력용 반도체의 제조 방법.
  5. 삭제
  6. 제 1항 내지 제4항 중 어느 한 항에 있어서, 상기 콜렉터 영역과 상기 드레인 영역을 상기 전력용 반도체의 제조 방법으로 형성하고, 나머지 영역인 고농도 소오스 영역, 드레인 영역 및 게이트 영역은 다른 방법으로 형성하는 것을 특징으로 하는 전력용 반도체의 제조 방법.
  7. 제 1항에 있어서, 상기 드레인 영역과 상기 콜렉터 영역이 개구되도록 후면부 그라인딩을 진행하고 후면부 메탈을 형성하는 것을 특징으로 하는 전력용 반도체의 제조 방법.
  8. 제 1항에 있어서, 상기 드레인 영역의 고농도 불순물의 농도보다 상기 콜렉터 영역의 고농도 불순물의 농도를 더 높게 형성하는 것을 특징으로 하는 전력용 반도체의 제조 방법.
KR1020170099432A 2017-08-07 2017-08-07 전력용 반도체의 제조방법 KR101822166B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170099432A KR101822166B1 (ko) 2017-08-07 2017-08-07 전력용 반도체의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170099432A KR101822166B1 (ko) 2017-08-07 2017-08-07 전력용 반도체의 제조방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020150049978A Division KR20160120871A (ko) 2015-04-09 2015-04-09 전력용 반도체 장치 및 제조방법

Publications (2)

Publication Number Publication Date
KR20170093773A KR20170093773A (ko) 2017-08-16
KR101822166B1 true KR101822166B1 (ko) 2018-01-25

Family

ID=59752504

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170099432A KR101822166B1 (ko) 2017-08-07 2017-08-07 전력용 반도체의 제조방법

Country Status (1)

Country Link
KR (1) KR101822166B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091344A (ja) 1998-09-16 2000-03-31 Hitachi Ltd 絶縁ゲート型半導体装置およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091344A (ja) 1998-09-16 2000-03-31 Hitachi Ltd 絶縁ゲート型半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR20170093773A (ko) 2017-08-16

Similar Documents

Publication Publication Date Title
EP2223341B1 (en) Method for manufacturing a reverse-conducting semiconductor device
TWI543266B (zh) 半導體元件及其製造方法
US8492792B2 (en) Semiconductor device and manufacturing method thereof
US9941383B2 (en) Fast switching IGBT with embedded emitter shorting contacts and method for making same
TWI402985B (zh) 絕緣閘雙極電晶體與二極體之整合結構及其製作方法
US8536003B2 (en) Method for fabricating semiconductor power device
US8557678B2 (en) Method for manufacturing semiconductor substrate of large-power device
US7713794B2 (en) Manufacturing method of a semiconductor device
US10134886B2 (en) Insulated gate bipolar device and manufacturing method thereof
KR20120127055A (ko) 절연 게이트 바이폴라 트랜지스터의 제조 방법
US10249499B2 (en) Method for manufacturing a semiconductor device comprising a thin semiconductor wafer
US20160211258A1 (en) Reverse-Conducting Gated-Base Bipolar-Conduction Devices and Methods with Reduced Risk of Warping
KR20010032149A (ko) 반도체 소자 및 반도체 소자 제조 방법
KR101822166B1 (ko) 전력용 반도체의 제조방법
JP5301091B2 (ja) 半導体装置の製造方法
KR20160120871A (ko) 전력용 반도체 장치 및 제조방법
JP2008103562A (ja) 半導体装置の製造方法
KR101490350B1 (ko) 전력용 반도체 장치 및 제조방법
KR20160120872A (ko) 전력용 반도체 장치 및 제조방법
KR20150144035A (ko) 전력용 반도체 장치 및 제조방법
JP5682096B2 (ja) 半導体装置およびその製造方法
US20230326995A1 (en) Manufacturing process of a vertical-channel semiconductor device and vertical-channel semiconductor device
US10546948B1 (en) Electronic device including an insulated gate bipolar transistor having a field-stop region and a process of forming the same
WO2023048122A1 (ja) 半導体装置および電力変換装置
CN115332185A (zh) 一种功率半导体晶圆及制备方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant