CN117253790B - Igbt器件的制作方法及igbt器件 - Google Patents

Igbt器件的制作方法及igbt器件 Download PDF

Info

Publication number
CN117253790B
CN117253790B CN202311532215.3A CN202311532215A CN117253790B CN 117253790 B CN117253790 B CN 117253790B CN 202311532215 A CN202311532215 A CN 202311532215A CN 117253790 B CN117253790 B CN 117253790B
Authority
CN
China
Prior art keywords
wafer
hydrogen
igbt device
igbt
containing layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311532215.3A
Other languages
English (en)
Other versions
CN117253790A (zh
Inventor
吕昆谚
黄任生
颜天才
杨列勇
陈为玉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuyuan Semiconductor Technology Qingdao Co ltd
Original Assignee
Wuyuan Semiconductor Technology Qingdao Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuyuan Semiconductor Technology Qingdao Co ltd filed Critical Wuyuan Semiconductor Technology Qingdao Co ltd
Priority to CN202311532215.3A priority Critical patent/CN117253790B/zh
Publication of CN117253790A publication Critical patent/CN117253790A/zh
Application granted granted Critical
Publication of CN117253790B publication Critical patent/CN117253790B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种IGBT器件的制作方法及IGBT器件,其中,IGBT器件的制作方法,包括以下步骤:提供一用于制作IGBT器件的第一晶圆;对第一晶圆的正面执行IGBT正面工艺,以在第一晶圆的正面形成金属‑氧化物‑半导体场效应晶体管;提供一第二晶圆;向第二晶圆的正面注入氢离子,以在第二晶圆中形成含氢层;将第一晶圆的正面和第二晶圆的正面相对地键合在一起,以将第一晶圆和第二晶圆连接在一起形成晶圆组合;对晶圆组合中的第一晶圆的背面执行IGBT背面工艺;通过退火工艺使第二晶圆在含氢层断裂,以将第二晶圆位于含氢层和第二晶圆的背面之间的部分移除。该方法不需要订制薄片机台进行减薄,可以节省机台成本,并且不容易出现破片等缺陷,提高工艺的稳定性。

Description

IGBT器件的制作方法及IGBT器件
技术领域
本发明属于半导体技术领域,尤其涉及一种IGBT器件的制作方法及IGBT器件。
背景技术
近年来绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor,简称“IGBT”)技术发展很快,已成为电力电子领域最重要的大功率主流器件之一。最早IGBT种类有穿通型(punch through,简称“PT”)和非穿通型(non-punch through,简称“NPT”)。近年发展起来场终止(Field stop,简称“FS”)结构的IGBT,其中FS区是N型掺杂区,比IGBT中的N-区掺杂浓度高,其作用是高压下电场强度在该层迅速减少实现电场终止。FS型IGBT的导通压降或导通损耗低、导通压降温度系数为正,便于大功率的并联使用。
目前,制作FS型IGBT器件的最常用方法是:首先在硅衬底正面上制作MOSFET器件,然后用研磨的方法从硅片背面去掉制作MOSFET时留下的残留层部分硅衬底。研磨部分硅衬底的目的是使最终硅片厚度达到设计所需值,获得理想击穿电压和开关特性等。然后,用离子注入机分别从硅片的背面注入N型和P型杂质,采用热退火或者激光退火激活注入的杂质,形成FS区和集电极区(P型区)。
然而,由于IGBT晶圆本身较薄,现有的研磨加工需采用专门订制的薄片机台对IGBT晶圆的背面进行研磨,成本高,而且在背面薄片工艺中容易产生如破片等缺陷,使得工艺稳定性较差,产品的良率受到影响。
发明内容
针对相关技术中存在的至少一个不足之处,本发明提供了一种IGBT器件的制作方法及IGBT器件,在进行背面减薄时,不需要订制薄片机台进行减薄,可以节省机台成本,并且不容易出现破片等缺陷,提高工艺的稳定性。
本申请第一方面提供一种IGBT器件的制作方法,包括以下步骤:
提供一用于制作IGBT器件的第一晶圆;
对第一晶圆的正面执行IGBT正面工艺,以在第一晶圆的正面形成金属-氧化物-半导体场效应晶体管;
提供一第二晶圆;
向第二晶圆的正面注入氢离子,以在第二晶圆中形成含氢层;
将第一晶圆的正面和第二晶圆的正面相对地键合在一起,以将第一晶圆和第二晶圆连接在一起形成晶圆组合;
对晶圆组合中的第一晶圆的背面执行IGBT背面工艺;
通过退火工艺使第二晶圆在含氢层断裂,以将第二晶圆位于含氢层和第二晶圆的背面之间的部分移除。
在本申请第一方面的一些实施例中,通过直接键合、熔融键合或疏水键合将第一晶圆和第二晶圆键合连接。
在本申请第一方面的一些实施例中,IGBT背面工艺包括:背面减薄、注入形成场终止区所需的N型杂质、注入形成集电极区所需的P型杂质以及低温退火的步骤。
在本申请第一方面的一些实施例中,所注入的N型杂质包括磷、砷、氢中的至少一种;所注入的P型杂质包括硼、二氟化硼和铟中的至少一种。
在本申请第一方面的一些实施例中,还包括背面金属化的步骤,在背面金属化步骤中对已形成场终止区和集电极区的第一晶圆的背面进行金属化,金属化步骤在使第二晶圆在含氢层断裂之前或之后执行。
在本申请第一方面的一些实施例中,第二晶圆的厚度为50~800μm。
在本申请第一方面的一些实施例中,在第二晶圆中形成含氢层后,还包括对第二晶圆的正面进行刻蚀的步骤,刻蚀的深度大于含氢层的深度,以露出含氢层下方的硅层。
在本申请第一方面的一些实施例中,在对第二晶圆的正面进行刻蚀的步骤之前还包括对第二晶圆的正面进行表面钝化的步骤,以在第二晶圆的正面形成硬掩模。
本申请第二方面提供一种根据以上任一项的IGBT器件的制作方法制作而成的IGBT器件。
在本申请第二方面的一些实施例中,该IGBT器件包括:
第一晶圆,其具有正面和背面;
形成在第一晶圆的正面的金属-氧化物-半导体场效应晶体管;
形成在金属-氧化物-半导体场效应晶体管之上的含氢层;
形成在第一晶圆的背面的场终止区、集电极区以及金属层。
与现有技术相比,本发明的优点和积极效果在于:
(1)本申请至少一个实施例所提供的IGBT器件的制作方法,在进行IGBT背面工艺之前将用于制作IGBT晶圆的第一晶圆和作为承载晶圆的第二晶圆键合在一起,在执行减薄工艺时,不需要再特意订制薄片机台进行减薄,可以节省机台成本,并且在进行减薄时,不容易出现破片等缺陷,可以增加背面工艺的稳定性;
(2)本申请至少一个实施例所提供的IGBT器件的制作方法,对作为承载晶圆的第二晶圆进行注氢形成含氢层,借助后续的退火工艺,可以轻松地进行第二晶圆与第一晶圆的分离,不需要使用额外的设备进行分离,节省成本;
(3)本申请至少一个实施例所提供的IGBT器件,IGBT器件的厚度可以做到更薄,大尺寸IGBT器件的芯片厚度可以减薄至100μm以下,有效地解决了大功率器件的散热问题。
附图说明
此处所说明的附图用来提供对本发明的进一步理解,构成本申请的一部分,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。在附图中:
图1为本申请一实施例所提供的IGBT器件的制作方法的流程图;
图2为本申请一实施例所提供的IGBT器件的制作方法中背面工艺与背面金属化的流程图;
图3为本申请另一实施例所提供的IGBT器件的制作方法中背面工艺与背面金属化的流程图;
图4a~图4f为根据本申请所提供的IGBT器件的制作方法的一个实施例的各步骤中器件的剖面图;
图5a~图5d为根据本申请所提供的IGBT器件的制作方法的一个实施例对第二晶圆进行加工的剖面图;
图6a~图6f为根据本申请所提供的IGBT器件的制作方法的另一个实施例的各步骤中器件的剖面图。
图中:
100、第一晶圆;100a、第一晶圆的正面;100b、第一晶圆的背面;101、MOSFET;102、FS区;103、P型区;104、金属层;200、第二晶圆;200a、第二晶圆的正面;200b、第二晶圆的背面;201、含氢层;202、硬掩模。
具体实施方式
下面将结合本发明实施例中的附图,对实施例中的技术方案进行清楚、完整的描述。显然,所描述的实施例仅仅是本发明的一部分实施例,而非全部的实施例。基于本发明的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
显而易见地,下面描述中的附图仅仅是本申请的一些示例或实施例,对于本领域的普通技术人员而言,在不付出创造性劳动的前提下,还可以根据这些附图将本申请应用于其他类似情景。此外,还可以理解的是,虽然这种开发过程中所作出的努力可能是复杂并且冗长的,然而对于与本申请公开的内容相关的本领域的普通技术人员而言,在本申请揭露的技术内容的基础上进行的一些设计,制造或者生产等变更只是常规的技术手段,不应当理解为本申请公开的内容不充分。
在本申请中提及“实施例”意味着,结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例,也不是与其它实施例互斥的独立的或备选的实施例。本领域普通技术人员显式地和隐式地理解的是,本申请所描述的实施例在不冲突的情况下,可以与其它实施例相结合。术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。
值得理解的是,尽管附图可能示出了方法步骤的特定顺序,但是步骤的顺序可与所描绘的顺序不同。此外,可同时地或部分同时地执行两个或更多个步骤。所有这样的变型都在本公开的范围内。可以理解的是,在以上方法中,仅示出了与本申请改进相关的步骤而非全部步骤,因此,各步骤之间并非无缝衔接的,两步骤之间可能根据需要穿插其它必要的步骤。
本申请实施例的第一方面提出一种IGBT器件的制作方法,如图1所示,包括以下步骤:
S1:提供一用于制作IGBT器件的第一晶圆;
S2:对第一晶圆的正面执行IGBT正面工艺,以在第一晶圆的正面形成金属-氧化物-半导体场效应晶体管;
S3:提供一第二晶圆;
S4:向第二晶圆的正面注入氢离子,以在第二晶圆中形成含氢层;
S5:将第一晶圆的正面和第二晶圆的正面相对地键合在一起,以将第一晶圆和第二晶圆连接在一起形成晶圆组合;
S6:对晶圆组合中的第一晶圆的背面执行IGBT背面工艺;
S7:通过退火工艺使第二晶圆在含氢层断裂,以将第二晶圆位于含氢层和第二晶圆的背面之间的部分移除。
本申请以上实施例所提供的IGBT器件的制作方法,在进行IGBT背面工艺之前将用于制作IGBT晶圆的第一晶圆和作为承载晶圆的第二晶圆键合在一起形成晶圆组合,在执行减薄工艺时,不需要再特意订制薄片机台进行减薄,可以节省机台成本,并且在进行减薄时,由于第二晶圆作为承载晶圆对第一晶圆进行支撑,不容易出现破片等缺陷,可以增加背面工艺(例如离子植入、退火等工艺)的稳定性,IGBT器件的厚度可以做到更薄,大尺寸IGBT器件的芯片厚度可以减薄至100μm以下,有效地解决了大功率器件的散热问题。在完成IGBT背面工艺后,借助提前形成在第二晶圆中的含氢层来实现第二晶圆的至少一部分与第一晶圆的分离,为承载晶圆的分离提供了一种简单易行的方法。
如图4a所示,在步骤S1中,提供一用于制作IGBT器件的第一晶圆100,该第一晶圆100包括正面100a和背面100b。第一晶圆100可以为体硅衬底(bulk substrate),可替换地,还可以为绝缘层上半导体衬底,例如绝缘层上硅(silicon-on-insulator,SOI)衬底、绝缘层上硅锗(silicon germanium-on-insulator,SGOI)衬底、或绝缘层上锗(germanium-on-insulator,GOI)衬底。
进一步参见图4a,在步骤S2中,对第一晶圆100的正面100a执行IGBT正面工艺,从而在IGBT的正面形成金属-氧化物-半导体场效应晶体管(Metal-Oxide-SemiconductorField-Effect Transistor,简称“MOSFET”)101。IGBT的正面工艺(即,在晶圆的正面100a形成MOSFET的工艺)为已知方法。例如,在第一晶圆100的正面100a形成层间介电层,在层间介电层内形成有一栅极沟槽;在栅极沟槽内形成栅极介电层;在栅极介电层上形成一栅极电极;再进行一平坦化制作工艺,移除位于层间介电层上的栅极介电层材料以及栅极电极材料。为了调节MOSFET的阈值电压,制作MOSFET的方法还以包括阈值电压调节的工艺,例如,功函数层形成工艺、沟道区域掺杂制作工艺等。制作MOSFET的方法还以包括源极漏极外延工艺、栅极侧壁氧化层制作工艺等。本领域技术人员可根据实际需要对相关工艺进行合理选择和调整,本申请不做赘述。
如图5a所示,在步骤S3中,提供一第二晶圆200,第二晶圆200作为承载晶圆,在后续的步骤中用于与第一晶圆100进行键合。本申请对第二晶圆200的种类不做限制,本领域技术人员可以根据需要合理进行选择。在一些实施例中,第二晶圆200的厚度为50~800μm,具体可根据工艺要求进行选取。
通过步骤S4,向第二晶圆200的正面200a注入氢离子,从而在第二晶圆200中形成含氢层201。可以理解的是,含氢层201在第二晶圆200中的深度与氢离子的注入能量相关,含氢层201可能位于接近第二晶圆200正面200a的位置处,也可能位于第二晶圆200内部一定深度处,具体取决于设计者的选择。在图5b所示的实施例中,含氢层201位于接近第二晶圆200的正面200a的位置,但可以理解的是,在其它一些实施例中,含氢层201还可以位于距离第二晶圆200的正面200a一定深度处。
在步骤S5中,将第一晶圆100的正面100a和第二晶圆200的正面200a相对地将两晶圆键合在一起,从而将第一晶圆100和第二晶圆200连接形成具有更大厚度的晶圆组合,参见图4b。在键合过程中,可以采用直接键合(direct bond)、熔融键合(fusion bonding)或疏水键合(Hydrophobic Si bond)将第一晶圆100和第二晶圆200进行键合连接。在一些实施例中,可采用例如:氧化物对氧化物(Oxide to oxide)键合、硅对硅(Si to Si)键合、掺氮碳化硅对掺氮碳化硅(NDC to NDC)键合、氮化硅对氮化硅(SiN to SiN)键合、氧化物对硅(Oxide to Si)键合、氧化物对氮化硅(Oxide to SiN)键合等。
在将第一晶圆100和第二晶圆200键合在一起之后,通过步骤S6对键合后的晶圆组合执行IGBT背面工艺。具体地,键合后,第一晶圆100的正面100a和第二晶圆200的正面200a键合在一起,第一晶圆100的背面100b露出,对第一晶圆100的背面100b执行IGBT背面工艺。由于键合后的第一晶圆100和第二晶圆200作为整体形成一晶圆组合,其具有较大的厚度,在对晶圆组合执行背面工艺的过程中,可以增加背面工艺的稳定性,减少缺陷的发生。
在一些实施例中,如图2和图3所示,IGBT背面工艺包括S61背面减薄工艺、S62注入形成场终止区(FS区)所需的N型杂质、S63注入形成集电极区(P型区)所需的P型杂质、S64低温退火的步骤。
在一些实施例中,在S61中的减薄工艺中通过对与第二晶圆200键合后的第一晶圆100的背面100b进行研磨而实现,减薄后的剖面图如图4c所示。由于键合后的第一晶圆100和第二晶圆200的整体厚度较厚,在研磨过程中不易出现破片等缺陷,可以使得第一晶圆100被研磨得更薄,例如第一晶圆减薄的厚度可以是5~700μm。
在步骤S62中,通过向第一晶圆100的背面100b注入形成FS区所需的N型杂质以在第一晶圆100的背面100b形成FS区102,所注入的N型杂质可以为磷(P)、砷(As)、锑(Sb)、硫(S)或硒(Se)等。在步骤S63中,通过向第一晶圆100的背面100b注入形成P型区所需的P型杂质以在第一晶圆100的背面100b形成P型区103,所注入的P型杂质可以为硼(B)、二氟化硼(BF2)、铟(In)等。
在注入N型杂质和P型杂质后,进行S64低温退火使得N型杂质和P型杂质进行充分扩散。在退火过程中调节温度和时间使得杂质扩散至所需的厚度位置,形成FS区102和P型区103,同时完成N型杂质和P型杂质的激活,如图4d所示。低温退火的温度可以为300~600℃,低温退火的时间为0.5~4h,本领域技术人员可以根据实际需要进行调节。
在步骤S7中,为了将第二晶圆200与第一晶圆100进行分离,通过退火工艺对晶圆组合进行热处理,使得在含氢层201中产生气泡,在气泡的作用下第二晶圆200在含氢层201处发生断裂,从而将第二晶圆200位于含氢层201和第二晶圆200的背面200b之间的部分分离下来,分离后的剖面图可参考图4f。本申请实施例提供了一种用于承载晶圆的第二晶圆200的分离方法,与传统的机械分离方法相比,操作简单,只需对晶圆进行适当的热处理即可,不需要使用额外的设备进行分离,节省成本。在分离之后还可以对分离后的表面进行必要的平坦化步骤,例如化学机械研磨(CMP)等。
在一些实施例中,可借助N型杂质和P型杂质注入后所进行的S64低温退火实现含氢层201的断裂,在这种情况下,巧妙地借助了IGBT背面工艺的步骤来实现晶圆的分离,仅需一次退火即实现第一晶圆100背面100b的FS区102和P型区103的扩散激活以及第二晶圆200部分的分离,大大简化了工艺流程。
在另一些实施例中,即使通过S64低温退火过程,含氢层201可能仍未发生断裂,需要另外设定使得含氢层201足以发生断裂的热处理工艺进行再次的退火过程。是否需要额外进行退火使得含氢层201断裂,具体取决于含氢层201的氢离子含量以及热处理温度等影响因素。
在已经形成FS区102和P型区103之后,还包括S8背面金属化的步骤,对第一晶圆100的背面100b进行金属化形成金属层104,如图4e和图4f所示。在一些实施例中,在第一晶圆100的背面100b形成铝(Al)、钛(Ti)、镍(Ni)或银(Ag)的金属层104,金属层104的厚度为2000~8000埃。S8背面金属化步骤可在S7步骤使得第二晶圆发生断裂之前执行(如图2和图4e所示),也可在S7步骤使得第二晶圆发生断裂之后执行(如图3和图4f所示),具体取决于所设定的工艺条件以及是否使用薄片机台。
在一些实施例中,可以根据需要,在第二晶圆200与第一晶圆100键合前,对第一晶圆100的正面进行刻蚀,从而形成贯通至MOSFET101的通孔,用于后续电连接。对第一晶圆100的正面执行刻蚀工艺后的剖面图如图4a所示。
相应地,在第二晶圆200中形成含氢层后,还包括对第二晶圆200的正面200a进行刻蚀的步骤,刻蚀的深度大于含氢层201的深度,从而在第二晶圆200的正面200a露出含氢层201下方的硅层,如图5d所示。可以理解的是,第一晶圆100正面100a的刻蚀位置与第二晶圆200正面200a的刻蚀位置相对应,从而当执行步骤S5使第一晶圆100的正面100a与第二晶圆200的正面200a相对地键合在一起后,能够在晶圆组合的纵向上形成上下基本一致的孔,在后续执行步骤S7将第二晶圆位于含氢层和背面之间的部分移除之后,第二晶圆的位于含氢层以上的部分被留在第一晶圆的正面,在第一晶圆的正面形成贯通至MOSFET的通孔,用于后续电连接。
在一些实施例中,在对第二晶圆200的正面200a进行刻蚀的步骤之前还包括对第二晶圆200的正面200a进行表面钝化的步骤,以在第二晶圆200的正面200a形成硬掩模202,表面钝化后的第二晶圆200的剖面图如图5c所示,硬掩模202用于后续刻蚀。
图6a~图6f为在对第二晶圆200的正面200a进行刻蚀的情况下各步骤中晶圆的剖面图,除刻蚀和表面钝化外,其它工艺过程同未对第二晶圆200进行刻蚀的各步骤,不再一一赘述。最终所形成的IGBT器件的剖面图如图6f所示。
本申请实施例的第二方面提供一种根据上述任意实施例所述的IGBT器件的制作方法制作而成的IGBT器件,该IGBT器件的厚度可以做到更薄,例如100μm以下,有效地解决了大功率去器件的散热问题;此外,由于在制作过程中工艺的稳定性提高,不易出现破片等缺陷,具有较高的产品良率。
在一些实施例中,如图4f和图6f所示,该IGBT器件包括:
第一晶圆100,其具有正面100a和背面100b;
形成在第一晶圆100的正面100a的MOSFET101;
形成在MOSFET101之上的含氢层201;
形成在第一晶圆100的背面100b的场终止区102、集电极区103以及金属层104。
在一些实施例中,如图6f所示,在IGBT器件的正面形成由含氢层201贯通至MOSFET101的通孔,用于电连接。
在一些实施例中,IGBT器件的厚度小于等于100μm,更薄的器件厚度,可以有效解决大功率器件的散热问题。
最后应当说明的是:本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。
以上实施例仅用以说明本发明的技术方案而非对其限制;尽管参照较佳实施例对本发明进行了详细的说明,所属领域的普通技术人员应当理解:依然可以对本发明的具体实施方式进行修改或者对部分技术特征进行等同替换;而不脱离本发明技术方案的精神,其均应涵盖在本发明请求保护的技术方案范围当中。

Claims (9)

1.一种IGBT器件的制作方法,其特征在于,包括以下步骤:
提供一用于制作IGBT器件的第一晶圆;
对所述第一晶圆的正面执行IGBT正面工艺,以在所述第一晶圆的正面形成金属-氧化物-半导体场效应晶体管;
对所述第一晶圆的正面进行刻蚀,从而形成贯通至所述金属-氧化物-半导体场效应晶体管的通孔;
提供一第二晶圆;
向所述第二晶圆的正面注入氢离子,以在所述第二晶圆中形成含氢层;
对所述第二晶圆的正面进行刻蚀,所述刻蚀的深度大于所述含氢层的深度,以露出所述含氢层下方的硅层,所述第二晶圆正面的刻蚀位置与所述第一晶圆正面的刻蚀位置相对应;
将所述第一晶圆的正面和所述第二晶圆的正面相对地键合在一起,以将所述第一晶圆和所述第二晶圆连接在一起形成晶圆组合;
对所述晶圆组合中的所述第一晶圆的背面执行IGBT背面工艺;
通过退火工艺使所述第二晶圆在所述含氢层断裂,以将所述第二晶圆位于所述含氢层和所述第二晶圆的背面之间的部分移除。
2.根据权利要求1所述的IGBT器件的制作方法,其特征在于,通过直接键合、熔融键合或疏水键合将所述第一晶圆和所述第二晶圆键合连接。
3.根据权利要求1所述的IGBT器件的制作方法,其特征在于,所述IGBT背面工艺包括:背面减薄、注入形成场终止区所需的N型杂质、注入形成集电极区所需的P型杂质以及低温退火的步骤;借助IGBT背面工艺中的低温退火步骤实现含氢层的断裂。
4.根据权利要求3所述的IGBT器件的制作方法,其特征在于,所注入的N型杂质包括磷、砷、氢中的至少一种;所注入的P型杂质包括硼、二氟化硼和铟中的至少一种。
5.根据权利要求3所述的IGBT器件的制作方法,其特征在于,还包括背面金属化的步骤,在所述背面金属化步骤中对已形成所述场终止区和所述集电极区的所述第一晶圆的背面进行金属化,所述金属化步骤在使所述第二晶圆在所述含氢层断裂之前或之后执行。
6.根据权利要求1所述的IGBT器件的制作方法,其特征在于,所述第二晶圆的厚度为50~800μm。
7.根据权利要求1所述的IGBT器件的制作方法,其特征在于,在对所述第二晶圆的正面进行刻蚀的步骤之前还包括对所述第二晶圆的正面进行表面钝化的步骤,以在所述第二晶圆的正面形成硬掩模。
8.一种根据权利要求1-7任一项所述的IGBT器件的制作方法制作而成的IGBT器件。
9.根据权利要求8所述的IGBT器件,其特征在于,包括:
所述第一晶圆,其具有正面和背面;
形成在所述第一晶圆的所述正面的金属-氧化物-半导体场效应晶体管;
形成在所述金属-氧化物-半导体场效应晶体管之上的所述含氢层;
形成在所述第一晶圆的所述背面的场终止区、集电极区以及金属层。
CN202311532215.3A 2023-11-17 2023-11-17 Igbt器件的制作方法及igbt器件 Active CN117253790B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311532215.3A CN117253790B (zh) 2023-11-17 2023-11-17 Igbt器件的制作方法及igbt器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311532215.3A CN117253790B (zh) 2023-11-17 2023-11-17 Igbt器件的制作方法及igbt器件

Publications (2)

Publication Number Publication Date
CN117253790A CN117253790A (zh) 2023-12-19
CN117253790B true CN117253790B (zh) 2024-02-09

Family

ID=89133589

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311532215.3A Active CN117253790B (zh) 2023-11-17 2023-11-17 Igbt器件的制作方法及igbt器件

Country Status (1)

Country Link
CN (1) CN117253790B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117497407B (zh) * 2023-12-28 2024-04-09 物元半导体技术(青岛)有限公司 Igbt器件的形成方法及igbt器件
CN117497411B (zh) * 2023-12-29 2024-04-05 物元半导体技术(青岛)有限公司 制作igbt的方法及igbt半导体结构

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000061459A (ko) * 1999-03-26 2000-10-16 윤종용 에스오아이 트랜지스터 및 그 제조방법
CN101673766A (zh) * 2008-09-09 2010-03-17 飞兆半导体公司 (110)取向p沟道具有高k栅极电介质的沟槽型mosfet
CN105374862A (zh) * 2014-09-01 2016-03-02 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法和电子装置
CN108682649A (zh) * 2018-04-17 2018-10-19 中芯集成电路(宁波)有限公司 Soi衬底、半导体器件及其形成方法
CN110301033A (zh) * 2017-02-16 2019-10-01 信越化学工业株式会社 化合物半导体层叠基板及其制造方法以及半导体元件
CN113078047A (zh) * 2021-03-30 2021-07-06 芜湖启迪半导体有限公司 键合Si衬底及其制备方法及制备Si/3C-SiC异质结构和3C-SiC薄膜的方法
CN116323471A (zh) * 2020-10-16 2023-06-23 索泰克公司 用于转移膜的方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000061459A (ko) * 1999-03-26 2000-10-16 윤종용 에스오아이 트랜지스터 및 그 제조방법
CN101673766A (zh) * 2008-09-09 2010-03-17 飞兆半导体公司 (110)取向p沟道具有高k栅极电介质的沟槽型mosfet
CN105374862A (zh) * 2014-09-01 2016-03-02 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法和电子装置
CN110301033A (zh) * 2017-02-16 2019-10-01 信越化学工业株式会社 化合物半导体层叠基板及其制造方法以及半导体元件
CN108682649A (zh) * 2018-04-17 2018-10-19 中芯集成电路(宁波)有限公司 Soi衬底、半导体器件及其形成方法
CN116323471A (zh) * 2020-10-16 2023-06-23 索泰克公司 用于转移膜的方法
CN113078047A (zh) * 2021-03-30 2021-07-06 芜湖启迪半导体有限公司 键合Si衬底及其制备方法及制备Si/3C-SiC异质结构和3C-SiC薄膜的方法

Also Published As

Publication number Publication date
CN117253790A (zh) 2023-12-19

Similar Documents

Publication Publication Date Title
CN117253790B (zh) Igbt器件的制作方法及igbt器件
US7285475B2 (en) Integrated circuit having a device wafer with a diffused doped backside layer
US7563693B2 (en) Method for manufacturing semiconductor substrate and semiconductor substrate
US8338886B2 (en) Semiconductor device with (110)-oriented silicon
US9941383B2 (en) Fast switching IGBT with embedded emitter shorting contacts and method for making same
US10249499B2 (en) Method for manufacturing a semiconductor device comprising a thin semiconductor wafer
CN111276542B (zh) 沟槽型mos器件及其制造方法
JP2007036211A (ja) 半導体素子の製造方法
JP4972908B2 (ja) 半導体素子の製造方法
JP2002203965A (ja) 半導体装置
CN117253791A (zh) Igbt器件的制作方法及igbt器件
JP5301091B2 (ja) 半導体装置の製造方法
JP2005311006A (ja) 半導体装置およびその製造方法
JP4882214B2 (ja) 逆阻止型絶縁ゲート形半導体装置およびその製造方法
JP2008103562A (ja) 半導体装置の製造方法
US10784109B2 (en) Semiconductor device
CN103608896A (zh) 半导体装置的制造方法
JP2022112943A (ja) 炭化珪素半導体装置の製造方法
CN116721918A (zh) Igbt器件的制作方法及igbt器件
JPH02135755A (ja) 誘電体分離基板及び半導体装置
JPH03185837A (ja) 半導体装置および半導体装置の製造方法
JP2008053410A (ja) 半導体装置の製造方法
JPH01238059A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant