CN117253791A - Igbt器件的制作方法及igbt器件 - Google Patents
Igbt器件的制作方法及igbt器件 Download PDFInfo
- Publication number
- CN117253791A CN117253791A CN202311541572.6A CN202311541572A CN117253791A CN 117253791 A CN117253791 A CN 117253791A CN 202311541572 A CN202311541572 A CN 202311541572A CN 117253791 A CN117253791 A CN 117253791A
- Authority
- CN
- China
- Prior art keywords
- wafer
- igbt device
- amorphous silicon
- porosity
- silicon layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 39
- 238000000034 method Methods 0.000 claims abstract description 57
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 55
- 230000008569 process Effects 0.000 claims abstract description 41
- 235000012431 wafers Nutrition 0.000 claims description 168
- 239000004065 semiconductor Substances 0.000 claims description 11
- 230000005669 field effect Effects 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 230000004927 fusion Effects 0.000 claims description 4
- 230000002209 hydrophobic effect Effects 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 3
- 239000008367 deionised water Substances 0.000 claims description 3
- 229910021641 deionized water Inorganic materials 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 9
- 239000010410 layer Substances 0.000 description 58
- 239000012535 impurity Substances 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 238000000137 annealing Methods 0.000 description 9
- 239000000758 substrate Substances 0.000 description 8
- 238000000926 separation method Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 5
- 230000017525 heat dissipation Effects 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000011669 selenium Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种IGBT器件的制作方法及IGBT器件，其中，IGBT器件的制作方法包括以下步骤：提供一用于制作IGBT器件的第一晶圆；对第一晶圆执行IGBT正面工艺；在第一晶圆的正面形成具有第一孔隙率的第一非晶硅层；提供一第二晶圆；在第二晶圆的表面形成具有第二孔隙率的第二非晶硅层，第二孔隙率与第一孔隙率不同；将第一晶圆的第一非晶硅层和第二晶圆的第二非晶硅层相对地键合在一起，以将第一晶圆和第二晶圆连接在一起形成晶圆组合；对晶圆组合中的第一晶圆的背面执行IGBT背面工艺；将第一晶圆和第二晶圆分离，以将第二晶圆移除。该方法不需要订制薄片机台进行减薄，可以节省机台成本，并且不容易出现破片等缺陷，提高工艺的稳定性。
Description
技术领域
本发明属于半导体技术领域，尤其涉及一种IGBT器件的制作方法及IGBT器件。
背景技术
近年来绝缘栅双极型晶体管（Insulated Gate Bipolar Transistor，简称“IGBT”）技术发展很快，已成为电力电子领域最重要的大功率主流器件之一。最早IGBT种类有穿通型（punch through，简称“PT”）和非穿通型（non-punch through，简称“NPT”）。近年发展起来场终止（Field stop，简称“FS”）结构的IGBT，其中FS区是N型掺杂区，比IGBT中的N-区掺杂浓度高，其作用是高压下电场强度在该层迅速减少实现电场终止。FS型IGBT的导通压降或导通损耗低、导通压降温度系数为正，便于大功率的并联使用。
目前，制作FS型IGBT器件的最常用方法是：首先在硅衬底正面上制作MOSFET器件，然后用研磨的方法从硅片背面去掉制作MOSFET时留下的残留层部分硅衬底。研磨部分硅衬底的目的是使最终硅片厚度达到设计所需值,获得理想击穿电压和开关特性等。然后，用离子注入机分别从硅片的背面注入N型和P型杂质，采用热退火或者激光退火激活注入的杂质，形成FS区和集电极区（P型区）。
然而，由于IGBT晶圆本身较薄，现有的研磨加工需采用专门订制的薄片机台对IGBT晶圆的背面进行研磨，成本高，而且在背面薄片工艺中容易产生如破片等缺陷，使得工艺稳定性较差，产品的良率受到影响。
发明内容
针对相关技术中存在的至少一个不足之处，本发明提供了一种IGBT器件的制作方法及IGBT器件，在进行背面减薄时，不需要订制薄片机台进行减薄，可以节省机台成本，并且不容易出现破片等缺陷，提高工艺的稳定性。
本申请第一方面提供一种IGBT器件的制作方法，包括以下步骤：
提供一用于制作IGBT器件的第一晶圆；
对第一晶圆执行IGBT正面工艺，以在第一晶圆的正面形成金属-氧化物-半导体场效应晶体管；
在第一晶圆的正面形成具有第一孔隙率的第一非晶硅层；
提供一第二晶圆；
在第二晶圆的表面形成具有第二孔隙率的第二非晶硅层，第二孔隙率与第一孔隙率不同；
将第一晶圆的第一非晶硅层和第二晶圆的第二非晶硅层相对地键合在一起，以将第一晶圆和第二晶圆连接在一起形成晶圆组合；
对晶圆组合中的第一晶圆的背面执行IGBT背面工艺；
将第一晶圆和第二晶圆分离，以将第二晶圆移除。
在本申请第一方面的一些实施例中，第一孔隙率与第二孔隙率的差值大于等于30%。
在本申请第一方面的一些实施例中，第一孔隙率小于等于20%，且第二孔隙率大于50%。
在本申请第一方面的一些实施例中，通过直接键合、熔融键合或疏水键合将第一晶圆和第二晶圆键合连接。
在本申请第一方面的一些实施例中，第一晶圆和第二晶圆键合的温度为100~200℃。
在本申请第一方面的一些实施例中，通过机械剥离或去离子水清洗将第一晶圆和第二晶圆分离。
在本申请第一方面的一些实施例中，第二晶圆的厚度为50~800μm。
在本申请第一方面的一些实施例中，在第一晶圆的正面形成第一非晶硅层后，还包括对第一非晶硅层进行刻蚀的步骤，通过刻蚀形成贯通至金属-氧化物-半导体场效应晶体管的通孔。
本申请第二方面提供一种根据上述任一项所述的IGBT器件的制作方法制作而成的IGBT器件。
在本申请第二方面的一些实施例中，该IGBT器件包括：
第一晶圆，其具有正面和背面；
形成在第一晶圆的正面的金属-氧化物-半导体场效应晶体管；
形成在金属-氧化物-半导体场效应晶体管之上的第一非晶硅层；
形成在第一晶圆的背面的场终止区、集电极区以及金属层。
与现有技术相比，本申请的优点和积极效果在于：
（1）本申请至少一个实施例所提供的IGBT器件的制作方法，在进行IGBT背面工艺之前，利用分别形成在第一晶圆表面和第二晶圆表面的具有两种不同孔隙率的非晶硅层实现两个晶圆的键合和分离，在执行减薄工艺时，不需要再特意订制薄片机台进行减薄，可以节省机台成本；此外，分离后的第二晶圆不会被破坏，可以重复利用，节约材料和成本；
（2）本申请至少一个实施例所提供的IGBT器件的制作方法，在进行减薄时，由于第二晶圆作为承载晶圆对第一晶圆进行支撑，不容易出现破片等缺陷，可以增加背面工艺（例如离子植入、退火等工艺）的稳定性；
（3）本申请至少一个实施例所提供的IGBT器件，IGBT器件的厚度可以做到更薄，大尺寸IGBT器件的芯片厚度可以减薄至100μm以下，有效地解决了大功率器件的散热问题。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本申请所提供的IGBT器件的制作方法的流程图；
图2为本申请所提供的IGBT背面工艺的流程图；
图3a~图3h为根据本申请所提供的IGBT器件的制作方法的一个实施例的各步骤中IGBT器件的剖面图；
图4a~图4g为根据本申请所提供的IGBT器件的制作方法的另一个实施例的各步骤中IGBT器件的剖面图。
图中：
100、第一晶圆；100a、第一晶圆的正面；100b、第一晶圆的背面；101、MOSFET；102、第一非晶硅层；103、FS区；104、P型区；105、金属层；200、第二晶圆；201、第二非晶硅层。
具体实施方式
下面将结合本发明实施例中的附图，对实施例中的技术方案进行清楚、完整的描述。显然，所描述的实施例仅仅是本发明的一部分实施例，而非全部的实施例。基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
显而易见地，下面描述中的附图仅仅是本申请的一些示例或实施例，对于本领域的普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图将本申请应用于其他类似情景。此外，还可以理解的是，虽然这种开发过程中所作出的努力可能是复杂并且冗长的，然而对于与本申请公开的内容相关的本领域的普通技术人员而言，在本申请揭露的技术内容的基础上进行的一些设计，制造或者生产等变更只是常规的技术手段，不应当理解为本申请公开的内容不充分。
在本申请中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域普通技术人员显式地和隐式地理解的是，本申请所描述的实施例在不冲突的情况下，可以与其它实施例相结合。术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。
值得理解的是，尽管附图可能示出了方法步骤的特定顺序，但是步骤的顺序可与所描绘的顺序不同。此外，可同时地或部分同时地执行两个或更多个步骤。所有这样的变型都在本公开的范围内。可以理解的是，在以上方法中，仅示出了与本申请改进相关的步骤而非全部步骤，因此，各步骤之间并非无缝衔接的，两步骤之间可能根据需要穿插其它必要的步骤。
本申请实施例的第一方面提供一种IGBT器件的制作方法，如图1所示，包括以下步骤：
S1：提供一用于制作IGBT器件的第一晶圆；
S2：对第一晶圆执行IGBT正面工艺，以在第一晶圆的正面形成金属-氧化物-半导体场效应晶体管；
S3：在第一晶圆的正面形成具有第一孔隙率的第一非晶硅层；
S4：提供一第二晶圆；
S5：在第二晶圆的表面形成具有第二孔隙率的第二非晶硅层，第二孔隙率与第一孔隙率不同；
S6：将第一晶圆的第一非晶硅层和第二晶圆的第二非晶硅层相对地键合在一起，以将第一晶圆和第二晶圆连接在一起形成晶圆组合；
S7：对晶圆组合中的第一晶圆的背面执行IGBT背面工艺；
S8：将第一晶圆和第二晶圆分离，以将第二晶圆移除。
本申请以上实施例所提供的IGBT器件的制作方法，在进行IGBT背面工艺之前将用于制作IGBT晶圆的第一晶圆和作为承载晶圆的第二晶圆键合在一起形成晶圆组合，利用分别形成在第一晶圆表面和第二晶圆表面的具有两种不同孔隙率的非晶硅层实现两个晶圆的键合和分离，在执行减薄工艺时，不需要再特意订制薄片机台进行减薄，可以节省机台成本，并且在进行减薄时，由于第二晶圆作为承载晶圆对第一晶圆进行支撑，不容易出现破片等缺陷，可以增加背面工艺（例如离子植入、退火等工艺）的稳定性，IGBT器件的厚度可以做到更薄，大尺寸IGBT器件的芯片厚度可以减薄至100μm以下，有效地解决了大功率器件的散热问题。此外，分离后的第二晶圆不会被破坏，可以重复利用，节约材料和成本。
如图3a所示，在步骤S1中，提供一用于制作IGBT器件的第一晶圆100，该第一晶圆100包括正面100a和背面100b。第一晶圆100可以为体硅衬底（bulk substrate），可替换地，还可以为绝缘层上半导体衬底，例如绝缘层上硅（silicon-on-insulator，SOI）衬底、绝缘层上硅锗（silicon germanium-on-insulator，SGOI）衬底、或绝缘层上锗（germanium-on-insulator，GOI）衬底。
进一步参见图3a，在步骤S2中，对第一晶圆100执行IGBT正面工艺，从而在IGBT的正面形成金属-氧化物-半导体场效应晶体管（Metal-Oxide-Semiconductor Field-EffectTransistor，简称“MOSFET”）101。IGBT的正面工艺（即，在晶圆的正面100a形成MOSFET的工艺）为已知方法。例如，在第一晶圆100的正面100a形成层间介电层，在层间介电层内形成有一栅极沟槽；在栅极沟槽内形成栅极介电层；在栅极介电层上形成一栅极电极；再进行一平坦化制作工艺，移除位于层间介电层上的栅极介电层材料以及栅极电极材料。为了调节MOSFET的阈值电压，制作MOSFET的方法还以包括阈值电压调节的工艺，例如，功函数层形成工艺、沟道区域掺杂制作工艺等。制作MOSFET的方法还以包括源极漏极外延工艺、栅极侧壁氧化层制作工艺等。本领域技术人员可根据实际需要对相关工艺进行合理选择和调整，本申请不做赘述。
如图3b所示，在步骤S3中，在第一晶圆100的正面100a形成具有第一孔隙率的第一非晶硅层102。第一非晶硅层102覆盖在MOSFET101之上，第一非晶硅层102的第一孔隙率可以根据需要进行设定，例如，在一些实施例中，第一非晶硅层102的第一孔隙率小于等于20%。第一非晶硅层102可通过沉积方法形成在第一晶圆100的正面100a，沉积方法可以采用：化学气相沉积（Chemical Vapor Deposition，CVD）、物理气相沉积（Physical VaporDeposition，PVD）、原子层沉积（Atomic Layer Deposition，ALD）、高密度等离子体CVD（High Density Plasma，HDPCVD）等沉积工艺。通过在沉积过程中调整扩展流密度（CurrentDensity）来对非晶硅的空隙率进行调整，获得所需孔隙率的第一非晶硅层102。
如图3c所示，在步骤S4中，提供一第二晶圆200，第二晶圆200作为承载晶圆，在后续的步骤中用于与第一晶圆100进行键合。本申请对第二晶圆200的种类不做限制，本领域技术人员可以根据需要合理进行选择。在一些实施例中，第二晶圆200的厚度为50~800μm，具体可根据工艺要求进行选取。
通过步骤S5，在第二晶圆200的表面形成具有第二孔隙率的第二非晶硅层201，第二非晶硅层201的第二孔隙率与第一非晶硅层102的第一孔隙率不同。在一些实施例中，第一孔隙率与第二孔隙率的差值大于等于30%，较大的孔隙率差值，可以使得第一非晶硅层102和第二非晶硅层201具有不同的物理特性，例如，具有不同的热扩散系数、孔隙度和表面粗糙度等，在后续分离过程中，可以基于两者不同特性的表面很容易地将两者进行分离，在分离过程中不会造成晶圆表面发生破裂等问题，第二晶圆200还可以重复进行利用。在一些实施例中，第二非晶硅层201的第二孔隙率大于50%。
参见图3d，在步骤S6中，将第一晶圆100和第二晶圆200键合在一起，且第一非晶硅层102和第二非晶硅层201相对地进行键合，从而将第一晶圆100和第二晶圆200连接形成具有更大厚度的晶圆组合。在键合过程中，可以采用直接键合（direct bond）、熔融键合（fusion bonding）或疏水键合（Hydrophobic Si bond）将第一晶圆100和第二晶圆200进行键合连接。在一些实施例中，可采用例如：氧化物对氧化物（Oxide to oxide）键合、硅对硅（Si to Si）键合、掺氮碳化硅对掺氮碳化硅（NDC to NDC）键合、氮化硅对氮化硅（SiN toSiN）键合、氧化物对硅（Oxide to Si）键合、氧化物对氮化硅（Oxide to SiN）键合等。在一些实施例中，为了增强键合连接的强度，对键合后的第一晶圆100和第二晶圆200加热至100~200℃，将第一晶圆100和第二晶圆200结合成为一个整体。
在将第一晶圆100和第二晶圆200键合在一起之后，通过步骤S7对键合后的晶圆组合执行背面IGBT工艺。具体地，键合后，第一晶圆100的正面100a和第二晶圆200键合在一起，第一晶圆100的背面100b露出，对第一晶圆100的背面100b执行IGBT背面工艺。由于键合后的第一晶圆100和第二晶圆200作为整体形成一晶圆组合，其具有较大的厚度，在对晶圆组合执行背面工艺的过程中，可以增加背面工艺的稳定性，减少缺陷的发生。
在一些实施例中，如图2所示，IGBT背面工艺包括S71第一晶圆100背面100b的减薄工艺、S72在第一晶圆100的背面100b注入形成场终止区（FS区）所需的N型杂质、S73在第一晶圆100的背面100b注入形成集电极区（P型区）所需的P型杂质、S74低温退火以及S75第一晶圆100的背面金属化的步骤。
在一些实施例中，在S71中的减薄工艺中通过对与第二晶圆200键合后的第一晶圆100的背面100b进行研磨而实现，研磨后的剖面图如图3e所示，由于键合后的第一晶圆100和第二晶圆200的整体厚度较厚，在研磨过程中不易出现破片等缺陷，可以使得第一晶圆100被研磨得更薄，例如减薄的厚度可以是5~700μm。
在步骤S72中，通过向第一晶圆100的背面100b注入形成FS区所需的N型杂质以在第一晶圆100的背面100b形成FS区103，所注入的N型杂质可以为磷（P）、砷（As）、锑(Sb)、硫（S）或硒（Se）等。在步骤S73中，通过向第一晶圆100的背面100b注入形成P型区所需的P型杂质以在第一晶圆100的背面100b形成P型区104，所注入的P型杂质可以为硼（B）、二氟化硼（BF2）、铟（In）等。
在注入N型杂质和P型杂质后，进行S74低温退火使得N型杂质和P型杂质进行充分扩散。在退火过程中调节温度和时间使得杂质扩散至所需的厚度位置，形成FS区103和P型区104，同时完成N型杂质和P型杂质的激活，如图3f所示。退火温度可以为300~600℃，退火时间为0.5~4h，本领域技术人员可以根据实际需要进行调节。
在FS区103和P型区104形成后，执行S75对第一晶圆100的背面100b进行金属化，形成金属层105，如图3g所示。在一些实施例中，在第一晶圆100的背面100b形成铝（Al）、钛（Ti）、镍（Ni）或银（Ag）的金属层105，金属层105的厚度为2000~8000埃。
在完成IGBT背面的工艺后，在步骤S8中将第一晶圆100和第二晶圆200进行分离，从而将用于承载的第二晶圆200移除，完成IGBT器件的制作，制作完成的IGBT器件的剖面图如3h所示。由于第一晶圆100和第二晶圆200通过各自表面上所形成的两非晶硅层进行键合，两个非晶硅层具有不同的孔隙率，使得在两者的键合表面具有不同的物理特性，在分离过程中可以直接采用机械剥离或去离子水清洗来实现两者的分离，分离工艺简单，且不会造成晶圆的破裂，第二晶圆200在分离后还可以重复利用，节省材料和成本，提高材料利用率。
在另一些实施例中，可以根据需要，在第一晶圆100的正面100a形成第一非晶硅层102后（即执行图3b所示工艺之后），在第二晶圆200与第一晶圆100键合前，对第一非晶硅层102进行刻蚀，从而形成贯通至MOSFET101的通孔，用于后续电连接。对第一非晶硅层102执行刻蚀工艺后的剖面图如图4a所示。
图4a~图4g为在对第一非晶硅层102进行刻蚀的情况下各步骤中晶圆的剖面图，除刻蚀外，其它工艺过程同未对第一非晶硅层102进行刻蚀的各步骤，不再一一赘述。最终所形成的IGBT器件的剖面图如图4g所示。
本申请实施例的第二方面提供一种根据上述任意实施例所述的IGBT器件的制作方法制作而成的IGBT器件，该IGBT器件的厚度可以做到更薄，例如100μm以下，有效地解决了大功率去器件的散热问题；此外，由于在制作过程中工艺的稳定性提高，不易出现破片等缺陷，具有较高的产品良率。
在一些实施例中，如图3h所示，该IGBT器件包括：
第一晶圆100，其具有正面100a和背面100b；
形成在第一晶圆100的正面100a的MOSFET101；
形成在MOSFET101之上的第一非晶硅层102；
形成在第一晶圆100的背面100b的场终止区103、集电极区104以及金属层105。
在一些实施例中，如图4g所示，可根据需要对第一非晶硅层102进行图形化，形成图形化后的第一非晶硅层102。
在一些实施例中，IGBT器件的厚度小于等于100μm，更薄的器件厚度，可以有效解决大功率器件的散热问题。
最后应当说明的是：本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
以上实施例仅用以说明本发明的技术方案而非对其限制；尽管参照较佳实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本发明的具体实施方式进行修改或者对部分技术特征进行等同替换；而不脱离本发明技术方案的精神，其均应涵盖在本发明请求保护的技术方案范围当中。
Claims (10)
1.一种IGBT器件的制作方法，其特征在于，包括以下步骤：
提供一用于制作IGBT器件的第一晶圆；
对所述第一晶圆执行IGBT正面工艺，以在所述第一晶圆的正面形成金属-氧化物-半导体场效应晶体管；
在所述第一晶圆的正面形成具有第一孔隙率的第一非晶硅层；
提供一第二晶圆；
在所述第二晶圆的表面形成具有第二孔隙率的第二非晶硅层，所述第二孔隙率与所述第一孔隙率不同；
将所述第一晶圆的所述第一非晶硅层和所述第二晶圆的所述第二非晶硅层相对地键合在一起，以将所述第一晶圆和所述第二晶圆连接在一起形成晶圆组合；
对所述晶圆组合中的所述第一晶圆的背面执行IGBT背面工艺；
将所述第一晶圆和所述第二晶圆分离，以将所述第二晶圆移除。
2.根据权利要求1所述的IGBT器件的制作方法，其特征在于，所述第一孔隙率与所述第二孔隙率的差值大于等于30%。
3.根据权利要求2所述的IGBT器件的制作方法，其特征在于，所述第一孔隙率小于等于20%，且所述第二孔隙率大于50%。
4.根据权利要求1所述的IGBT器件的制作方法，其特征在于，通过直接键合、熔融键合或疏水键合将所述第一晶圆和所述第二晶圆键合连接。
5.根据权利要求4所述的IGBT器件的制作方法，其特征在于，所述第一晶圆和所述第二晶圆键合的温度为100~200℃。
6.根据权利要求1所述的IGBT器件的制作方法，其特征在于，通过机械剥离或去离子水清洗将所述第一晶圆和所述第二晶圆分离。
7.根据权利要求1所述的IGBT器件的制作方法，其特征在于，所述第二晶圆的厚度为50~800μm。
8.根据权利要求1所述的IGBT器件的制作方法，其特征在于，在所述第一晶圆的正面形成所述第一非晶硅层后，还包括对所述第一非晶硅层进行刻蚀的步骤，通过刻蚀形成贯通至所述金属-氧化物-半导体场效应晶体管的通孔。
9.一种根据权利要求1-8任一项所述的IGBT器件的制作方法制作而成的IGBT器件。
10.根据权利要求9所述的IGBT器件，其特征在于，包括：
所述第一晶圆，其具有正面和背面；
形成在所述第一晶圆的所述正面的金属-氧化物-半导体场效应晶体管；
形成在所述金属-氧化物-半导体场效应晶体管之上的所述第一非晶硅层；
形成在所述第一晶圆的所述背面的场终止区、集电极区以及金属层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311541572.6A CN117253791A (zh) | 2023-11-20 | 2023-11-20 | Igbt器件的制作方法及igbt器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311541572.6A CN117253791A (zh) | 2023-11-20 | 2023-11-20 | Igbt器件的制作方法及igbt器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117253791A true CN117253791A (zh) | 2023-12-19 |
Family
ID=89135445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311541572.6A Pending CN117253791A (zh) | 2023-11-20 | 2023-11-20 | Igbt器件的制作方法及igbt器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117253791A (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007019487A2 (en) * | 2005-08-05 | 2007-02-15 | Reveo, Inc. | Method and system for fabricating thin devices |
| CN105244308A (zh) * | 2015-11-16 | 2016-01-13 | 华天科技（昆山）电子有限公司 | 多孔载片临时键合拿持薄晶片的方法 |
| CN105374862A (zh) * | 2014-09-01 | 2016-03-02 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法和电子装置 |
| WO2016142238A1 (en) * | 2015-03-11 | 2016-09-15 | Nv Bekaert Sa | Carrier for temporary bonded wafers |
| CN109712926A (zh) * | 2017-10-25 | 2019-05-03 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN110600435A (zh) * | 2019-09-05 | 2019-12-20 | 方天琦 | 多层复合基板结构及其制备方法 |
| US20200286730A1 (en) * | 2019-03-06 | 2020-09-10 | Infineon Technologies Ag | Semiconductor device with a porous portion, wafer composite and method of manufacturing a semiconductor device |
| CN115744813A (zh) * | 2022-11-04 | 2023-03-07 | 成都凯天电子股份有限公司 | 一种mems级晶圆的低温熔融键合方法 |
| WO2023067386A1 (en) * | 2021-10-22 | 2023-04-27 | Infineon Technologies Ag | Manufacturing and reuse of semiconductor substrates |
-
2023
- 2023-11-20 CN CN202311541572.6A patent/CN117253791A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007019487A2 (en) * | 2005-08-05 | 2007-02-15 | Reveo, Inc. | Method and system for fabricating thin devices |
| CN105374862A (zh) * | 2014-09-01 | 2016-03-02 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法和电子装置 |
| WO2016142238A1 (en) * | 2015-03-11 | 2016-09-15 | Nv Bekaert Sa | Carrier for temporary bonded wafers |
| CN105244308A (zh) * | 2015-11-16 | 2016-01-13 | 华天科技（昆山）电子有限公司 | 多孔载片临时键合拿持薄晶片的方法 |
| CN109712926A (zh) * | 2017-10-25 | 2019-05-03 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| US20200286730A1 (en) * | 2019-03-06 | 2020-09-10 | Infineon Technologies Ag | Semiconductor device with a porous portion, wafer composite and method of manufacturing a semiconductor device |
| CN110600435A (zh) * | 2019-09-05 | 2019-12-20 | 方天琦 | 多层复合基板结构及其制备方法 |
| WO2023067386A1 (en) * | 2021-10-22 | 2023-04-27 | Infineon Technologies Ag | Manufacturing and reuse of semiconductor substrates |
| CN115744813A (zh) * | 2022-11-04 | 2023-03-07 | 成都凯天电子股份有限公司 | 一种mems级晶圆的低温熔融键合方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN117253790B (zh) | Igbt器件的制作方法及igbt器件 | |
| US7285475B2 (en) | Integrated circuit having a device wafer with a diffused doped backside layer | |
| US6326285B1 (en) | Simultaneous multiple silicon on insulator (SOI) wafer production | |
| US20090173939A1 (en) | Hybrid Wafers | |
| JP2011151350A (ja) | 半導体装置の製造方法、及び半導体装置 | |
| CN111276542B (zh) | 沟槽型mos器件及其制造方法 | |
| US20240347377A1 (en) | Fabrication method of metal-free soi wafer | |
| EP0323549B1 (en) | Bipolar semiconductor device having a conductive recombination layer | |
| CN107004578B (zh) | 用于制造包括薄半导体晶圆的半导体器件的方法 | |
| US20100327314A1 (en) | Insulated Gate Bipolar Transistor (IGBT) Collector Formed with Ge/A1 and Production Method | |
| JP5201169B2 (ja) | 誘電体分離型半導体装置の製造方法 | |
| CN117253791A (zh) | Igbt器件的制作方法及igbt器件 | |
| JP5301091B2 (ja) | 半導体装置の製造方法 | |
| WO2018055838A1 (ja) | 半導体素子の製造方法及び半導体基板 | |
| CN107154379B (zh) | 绝缘层上顶层硅衬底及其制造方法 | |
| WO2009128776A1 (en) | Hybrid wafers with hybrid-oriented layer | |
| CN118522650A (zh) | 半导体器件的制造方法及半导体器件 | |
| KR20090021833A (ko) | Ｓｏｉ 웨이퍼의 제조방법 | |
| JP2009087980A (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR100985738B1 (ko) | Ｓｏｉ 웨이퍼 제조방법 | |
| CN116403968A (zh) | 衬底结构的制造方法、衬底结构以及半导体器件 | |
| KR20200066565A (ko) | 무금속 soi 웨이퍼의 제조 방법 | |
| CN103608896A (zh) | 半导体装置的制造方法 | |
| JPH02135755A (ja) | 誘電体分離基板及び半導体装置 | |
| CN110767593A (zh) | 一种半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |