KR100985738B1 - Soi 웨이퍼 제조방법 - Google Patents

Soi 웨이퍼 제조방법 Download PDF

Info

Publication number
KR100985738B1
KR100985738B1 KR1020070103263A KR20070103263A KR100985738B1 KR 100985738 B1 KR100985738 B1 KR 100985738B1 KR 1020070103263 A KR1020070103263 A KR 1020070103263A KR 20070103263 A KR20070103263 A KR 20070103263A KR 100985738 B1 KR100985738 B1 KR 100985738B1
Authority
KR
South Korea
Prior art keywords
wafer
silicon wafer
support chuck
silicon
bonded
Prior art date
Application number
KR1020070103263A
Other languages
English (en)
Other versions
KR20090037757A (ko
Inventor
장택용
이병일
Original Assignee
주식회사 테라세미콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 테라세미콘 filed Critical 주식회사 테라세미콘
Priority to KR1020070103263A priority Critical patent/KR100985738B1/ko
Publication of KR20090037757A publication Critical patent/KR20090037757A/ko
Application granted granted Critical
Publication of KR100985738B1 publication Critical patent/KR100985738B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)

Abstract

제1(30) 및 제2 실리콘 웨이퍼(40)가 접합되어 있는 웨이퍼(50)를 곡면으로 이루어진 지지척(10)에 안착시킨 후 웨이퍼(50)와 지지척(10) 사이의 공기를 배기시켜 그 결과 제1(30) 및 제2 실리콘 웨이퍼(40)가 분리되도록 하는 SOI 웨이퍼 제조방법이 개시된다. 본 발명에 따른 SOI 웨이퍼 제조방법은 (a) 제1 실리콘 웨이퍼(30)와 제2 실리콘 웨이퍼(40)를 접합시키는 단계; (b) 접합된 실리콘 웨이퍼(50)를 지지척(10)에 안착시키는 단계; 및 (c) 지지척(10)을 통하여 접합된 실리콘 웨이퍼(50)와 지지척(10) 사이의 공기를 배기하는 단계를 포함한다.
SOI, 실리콘 웨이퍼, 접합, 벤딩, 진공

Description

SOI 웨이퍼 제조방법 {METHOD FOR Manufacturing SOI WAFER}
본 발명은 SOI 웨이퍼 제조방법에 관한 것으로서, 보다 상세하게는 제1 및 제2 실리콘 웨이퍼가 접합되어 있는 웨이퍼를 곡면으로 이루어진 지지척에 안착시킨 후 웨이퍼와 지지척 사이의 공기를 배기시켜 웨이퍼가 벤딩되도록 하고 웨이퍼의 벤딩에 의해 제1 및 제2 실리콘 웨이퍼가 분리되도록 하는 SOI 웨이퍼 제조방법에 관한 것이다.
SOI(Silicon On Insulator)는 일반적으로 실리콘 웨이퍼 기판 상에 실리콘 산화물(silicon oxide) 등과 같은 절연막이 구비된 상태에서 절연막 상에 단결정 실리콘이 형성된 구조로 이해될 수 있다. 이러한 SOI 구조를 채택하게 된 주된 계기는 트랜지스터 소자 사이 및 기판과의 전기적 절연을 확보하고, 활성층(드레인, 소스)의 기생 정전 용량을 감소시키고자 하는 시도에서 비롯되었다. SOI 구조를 채택한 결과 소비전력, 스위칭 속도, 전류이득, 고전압 내구성, 집적효율 등에서의 향상을 가져오는 장점이 보고되면서 이에 대한 활발한 연구가 진행되고 있다.
지금까지 SOI 구조를 제작하는 기술로서 BESOI(Bond and Etch back SOI), SIMOX(Separation by IMplantation of OXygen), 스마트 컷(smart cut), ELTRAN(Epitaxial Layer TRANsfer) 등을 예로 들 수 있다. 이 중 스마트 컷 기술은 이온주입(Ion Implantation) 방법과 실리콘 웨이퍼 직접 접착(Silicon wafer Direct Bonding, SDB) 방법을 이용한 것으로서, 종래의 BESOI 또는 SIMOX에 비해 SOI 두께의 균일성, 실리콘 박막의 결정성 등이 우수하다는 장점이 소개되고 있다.
스마트 컷 기술을 이용하여 SOI 웨이퍼를 제작하는 방법에 대해 간략히 살펴보면 다음과 같다.
먼저, 실리콘 웨이퍼 위에 매몰 산화막으로 사용될 열 산화막을 성장 시킨 후, 산화막을 통과하도록 수소 이온을 주입하여 분리층(smart cut layer)을 형성한다. 다음으로, 다른 실리콘 웨이퍼와 초기 반데르발스(Van der Waals) 접합을 한 후, 접합된 웨이퍼에 대해 2 단계의 열처리 과정을 수행한다.
1 단계 열처리는 400 내지 600°C 에서 이루어지는데, 이때 수소 이온 주입에 의해 형성된 분리층을 경계로 하여 실리콘 기판이 떨어져 나게 되며, 2 단계 열처리로서 질소 분위기에서 1,100°C, 2 시간 정도의 고온 열처리를 하여 접합 강도를 증가시킨다. 마지막으로, CMP(chemical mechanical polishing) 공정에 의하여 거칠어진 표면을 경면 연마한다.
그러나, 스마트 컷 방법은 상술한 바와 같이 모두 2 단계의 열처리 공정을 거쳐야 하므로 제조 과정이 복잡하다는 문제점이 있다. 또한, 제1 단계의 열처리 과정에서 분리층을 경계로 하여 실리콘 기판이 떨어져 나간 부분이 균일하지 않은 관계로 후속 공정인 CMP 공정 시간이 증가하는 문제점이 있다. 이러한 문제점들은 모두 스마트 컷에 의해 제조된 SOI 웨이퍼의 제조 단가를 높이는 이유가 된다.
이에 본 발명은 상술한 종래기술의 문제점을 해결하기 위해 안출된 것으로서, 제조 과정이 간단하고 제조 단가를 낮출 수 있는 SOI 웨이퍼 제조방법을 제공하는 것을 목적으로 한다.
상술한 목적을 달성하기 위하여, 본 발명에 따른 SOI 웨이퍼 제조방법은 (a) 제1 실리콘 웨이퍼와 제2 실리콘 웨이퍼를 접합시키는 단계; (b) 상기 접합된 실리콘 웨이퍼를 지지척에 안착시키는 단계; 및 (c) 상기 지지척을 통하여 상기 접합된 실리콘 웨이퍼와 상기 지지척 사이의 공기를 배기하는 단계를 포함하는 것을 특징으로 한다.
상기 지지척의 실리콘 웨이퍼 안착면은 소정의 곡률 반경을 가질 수 있다.
상기 (c) 단계에서 상기 접합된 실리콘 웨이퍼는 실리콘 웨이퍼의 탄성 변형 한계 내에서 벤딩될 수 있다.
본 발명에 따른 SOI 웨이퍼 제조방법은 제조 과정이 간단하고 SOI 웨이퍼 제조 단가가 저렴한 효과를 갖는다.
이하 첨부된 도면을 참조하여 본 발명의 구성을 상세하게 설명하도록 한다.
도 1a 내지 도 1h는 본 발명에 따른 SOI 웨이퍼 제조방법의 구성을 나타내는 도면이다.
먼저, 2 장의 웨이퍼, 즉 제1 실리콘 웨이퍼(30)와 별도의 제2 실리콘 웨이퍼(40)를 상하로 접합하여 접합 웨이퍼(50)를 제작한다. 웨이퍼의 접합 공정은 공지의 기술이므로 이에 대한 상세한 설명은 생략한다.
웨이퍼 접합 전에, 제1 실리콘 웨이퍼(30)의 표면에는 열산화 처리하여 제조되는 실리콘 산화층(미도시)이 형성되어 있다. 또한, 웨이퍼 접합 전에, 제2 실리콘 웨이퍼(40)에는 수소 이온을 주입시킴으로써 분리층(42)이 형성되어 있다. 실리콘 웨이퍼에 수소 이온을 주입시켜 분리층을 형성하는 공정은 공지의 기술이므로 이에 대한 상세한 설명은 생략한다.
상술한 공정을 통하여, 제1 실리콘 웨이퍼(30)와 제2 실리콘 웨이퍼(40)를 접합시켜 접합 웨이퍼(50)가 완성된 후, 도 1a를 참조하면, 엔드 이펙터(20)를 이용하여 접합 웨이퍼(50)를 지지척(10)의 상부로 이동시킨다.
다음으로, 도 1b 및 도 1c를 참조하면, 접합 웨이퍼(50)를 지지척(10)의 상부면에 안착시킨다. 접합 웨이퍼(50)가 지지척(10)에 안착된 후, 엔드 이펙터(20)는 원래의 위치로 복귀한다.
도시한 바와 같이, 접합 웨이퍼(50)가 안착되는 지지척(10)은 웨이퍼의 안착이 용이하게 이루어 질 수 있도록 지지척(10)의 직경은 접합 웨이퍼(50)의 직경보다 크게 하는 것이 바람직하다.
또한, 접합 웨이퍼(50)가 안착되는 지지척(10)의 상부면은 소정의 곡률 반경을 갖는 곡면으로 이루어져 있다. 여기서, 지지척(10)의 상부면에 형성되 는 곡면은 중앙부가 주변부보다 높게 형성되어 전체적으로 볼록하게 형성되어 있다. 도면에 나타나 있는 지지척(10) 상부면의 곡률 반경은 지지척(10)의 형상에 대한 설명의 편의상 과장되게 표현된 것이다.
또한, 접합 웨이퍼(50)가 안착되는 지지척(10)에는 일정한 간격으로 복수개의 배기홀(12)이 형성되어 있다.
다음으로, 도 1d를 참조하면, 배기홀(12)을 통해 접합 웨이퍼(50)와 지지척(10) 사이의 공기를 배기시킨다.
이때, 배기홀(12)을 통한 배기를 원활히 하기 위해 배기홀(12)의 하단으로는 배기 호스(미도시)와 배기 펌프(미도시)가 연결되는 것이 바람직하다. 또한, 배기 과정을 원활하게 하기 위하여, 상기 배기 과정은 진공 챔버 내에서 이루어질 수도 있다.
이 과정에서, 접합 웨이퍼(50)와 지지척(10)의 사이의 공기가 배기홀(12)을 통해 배기되면서 지지척(10)의 상부 표면에 근접하고 있는 접합 웨이퍼(50)를 구성하는 제2 실리콘 웨이퍼(40)의 중앙 부위가 지지척(10)의 상부 중앙에 밀착된다. 또한, 지지척(10)의 상부면은 상부를 향하여 볼록하게 형성되어 있기 때문에 배기홀(12)를 통해 계속적으로 공기를 배기시키면 접합 웨이퍼(50)를 구성하는 제2 실리콘 웨이퍼(40)가 벤딩(bending)되면서 제2 실리콘 웨이퍼(40)의 하부면이 지지척(10)의 상부면과 밀착된다.
배기홀(12)을 통해 공기를 배기하여 제2 실리콘 웨이퍼(40)가 벤딩되도록 할 때, 제2 실리콘 웨이퍼(40)의 벤딩 정도는 일반적인 실리콘 웨이퍼의 탄성 변형량 보다 작게하여 벤딩에 의한 제2 실리콘 웨이퍼(40)의 파손 또는 궁극적으로는 접합 웨이퍼(50)의 파손, 예를 들어 제1 실리콘 웨이퍼(30)와 제2 실리콘 웨이퍼(40)의 접합 부분의 파손이 일어나지 않도록 하는 것이 바람직하다. 이를 위해서는 지지척(10) 상부면의 곡률 반경의 크기를 적정하게 유지할 필요가 있다.
배기홀(12)을 통해 공기가 계속적으로 배기되면 제2 실리콘 웨이퍼(40)의 외주부까지 벤딩되면서 제2 실리콘 웨이퍼(40)의 하부면 전체가 지지척(10)의 상부면에 밀착된다.
이때, 접합 웨이퍼(50)의 하부를 구성하는 제2 실리콘 웨이퍼(40)는 지지척(10)의 상부면에 밀착되면서 벤딩되지만, 제2 실리콘 웨이퍼(40)의 상부에 접합되어 있는 제1 실리콘 웨이퍼(30)는 제2 실리콘 웨이퍼(40)보다 벤딩이 억제되기 때문에, 제1 실리콘 웨이퍼(30)와 제2 실리콘 웨이퍼(40)는 분리층(40)을 기준으로 분리된다. 이 과정에서 실리콘 산화층(미도시)이 표면에 형성되어 있는 제1 실리콘 웨이퍼(30) 상에는 추가로 단결정 실리콘층(44)이 설치된다.
다음으로, 도 1e 및 도 1f를 참조하면, 같이 엔드 이펙터(20)를 이용하여 제1 실리콘 웨이퍼(30)를 들어올린 후 지지척(10)으로부터 제1 실리콘 웨이퍼(30)를 소정의 위치로 이송한다.
다음으로, 도 1g를 참조하면, 배기를 정지시켜 지지척(10)에 안착되어 있는 제2 실리콘 웨이퍼(30)의 벤딩 상태를 원래의 상태로 복귀시킨 후 엔드 이펙터(20)를 이용하여 제2 실리콘 웨이퍼(40)를 소정의 위치로 이송한다.
도 1h는 상술한 본 발명의 구성에 따라 완성된 SOI 웨이퍼의 구성을 나타내 는 도면이다. 이 SOI 웨이퍼는 도 1e 및 도 1f에서 설명한 바 있는 소정의 위치로 이송된 제1 실리콘 웨이퍼(30)에 해당된다. 도시한 바와 같이, 본 발명에 따른 SOI 웨이퍼는 제1 실리콘 웨이퍼(30), 제1 실리콘 웨이퍼(30) 상에 형성된 실리콘 산화층(절연층; 32) 및 실리콘 산화층(절연층; 32) 상에 형성된 단결정 실리콘층(44)로 구성되어 있다.
물론 본 발명에서도 SOI 웨이퍼의 최종 완성을 위하여 일반적으로 수행되는 접합 강도 증가를 위한 열처리 공정 및 표면 균일도 향상을 위한 CMP 공정을 거칠 수도 있으며, 이는 공지의 기술이므로 상세한 설명은 생략하도록 한다.
본 발명은 상술한 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형과 변경이 가능하다. 그러한 변형예 및 변경예는 본 발명과 첨부된 특허청구범위의 범위 내에 속하는 것으로 보아야 한다.
도 1a 내지 도 1h는 본 발명에 따른 SOI 웨이퍼 제조방법의 구성을 나타내는 도면.
<주요 도면 부호에 관한 간단한 설명>
10: 지지척
20: 엔드 이펙터
30: 제1 실리콘 웨이퍼
32: 실리콘 산화층
40: 제2 실리콘 웨이퍼
42: 분리층
44: 단결정 실리콘층

Claims (3)

  1. (a) 제1 실리콘 웨이퍼와 제2 실리콘 웨이퍼를 접합시키는 단계;
    (b) 상기 접합된 실리콘 웨이퍼를 지지척에 안착시키는 단계; 및
    (c) 상기 지지척을 통하여 상기 접합된 실리콘 웨이퍼와 상기 지지척 사이의 공기를 배기하는 단계
    를 포함하는 것을 특징으로 하는 SOI 웨이퍼 제조방법.
  2. 제1항에 있어서,
    상기 지지척의 실리콘 웨이퍼 안착면은 소정의 곡률 반경을 갖는 것을 특징으로 하는 SOI 웨이퍼 제조방법.
  3. 제1항에 있어서,
    상기 (c) 단계에서 상기 접합된 실리콘 웨이퍼는 실리콘 웨이퍼의 탄성 변형 한계 내에서 벤딩되는 것을 특징으로 하는 SOI 웨이퍼 제조방법.
KR1020070103263A 2007-10-12 2007-10-12 Soi 웨이퍼 제조방법 KR100985738B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070103263A KR100985738B1 (ko) 2007-10-12 2007-10-12 Soi 웨이퍼 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070103263A KR100985738B1 (ko) 2007-10-12 2007-10-12 Soi 웨이퍼 제조방법

Publications (2)

Publication Number Publication Date
KR20090037757A KR20090037757A (ko) 2009-04-16
KR100985738B1 true KR100985738B1 (ko) 2010-10-06

Family

ID=40762297

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070103263A KR100985738B1 (ko) 2007-10-12 2007-10-12 Soi 웨이퍼 제조방법

Country Status (1)

Country Link
KR (1) KR100985738B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100580998B1 (ko) 2003-12-16 2006-05-17 한국전자통신연구원 Soi 웨이퍼 제조 방법
KR20080002485A (ko) * 2006-06-30 2008-01-04 주식회사 하이닉스반도체 본디드 soi 웨이퍼 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100580998B1 (ko) 2003-12-16 2006-05-17 한국전자통신연구원 Soi 웨이퍼 제조 방법
KR20080002485A (ko) * 2006-06-30 2008-01-04 주식회사 하이닉스반도체 본디드 soi 웨이퍼 제조방법

Also Published As

Publication number Publication date
KR20090037757A (ko) 2009-04-16

Similar Documents

Publication Publication Date Title
JP3037934B2 (ja) 半導体材料薄膜の製造のための改良型スマート・カット・プロセス
US6096433A (en) Laminated substrate fabricated from semiconductor wafers bonded to each other without contact between insulating layer and semiconductor layer and process of fabrication thereof
US20070281439A1 (en) Techniques for Layer Transfer Processing
KR101292111B1 (ko) 열팽창 계수의 국부적 적응을 갖는 헤테로구조를 제조하는 방법
WO2010002516A2 (en) Low-cost double structure substrates and methods for their manufacture
US20070120200A1 (en) MOS transistor having double gate and manufacturing method thereof
JP2005101568A (ja) 層転位を介して絶縁体上に緩和したシリコンゲルマニウムを作製する方法
TW201546875A (zh) 貼合式晶圓的製造方法
JP5292810B2 (ja) Soi基板の製造方法
US7541258B2 (en) Method of manufacturing semiconductor substrate and method of manufacturing semiconductor device
JP4328708B2 (ja) Cmosデバイスの製造方法及びcmosデバイスを備える構造
KR100985738B1 (ko) Soi 웨이퍼 제조방법
JPH10335616A (ja) Soi基板の製造方法
US11443941B2 (en) Silicon on insulator structure and method of making the same
US20090039428A1 (en) Fabricating method for silicon on insulator and structure thereof
CN112701128B (zh) Son结构及其制备方法
CN111834286A (zh) 半导体绝缘衬底、晶体管及其制备方法
JP4272607B2 (ja) 多孔質シリコンの酸化によるsoi
US7598550B2 (en) MOS transistor and manufacturing method thereof
KR20070067394A (ko) 나노 에스오아이 웨이퍼의 제조방법
CN107154379B (zh) 绝缘层上顶层硅衬底及其制造方法
US20090170293A1 (en) Method for manufacturing semiconductor device
US7029991B2 (en) Method for making a SOI semiconductor substrate with thin active semiconductor layer
KR100286776B1 (ko) 실리콘 온 인슐레이터 웨이퍼의 제조방법
CN117253791A (zh) Igbt器件的制作方法及igbt器件

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140917

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150706

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160824

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170919

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190128

Year of fee payment: 10