CN112701128B - Son结构及其制备方法 - Google Patents
Son结构及其制备方法 Download PDFInfo
- Publication number
- CN112701128B CN112701128B CN202011589458.7A CN202011589458A CN112701128B CN 112701128 B CN112701128 B CN 112701128B CN 202011589458 A CN202011589458 A CN 202011589458A CN 112701128 B CN112701128 B CN 112701128B
- Authority
- CN
- China
- Prior art keywords
- groove
- trench
- semiconductor substrate
- width
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 85
- 239000004065 semiconductor Substances 0.000 claims abstract description 77
- 238000000034 method Methods 0.000 claims abstract description 48
- 230000008569 process Effects 0.000 claims abstract description 34
- 230000007547 defect Effects 0.000 claims abstract description 25
- 230000003647 oxidation Effects 0.000 claims abstract description 13
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 13
- 239000000463 material Substances 0.000 claims description 25
- 238000002513 implantation Methods 0.000 claims description 17
- 238000004519 manufacturing process Methods 0.000 claims description 15
- 238000000137 annealing Methods 0.000 claims description 11
- 238000005468 ion implantation Methods 0.000 claims description 6
- 238000004891 communication Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 238000001020 plasma etching Methods 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 33
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 31
- 239000010703 silicon Substances 0.000 abstract description 31
- 239000010410 layer Substances 0.000 description 73
- 235000012431 wafers Nutrition 0.000 description 15
- 238000010586 diagram Methods 0.000 description 6
- 239000010408 film Substances 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000002346 layers by function Substances 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000011800 void material Substances 0.000 description 3
- 229910002704 AlGaN Inorganic materials 0.000 description 2
- 229910017214 AsGa Inorganic materials 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 2
- 229910008045 Si-Si Inorganic materials 0.000 description 2
- 229910006411 Si—Si Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- QZQVBEXLDFYHSR-UHFFFAOYSA-N gallium(III) oxide Inorganic materials O=[Ga]O[Ga]=O QZQVBEXLDFYHSR-UHFFFAOYSA-N 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910003465 moissanite Inorganic materials 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910018557 Si O Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000005411 Van der Waals force Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 230000005660 hydrophilic surface Effects 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
Abstract
本发明提供一种SON结构及其制备方法，制备方法包括：提供第一半导体衬底；在第一半导体衬底上形成中间氧化层；在中间氧化层中制备包括第一沟槽、第二沟槽和呈环形的第三沟槽的沟槽组合结构，第二沟槽与第一沟槽连通且包括延伸至中间氧化层端部的单元行；在第二半导体衬底中形成缺陷层；将第二半导体衬底与中间氧化层键合；自缺陷层处剥离第二半导体衬底。本发明提供一种非真空制备SON的方法，在氧化工艺形成的中间氧化层中制备沟槽组合结构，通过第一沟槽、第二沟槽以及第三沟槽的组合，相当于空腔结构中窗口图形通过条状沟槽与圆环沟槽相连，并且有一定数量的条状沟槽延伸到硅片边缘，使其与外部空气联通，保证内外压强一致，同时解决了空洞内的气体受热膨胀和真空导致机械强度问题。
Description
技术领域
本发明属于半导体器件结构设计制造技术领域，特别涉及一种SON结构及制备方法。
背景技术
SON(Silicon on Nothing)是一种类似于绝缘体上硅(SOI)的材料，在顶层硅和衬底硅之间存在孔洞，这一孔洞层的存在使得SON材料具有一些独特的优势。
相比于SOI材料，SON结构能进一步减小从漏端通过埋氧层到源端的耦合，有效地抑制DIBL效应，提高器件的性能。减小通过BOX的耦合效应可以减小晶体管的最小沟道长度，使基于SON材料制备的MOSFET能应用到更低的技术节点。由于在Si膜下面嵌入所谓的“空洞”(真空或空气)层具有比氧化物更低的介电常数，源/漏极和衬底之间的寄生电容减小，所以有更高的频率响应同时可以应用到超低功耗集成电路中。此外，当顶层硅薄膜小于一定程度时，便具有柔性薄膜的性质，与微机电系统(Micro-Electro-Mechanical System,MEMS)工艺结合可以制备高精度压力传感器或微加热器等。
目前，SON结构常用Smart Cut技术制备。然而，当使用Smart Cut技术制备SON材料时，由于退火加工是一个高温过程，孔洞中的空气会因为受热而膨胀，导致键合失败。为解决这个问题，可以采取真空键合的方法，使得键合孔洞区域基本没有空气，也就解决了热膨胀的问题。但是孔洞区域保持真空，也就使得其表面的硅片一直承受一个大气压的压力，不利于保持机械强度。目前非真空制备SON材料的方法难以得到良好的效果。
因此，如何提供一种SON结构及其制备方法以解决现有技术的上述问题实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种SON结构及其制备方法，用于解决现有技术中SON制备过程中键合对器件结构的影响等问题。
为实现上述目的及其他相关目的，本发明提供一种SON结构的制备方法，所述制备方法包括：
提供第一半导体衬底；
基于氧化工艺在所述第一半导体衬底上形成中间氧化层；
在所述中间氧化层中制备沟槽组合结构，所述沟槽组合结构包括第一沟槽、第二沟槽及第三沟槽，其中，所述第一沟槽包括若干个呈阵列排布的第一沟槽单元；所述第二沟槽包括若干间隔排布的第二沟槽单元行，每一所述第二沟槽单元行与至少一个所述第一沟槽单元相连通，所有所述第一沟槽单元均与所述第二沟槽单元行实现连通，且至少一个所述第二沟槽单元行延伸至所述中间氧化层边缘与外界相连通；所述第三沟槽呈环形并与所述第二沟槽相连通，且所述第三沟槽环绕所述第一沟槽设置；
提供具有注入面的第二半导体衬底，并自所述注入面向所述第二半导体衬底中进行离子注入，以在所述第二半导体衬底的预设深度处形成缺陷层；
将所述注入面与形成有所述沟槽组合结构的所述中间氧化层相键合；
自所述缺陷层处剥离所述第二半导体衬底，以得到所述第一半导体衬底、所述中间氧化层及剥离后剩余的第二半导体衬底构成的SON结构。
可选地，每一所述第二沟槽单元行对应相同数量的所述第一沟槽单元，且所述第二沟槽单元行等间距排布；其中，同一所述第二沟槽单元行上，所述第一沟槽单元的一端通过所述第二沟槽单元行的同一侧实现与所述第二沟槽单元行连通。
可选地，各所述第二沟槽单元行上，所述第一沟槽单元一一对应设置。
可选地，相邻所述第二沟槽单元行上的所述第一沟槽单元在所述第二沟槽单元行延伸方向上的投影之间具有间距。
可选地，各所述第二沟槽单元行的两端均与所述第三沟槽相连通；各所述第二沟槽单元行中两侧的所述第二沟槽单元与外界连通，相邻所述第二沟槽单元行中至多一条与外界连通。
可选地，各所述第一沟槽单元的形状和尺寸相同，各所述第二沟槽单元行的宽度相同，其中，所述第一沟槽单元具有第一宽度，各所述第二沟槽单元行具有第二宽度，所述第三沟槽具有第三宽度，其中，所述第一宽度介于1μm-1mm之间；所述第二宽度与所述第三宽度相等，且介于所述第一宽度的1/10-1/1000之间。
可选地，采用热氧化工艺形成所述中间氧化层，温度介于900-1200℃之间；形成所述沟槽组合结构的过程中，采用含F气体通过反应离子刻蚀进行所述沟槽组合结构的刻蚀。
可选地，将所述第二半导体衬底与所述中间氧化层进行键合的方式包括低温键合，所述低温键合的工艺条件包括：键合前对待键合表面进行亲水性处理，在常温环境下直接贴合键合。
可选地，自所述缺陷层处剥离所述第二半导体衬底的工艺条件包括：在第一温度下进行退火以使所述缺陷层层裂；然后将剥离掉的材料层取出，并在第二温度下进行退火，其中，所述第一温度介于400-600℃之间，所述第二温度介于1050℃-1150℃之间。
另外，本发明还提供一种SON结构，其中，所述SON结构优选采用本发明的SON结构的制备方法制备得到，所述SON结构包括：
第一半导体衬底；
第二半导体衬底，键合于所述第一半导体衬底表面；
沟槽组合结构，自键合面凹陷于所述第一半导体衬底中，所述沟槽组合结构包括第一沟槽、第二沟槽及第三沟槽，其中，所述第一沟槽包括若干个呈阵列排布的第一沟槽单元；所述第二沟槽包括若干间隔排布的第二沟槽单元行，每一所述第二沟槽单元行与至少一个所述第一沟槽单元相连通，所有所述第一沟槽单元均与所述第二沟槽单元行实现连通，且至少一个所述第二沟槽单元行延伸至所述中间氧化层边缘与外界相连通；所述第三沟槽呈环形并与所述第二沟槽相连通，且所述第三沟槽环绕所述第一沟槽设置。
可选地，各所述第一沟槽单元的形状和尺寸相同，各所述第二沟槽单元行的宽度相同，其中，所述第一沟槽单元具有第一宽度，各所述第二沟槽单元行具有第二宽度，所述第三沟槽具有第三宽度，所述第一宽度介于1μm-1mm之间；所述第二宽度与所述第三宽度相等，且介于所述第一宽度的1/10-1/1000之间。
如上所述，本发明的SON结构及其制备方法，在氧化工艺形成的中间氧化层中制备沟槽组合结构，通过第一沟槽、第二沟槽以及第三沟槽的组合，相当于空腔结构中窗口图形通过条状沟槽与圆环沟槽相连，并且有一定数量的条状沟槽延伸到硅片边缘，使其与外部空气联通，保证内外压强一致，同时解决了空洞内的气体受热膨胀和真空导致机械强度问题。
附图说明
图1显示为本发明一示例SON结构制备的工艺流程图。
图2显示为本发明一示例SON结构制备中提供第一半导体衬底的结构示意图。
图3显示为本发明一示例SON结构制备中形成中间氧化层的结构示意图。
图4显示为本发明一示例SON结构制备中形成沟槽组合结构的示意图。
图5显示为本发明一示例SON结构制备中形成沟槽组合结构的俯视图。
图6显示为本发明一示例SON结构制备中在第二半导体衬底中形成缺陷层的示意图。
图7显示为本发明一示例SON结构制备中将第二半导体衬底键合的示意图。
图8显示为本发明一示例SON结构制备中基于缺陷层剥离第二半导体衬底的示意图。
图9显示为本发明一示例SON结构制备中剥离形成SON结构的示意图。
元件标号说明
100 第一半导体衬底
101 中间氧化层
101a 沟槽组合结构
101b 支撑材料区
102 第一沟槽
102a 第一沟槽单元
103 第二沟槽
103a 第二沟槽单元行
104 第三沟槽
200 第二半导体衬底
201 缺陷层
202 键合功能层
203 剩余材料层
S1～S6 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。另外，本发明中使用的“介于……之间”包括两个端点值。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。
如图1所示，本发明提供一种SON结构的制备方法，所述制备方法包括：
S1，提供第一半导体衬底；
S2，基于氧化工艺在所述第一半导体衬底上形成中间氧化层；
S3，在所述中间氧化层中制备沟槽组合结构，所述沟槽组合结构包括第一沟槽、第二沟槽及第三沟槽，其中，所述第一沟槽包括若干个呈阵列排布的第一沟槽单元；所述第二沟槽包括若干间隔排布的第二沟槽单元行，每一所述第二沟槽单元行与至少一个所述第一沟槽单元相连通，所有所述第一沟槽单元均与所述第二沟槽单元行实现连通，且至少一个所述第二沟槽单元行延伸至所述中间氧化层边缘与外界相连通；所述第三沟槽呈环形并与所述第二沟槽相连通，且所述第三沟槽环绕所述第一沟槽设置；
S4，提供具有注入面的第二半导体衬底，并自所述注入面向所述第二半导体衬底中进行离子注入，以在所述第二半导体衬底的预设深度处形成缺陷层；
S5，将所述注入面与形成有所述沟槽组合结构的所述中间氧化层相键合；
S6，自所述缺陷层处剥离所述第二半导体衬底，以得到所述第一半导体衬底、所述中间氧化层及剥离后剩余的第二半导体衬底构成的SON结构。
下面将结合附图详细说明本发明的制备方法。其中，图1显示为本发明的SON结构制备的工艺流程图；图2-9显示为各步骤工艺的结构示意图。
首先，进行步骤S1，如图1中的S1及图2所示，提供第一半导体衬底100。
具体的，第一半导体衬底100为用于制备本发明的具有空腔结构的半导体衬底的衬底之一。可以是单层材料层构成衬底，也可以是由叠层材料层结构构成的叠层结构。其中，第一半导体衬底100可以为Si、Ge、GaN、SiC、AsGa、AlGaN、Ga2O3、InP材料层，也可以上述材料层中的两者及其以上的组合。当然，还可以为其他晶体半导体，并不局限于此。
在本示例中，第一半导体衬底100选择为硅衬底。
接着，进行步骤S2，如图1中的S2及图3所示，基于氧化工艺在第一半导体衬底100上形成中间氧化层101。其中，中间氧化层101的材料包括但不限于氧化硅。另外，中间氧化层101的厚度介于5nm-10μm之间，例如，可以是10nm、20nm、50nm、200nm、300nm、500nm、1μm、2μm、5μm，当然，中间氧化层101的厚度可以根据具体需求确定。
作为示例，所述中间氧化层101的形成工艺包括：采用热氧化法形成所述中间氧化层，温度介于900-1200℃，例如，为1000℃、1050℃、1100℃，并通入氧气或水汽。
以利于适应后续需要形成的多种沟槽。
接着，进行步骤S3，如图1中的S3及图4-5所示，在中间氧化层101中制备沟槽组合结构101a，刻蚀中间氧化层101形成沟槽组合结构101a时，未被刻蚀掉的区域构成支撑材料区101b。如图5所示，沟槽组合结构101a包括第一沟槽102、第二沟槽103及第三沟槽104。
其中，第一沟槽102包括若干个呈阵列排布的第一沟槽单元102a；第二沟槽103包括若干间隔排布的第二沟槽单元行103a，每一第二沟槽单元行103a与至少一个第一沟槽单元102a相连通，且所有第一沟槽单元102a均与第二沟槽单元行103a实现连通，且至少一个第二沟槽单元行103a延伸至中间氧化层101边缘与外界相连通；第三沟槽104呈环形并与第二沟槽103相连通，且第三沟槽104环绕第一沟槽102设置。
基于上述设计，本发明在在氧化工艺形成的中间氧化层中制备沟槽组合结构，通过第一沟槽、第二沟槽以及第三沟槽的组合，相当于空腔结构中窗口图形通过条状沟槽与圆环沟槽相连，并且有一定数量的条状沟槽延伸到硅片边缘，使其与外部空气联通，保证内外压强一致，同时解决了后续工艺过程中空洞内的气体受热膨胀和真空导致机械强度降低的问题。
作为示例，第二沟槽单元行103a呈条状，第一沟槽单元102a呈方形、圆形或者多变形。另外，每一第二沟槽单元行103a对应相同数量的第一沟槽单元102a，且第二沟槽单元行103a平行等间距排布；其中，对于同一第二沟槽单元行103a，第一沟槽单元102a与其连通的方式可以是：该第二沟槽单元103a对应的所有第一沟槽单元102a的一端与第二沟槽单元连通，并且与该第二沟槽单元行103a的同一侧进行连通，如图5中的连通方式所示。
作为示例，各第二沟槽单元行103a上，第一沟槽单元102a一一对应设置。也就是说，对于每一条第二沟槽单元行103a来说，第一沟槽单元102a在其上的排布均相同，从而形成整齐排列的结构，例如，各第一沟槽单元102a形成四方阵列排布，如图5所示的排布方式。
另外，在另一示例中，相邻第二沟槽单元行103a上的第一沟槽单元102a在第二沟槽单元行103a延伸方向上的投影之间具有间距。也就是说，对于相邻两个第二单元行103a所连通的第一沟槽单元102a来说，将各个第一沟槽单元102a在第二沟槽单元行103a的方向上进行投影，则第一沟槽单元行102a的投影没有存在交叠的区域，从而有利于在沟槽组合结构101a设计的情况下，保证得到SON结构的机械强度。另外，其可以是两种排布的第二沟槽单元行103a交替键合排布，即奇数行上第一沟槽单元102a排布相同，偶数行上第一沟槽单元102a排布相同。在一示例中，第一沟槽单元102a可以设计为六方排布的结构。
作为示例，各第二沟槽单元行103a的两端均与第三沟槽104相连通，如图5中的连通方式。另外，在另一可选示例中，各第二沟槽单元行103a中两侧的第二沟槽单元103a与外界连通，相邻第二沟槽单元行103a中至多一条与外界连通。也就是说，位于边缘的两条第二沟槽单元行103a延伸到中间氧化层101的边缘与外界连通，相邻两条第二沟槽单元行103a不会均与外界空气连通，以利于在沟槽组合结构设计的情况下，保证得到SON结构的机械强度。
作为示例，各第一沟槽单元102a的形状和尺寸相同，各第二沟槽单元行103a的宽度相同，依据需求其长度可以不同，其中，第一沟槽单元102a具有第一宽度d1，各第二沟槽单元行103a具有第二宽度d2，各第三沟槽104具有第三宽度d3，其中，第一宽度d1对于圆形横截面的第一沟槽单元102a来说是指横截面最大尺寸，例如，对于圆形横截面牺牲柱为直径，对于正方形的牺牲柱为对角线长，对于长方形的牺牲柱为最长的条对角线的长度，依此类推；第二宽度d2是指水平平行沟道槽的宽度；第三宽度d3是指对于环形的沟道槽来说，是指两个同心环的半径之差。
在一具体示例中，第一宽度d1介于1μm-1mm之间，例如，可以是10μm、50μm、100μm、200μm、500μm；可以依据实际器件应用设计；另外，第二宽度d2及第三宽度d3的尺寸远小于第一宽度d1，在一示例中，第二宽度d2及第三宽度d3相等，且介于第一宽度d1的1/10-1/1000之间，例如，可以是第一宽度d1的1/50、1/100、1/200、1/500、1/600、1/800。
作为示例，沟槽组合结构101a的刻蚀工艺包括：常温(如20-40℃)下使用反应离子刻蚀(RIE)，在一可选示例中，使用含F气体进行刻蚀，例如CHF3。
接着，进行步骤S4，如图1中的S4及图6所示，提供具有注入面的第二半导体衬底200，并自所述注入面向第二半导体衬底200中进行离子注入，以在第二半导体衬底200的预设深度处形成缺陷层201。
其中，第二半导体衬底200作为SON结构中的另外一个衬底，其可以是单层材料层构成衬底，也可以是由叠层材料层结构构成的叠层结构。其中，第二半导体衬底200可以为Si、Ge、GaN、SiC、AsGa、AlGaN、Ga2O3、InP材料层，也可以上述材料层中的两者及其以上的组合。当然，还可以为其他晶体半导体，并不局限于此。本示例中，选择为硅衬底。
在一示例中，形成缺陷层201的过程可以是，在第二半导体衬底200(如硅片)注入面表面注入H+，注入深度根据需求的顶层硅厚度确定，注入的作用是当H+进入硅衬底中会打破Si-Si键形成点缺陷，并部分形成Si-H键，缺陷在高温过程中重叠形成空洞，并释放出H，释放出的H2在高温下压力升高，使硅片发生剥离。其中，采用H+离子注入，选择在室温(20-40℃)下,使用离子注入设备以一定能量向硅片注入大量的H+离子,在硅表面层下形成一层富含H+离子的硅层，顶层硅膜的厚度与H+注入能量有关，H+注入能量越大，H+注入峰越深，顶层硅膜的厚度就越厚。
接着，进行步骤S5，如图1中的S5及图7所示，将第二半导体衬底200的注入面与形成有沟槽组合结构101a的中间氧化层相101相键合。其中，基于本发明设计的沟槽组合结构的存在，可以在真空条件下键合得到性能良好的键合结构，提高最终形成的SON性能。
在一示例中，将第二半导体衬底200与中间氧化层101进行键合的方式包括低温键合，其中，低温键合的工艺条件包括：键合前对待键合表面进行亲水性处理，在常温环境下直接贴合键合。
在一可选示例中，键合前第一半导体衬底和第二半导体衬底(如硅片)表面进行亲水性处理的方式可以是：在120℃～150℃的H2SO4-H2O2溶液中清洗，例如，可以是125℃、130℃、135℃；在另一示例中，亲水性处理可以是：采用氧等离子处理，常温下氧等离子体处理。当然，还可以是对待键合表面均进行上述两种方式的亲水性处理。
进行上述表面亲水性处理后，然后再在常温(20-40℃)环境下直接贴合。两个平坦且亲水性表面的硅片贴合，依靠羟基间的范德华力即可形成键合。
最后，进行步骤S6，如图1中的S6及图8-9所示，自缺陷层201处剥离第二半导体衬底200，将第二半导体衬底200分成两部分，一部分是键合在第一半导体衬底100上的键合功能层202，另一部分是剥离掉的剩余材料层203，剥离后得到由第一半导体衬底100、中间氧化层101及键合功能层202构成的SON结构，其中，沟槽组合结构101a形成在了第一半导体衬底100和第二半导体衬底200之间，构成了SON结构的空腔结构。
在一示例中，采用退火的方式自缺陷层201处剥离第二半导体衬底200，例如，以注入H+形成缺陷层201为例，键合片高温退火，使第二半导体衬底200(如硅片)在H分布峰值处分离，第二半导体衬底200上一层硅转移到第一半导体衬底100上。
在一具体示例中，剥离的工艺条件可以是，先进行第一温度下的退火，第一温度介于400-600℃之间，如，可以是450℃、500℃、550℃，使缺陷层位置发生层裂，然后，将剥离掉的材料层取出，之后再进行第二温度下的退火，第二温度介于1050℃-1150℃之间，如，可以是1080℃、1100℃、1120℃，一方面提高键合键合强度，修复注入损伤；另一方面，有利于在该温度下改善由于多种类型的沟槽存在导致剥离损伤的问题。
例如，在一具体示例中，硅片注入H+，当H+进入硅衬底中会打破Si-Si键形成点缺陷，并部分形成Si-H键，缺陷在400～600℃高温退火过程中氢离子层产生断裂，重叠形成空洞，并释放出H2，释放出的H2在高温下压力升高，使硅片发生剥离；剥离掉的硅层取出，最终经退火(～1100℃)形成Si-O键提高键合强度，修复H+注入损伤，完成键合。
基于上述方案，本发明提供一种制备非真空SON材料的方法，退火加工过程，孔洞中的空气得到有效释放，不会因为受热而膨胀而导致键合失败，且采用真空条件键合，圆片空洞区和外界压力保持一致，避免了孔洞区真空条件下上方膜层承受的压力，另外，在制备组合结构的同时刻蚀剩余材料可以有效支撑，同时解决了空洞内的气体受热膨胀和真空导致机械强度问题。
另外，在一示例中，本发明制备SON结构的过程中，还包括剥离后进行表面进行CMP、抛光等工艺，以改善表面缺陷和均匀性，形成SON结构。
另外，如图9所示，并参见图1-8所示，本发明还提供一种SON结构，其中，所述SON结构优选采用本发明的SON结构的制备方法制备得到，各材料层的特征及描述可以参见在SON结构制备方法中说明，在此不再赘述。所述SON结构包括：
第一半导体衬底100；第二半导体衬底200，键合于第一半导体衬底100表面；以及沟槽组合结构101a，自键合面凹陷于所述第一半导体衬底100中，所述沟槽组合结构包括第一沟槽102、第二沟槽103及第三沟槽104，其中，所述第一沟槽102包括若干个呈阵列排布的第一沟槽单元102a；所述第二沟槽103包括若干间隔排布的第二沟槽单元行103a，每一所述第二沟槽单元行103a与至少一个所述第一沟槽单元102a相连通，所有所述第一沟槽单元102a均与所述第二沟槽单元行103a实现连通，且至少一个所述第二沟槽单元行103a延伸至所述中间氧化层101边缘与外界相连通；所述第三沟槽104呈环形并与所述第二沟槽103a相连通，且所述第三沟槽104环绕所述第一沟槽102设置。
作为示例，各所述第一沟槽单元102a的形状和尺寸相同，各所述第二沟槽单元行103a的宽度相同，其中，所述第一沟槽单元102a具有第一宽度d1，各所述第二沟槽单元行103a具有第二宽度d2，所述第三沟槽104具有第三宽度d3，所述第一宽度介于1μm-1mm之间；所述第二宽度与所述第三宽度相等，且介于所述第一宽度的1/10-1/1000之间。
综上所述，本发明的SON结构及其制备方法，在氧化工艺形成的中间氧化层中制备沟槽组合结构，通过第一沟槽、第二沟槽以及第三沟槽的组合，相当于空腔结构中窗口图形通过条状沟槽与圆环沟槽相连，并且有一定数量的条状沟槽延伸到硅片边缘，使其与外部空气联通，保证内外压强一致，同时解决了空洞内的气体受热膨胀和真空导致机械强度问题。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种SON结构的制备方法，其特征在于，所述制备方法包括：
提供第一半导体衬底；
基于氧化工艺在所述第一半导体衬底上形成中间氧化层；
在所述中间氧化层中制备沟槽组合结构，所述沟槽组合结构包括第一沟槽、第二沟槽及第三沟槽，其中，所述第一沟槽包括若干个呈阵列排布的第一沟槽单元；所述第二沟槽包括若干间隔排布的第二沟槽单元行，每一所述第二沟槽单元行与至少一个所述第一沟槽单元相连通，所有所述第一沟槽单元均与所述第二沟槽单元行实现连通，且至少一个所述第二沟槽单元行延伸至所述中间氧化层边缘与外界相连通；所述第三沟槽呈环形并与所述第二沟槽相连通，且所述第三沟槽环绕所述第一沟槽设置；
提供具有注入面的第二半导体衬底，并自所述注入面向所述第二半导体衬底中进行离子注入，以在所述第二半导体衬底的预设深度处形成缺陷层；
将所述注入面与形成有所述沟槽组合结构的所述中间氧化层相键合；
自所述缺陷层处剥离所述第二半导体衬底，以得到所述第一半导体衬底、所述中间氧化层及剥离后剩余的第二半导体衬底构成的SON结构。
2.根据权利要求1所述的SON结构的制备方法，其特征在于，每一所述第二沟槽单元行对应相同数量的所述第一沟槽单元，且所述第二沟槽单元行等间距排布；其中，同一所述第二沟槽单元行上，所述第一沟槽单元的一端通过所述第二沟槽单元行的同一侧实现与所述第二沟槽单元行连通。
3.根据权利要求2所述的SON结构的制备方法，其特征在于，各所述第二沟槽单元行上，所述第一沟槽单元一一对应设置；或者，相邻所述第二沟槽单元行上的所述第一沟槽单元在所述第二沟槽单元行延伸方向上的投影之间具有间距。
4.根据权利要求1所述的SON结构的制备方法，其特征在于，各所述第二沟槽单元行的两端均与所述第三沟槽相连通；各所述第二沟槽单元行中两侧的所述第二沟槽单元与外界连通，且相邻所述第二沟槽单元行中至多一条与外界连通。
5.根据权利要求1所述的SON结构的制备方法，其特征在于，各所述第一沟槽单元的形状和尺寸相同，各所述第二沟槽单元行的宽度相同，其中，所述第一沟槽单元具有第一宽度，各所述第二沟槽单元行具有第二宽度，所述第三沟槽具有第三宽度，其中，所述第一宽度介于1μm-1mm之间；所述第二宽度与所述第三宽度相等，且介于所述第一宽度的1/10-1/1000之间。
6.根据权利要求1所述的SON结构的制备方法，其特征在于，采用热氧化工艺形成所述中间氧化层，温度介于900-1200℃之间；形成所述沟槽组合结构的过程中，采用含F气体通过反应离子刻蚀进行所述沟槽组合结构的刻蚀。
7.根据权利要求1所述的SON结构的制备方法，其特征在于，将所述第二半导体衬底与所述中间氧化层进行键合的方式包括低温键合，所述低温键合的工艺条件包括：键合前对待键合表面进行亲水性处理，在常温环境下直接贴合键合。
8.根据权利要求1-7中任意一项所述的SON结构的制备方法，其特征在于，自所述缺陷层处剥离所述第二半导体衬底的工艺条件包括：在第一温度下进行退火以使所述缺陷层层裂；然后将剥离掉的材料层取出，并在第二温度下进行退火，其中，所述第一温度介于400-600℃之间，所述第二温度介于1050℃-1150℃之间。
9.一种SON结构，其特征在于，所述SON结构包括：
第一半导体衬底，所述第一半导体衬底上具有中间氧化层；
第二半导体衬底，键合于所述中间氧化层表面；
沟槽组合结构，自键合面凹陷于所述中间氧化层中，所述沟槽组合结构包括第一沟槽、第二沟槽及第三沟槽，其中，所述第一沟槽包括若干个呈阵列排布的第一沟槽单元；所述第二沟槽包括若干间隔排布的第二沟槽单元行，每一所述第二沟槽单元行与至少一个所述第一沟槽单元相连通，所有所述第一沟槽单元均与所述第二沟槽单元行实现连通，且至少一个所述第二沟槽单元行延伸至所述中间氧化层边缘与外界相连通；所述第三沟槽呈环形并与所述第二沟槽相连通，且所述第三沟槽环绕所述第一沟槽设置。
10.根据权利要求9所述的SON结构，其特征在于，各所述第一沟槽单元的形状和尺寸相同，各所述第二沟槽单元行的宽度相同，所述第一沟槽单元具有第一宽度，各所述第二沟槽单元行具有第二宽度，所述第三沟槽具有第三宽度，所述第一宽度介于1μm-1mm之间；所述第二宽度与所述第三宽度相等，且介于所述第一宽度的1/10-1/1000之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011589458.7A CN112701128B (zh) | 2020-12-29 | 2020-12-29 | Son结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011589458.7A CN112701128B (zh) | 2020-12-29 | 2020-12-29 | Son结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112701128A CN112701128A (zh) | 2021-04-23 |
| CN112701128B true CN112701128B (zh) | 2022-04-19 |
Family
ID=75513121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011589458.7A Active CN112701128B (zh) | 2020-12-29 | 2020-12-29 | Son结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112701128B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118248646A (zh) * | 2024-05-30 | 2024-06-25 | 杭州积海半导体有限公司 | 半导体器件及其制作方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103035654A (zh) * | 2012-12-21 | 2013-04-10 | 上海宏力半导体制造有限公司 | 绝缘体上硅射频器件及其绝缘体上硅衬底 |
| CN104103649A (zh) * | 2014-07-23 | 2014-10-15 | 杭州电子科技大学 | 一种具有谐振腔增强效应栅格阵列型的soi光电探测器 |
| CN105702728A (zh) * | 2014-11-28 | 2016-06-22 | 中国科学院微电子研究所 | 一种半导体器件及其制造方法 |
| CN109809355A (zh) * | 2019-03-06 | 2019-05-28 | 苏州敏芯微电子技术股份有限公司 | 压力传感器及其制造方法 |
| CN111435666A (zh) * | 2019-01-11 | 2020-07-21 | 中国科学院上海微系统与信息技术研究所 | 图形化结构的soi衬底及其制备方法 |
| TW202038466A (zh) * | 2018-11-30 | 2020-10-16 | 美商格芯（美國）集成電路科技有限公司 | 在半導體裝置之內或之下的氧化空腔結構 |
| CN111952239A (zh) * | 2020-08-21 | 2020-11-17 | 中国科学院上海微系统与信息技术研究所 | 具有空腔结构的半导体衬底及其制备方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006237455A (ja) * | 2005-02-28 | 2006-09-07 | Toshiba Corp | 半導体装置とその製造方法 |
| JP4285536B2 (ja) * | 2006-12-19 | 2009-06-24 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP6160044B2 (ja) * | 2012-08-30 | 2017-07-12 | 富士電機株式会社 | 半導体装置の製造方法 |
-
2020
- 2020-12-29 CN CN202011589458.7A patent/CN112701128B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103035654A (zh) * | 2012-12-21 | 2013-04-10 | 上海宏力半导体制造有限公司 | 绝缘体上硅射频器件及其绝缘体上硅衬底 |
| CN104103649A (zh) * | 2014-07-23 | 2014-10-15 | 杭州电子科技大学 | 一种具有谐振腔增强效应栅格阵列型的soi光电探测器 |
| CN105702728A (zh) * | 2014-11-28 | 2016-06-22 | 中国科学院微电子研究所 | 一种半导体器件及其制造方法 |
| TW202038466A (zh) * | 2018-11-30 | 2020-10-16 | 美商格芯（美國）集成電路科技有限公司 | 在半導體裝置之內或之下的氧化空腔結構 |
| CN111435666A (zh) * | 2019-01-11 | 2020-07-21 | 中国科学院上海微系统与信息技术研究所 | 图形化结构的soi衬底及其制备方法 |
| CN109809355A (zh) * | 2019-03-06 | 2019-05-28 | 苏州敏芯微电子技术股份有限公司 | 压力传感器及其制造方法 |
| CN111952239A (zh) * | 2020-08-21 | 2020-11-17 | 中国科学院上海微系统与信息技术研究所 | 具有空腔结构的半导体衬底及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112701128A (zh) | 2021-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5102821A (en) | SOI/semiconductor heterostructure fabrication by wafer bonding of polysilicon to titanium | |
| CN102341900B (zh) | 制造热膨胀系数局部适应的异质结构的方法 | |
| KR101026387B1 (ko) | 표층 및 기판을 연결하는 구역들을 포함하는 부분적 ｓｏｉ구조들을 생성하기 위한 방법 | |
| US6096433A (en) | Laminated substrate fabricated from semiconductor wafers bonded to each other without contact between insulating layer and semiconductor layer and process of fabrication thereof | |
| US20090233079A1 (en) | Techniques for Layer Transfer Processing | |
| CN101996922B (zh) | Soi晶片及其形成方法 | |
| CN112701128B (zh) | Son结构及其制备方法 | |
| CN111952239B (zh) | 具有空腔结构的半导体衬底及其制备方法 | |
| CN113053919A (zh) | 一种多层绝缘体上硅晶圆及其制造方法 | |
| US20050112843A1 (en) | Method for anodic bonding of wafers and device | |
| TWI726972B (zh) | 用於製造多層ｍｅｍｓ組件的方法及相應的多層ｍｅｍｓ組件 | |
| CN110752218A (zh) | 一种多层soi及其制备方法 | |
| US20090039428A1 (en) | Fabricating method for silicon on insulator and structure thereof | |
| KR20070067394A (ko) | 나노 에스오아이 웨이퍼의 제조방법 | |
| EP3193361B1 (en) | Method for fabricating semiconductor structures including a high resistivity layer, and related semiconductor structures | |
| Angelopoulos et al. | Manufacturing aspects of an ultra-thin chip technology | |
| KR100985738B1 (ko) | Ｓｏｉ 웨이퍼 제조방법 | |
| CN105938813B (zh) | 基于氮化硅应力薄膜与尺度效应的晶圆级单轴应变soi的制作方法 | |
| JP2004040093A (ja) | Ｓｏｉウェーハ及びその製造方法 | |
| TWI786782B (zh) | 製造絕緣體上矽晶片的方法 | |
| KR102568640B1 (ko) | 도너 기판의 잔류물을 제조하는 방법, 그 방법에 의해 제조된 기판 및 그 기판의 사용 | |
| CN105938814B (zh) | 基于氮化硅应力薄膜与尺度效应的AlN埋绝缘层上晶圆级单轴应变Si的制作方法 | |
| CN114823479A (zh) | 一种Si基SiC晶圆及其制备方法 | |
| CN105938812B (zh) | 基于氮化硅应力薄膜与尺度效应的SiN埋绝缘层上晶圆级单轴应变Si的制作方法 | |
| KR100691311B1 (ko) | 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된에스오아이 웨이퍼 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: Structure and preparation method of SON Effective date of registration: 20230317 Granted publication date: 20220419 Pledgee: Industrial Bank Co.,Ltd. Shanghai Putuo sub branch Pledgor: Shanghai Yeying Microelectronics Technology Co.,Ltd. Registration number: Y2023310000070 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right |