CN105938813B - 基于氮化硅应力薄膜与尺度效应的晶圆级单轴应变soi的制作方法 - Google Patents
基于氮化硅应力薄膜与尺度效应的晶圆级单轴应变soi的制作方法 Download PDFInfo
- Publication number
- CN105938813B CN105938813B CN201610446183.9A CN201610446183A CN105938813B CN 105938813 B CN105938813 B CN 105938813B CN 201610446183 A CN201610446183 A CN 201610446183A CN 105938813 B CN105938813 B CN 105938813B
- Authority
- CN
- China
- Prior art keywords
- layer
- sin
- soi wafer
- soi
- top layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
本发明公开了一种基于氮化硅应力薄膜与尺度效应的晶圆级单轴应变SOI的制作方法，其实现步骤为：1.对绝缘层上硅SOI晶圆进行清洗，并进行He离子注入；2.在离子注入后的SOI晶圆顶层Si层上淀积‑1GPa以上的压应力SiN薄膜或1GPa以上的张应力SiN薄膜，并刻蚀SiN薄膜成条形阵列；3.对带有SiN薄膜阵列的SOI晶圆进行退火；4.腐蚀去除SOI晶圆表面上的SiN薄膜阵列，得到晶圆级单轴应变SOI材料。本发明利用SiO2埋绝缘层在条形SiN薄膜阵列作用下的单轴拉伸或单轴压缩塑性形变在顶层Si层引入应变，与现有半导体工艺兼容，成本低，可用于制作超高速、低功耗、抗辐照半导体器件和集成电路。
Description
技术领域
本发明属于微电子技术领域，涉及半导体衬底材料制作工艺技术，具体的说是一种晶圆级单轴应变SOI材料的制作方法，可制作用于超高速、低功耗、抗辐照半导体器件与集成电路所需的高性能SOI晶圆。
背景技术
目前，Si集成电路已发展到了极大规模的纳米技术时代，但现有的体Si材料及工艺已达到其物理极限，无法满足先进的CMOS器件及集成电路对高速、高频和低压低功耗的需求。而应变Si的电子和空穴迁移率，理论上将分别是体Si的2倍和5倍，可大大提升器件与电路的频率和速度。然而Si集成电路和应变Si集成电路均存在漏电的问题，导致器件和电路性能下降。
SOI，即绝缘体上硅，是一种具有“Si/绝缘层/Si”三层结构的新型Si基半导体材料，其与体Si技术相比，具有功耗低、集成密度高、寄生电容小、抗辐照能力强等优势，在要求低功耗、抗辐的领域拥有广泛应用。但是由于目前集成电路进入纳米技术时代，而SOI本身的迁移率较低，无法满足现在高速集成电路的需求。
将应变Si与SOI相结合，产生的应变SOI材料，既可以克服Si集成电路的漏电，又能显著提高SOI晶圆的电子迁移率和空穴迁移率，而且与现有Si工艺兼容，是高速、低功耗集成电路的优选工艺，已成为21世纪延续摩尔定律的关键技术。现有的应变SOI材料分为双轴应变SOI和单轴应变SOI。
双轴应变SOI，通常采用智能剥离加键合的工艺方法，即在弛豫的SiGe层上外延应变Si层，再转移至绝缘层上形成应变SOI。由于形成的顶层应变Si层为双轴应变，而双轴应变对载流子迁移率的提升随着电场升高而退化。
中国科学院上海微系统与信息技术研究所、上海新傲科技股份有限公司提出一种绝缘体上应变硅制备方法(CN101916741A)，是将SOI的顶层硅热氧化减薄至10-30nm形成超薄的顶层硅层，然后在超薄的顶层硅层上外延Si1-xGex应变层，Si1-xGex应变层的厚度不超过其临界厚度；进行离子注入，选择合适的能量，使离子注入到埋氧层和衬底硅层的界面；进行退火工艺，形成弛豫的Si1-xGex层，同时，顶层硅层受到拉伸的应力，离子注入使得埋氧层和衬底硅层的界面疏松，最终形成应变硅层；将剩余弛豫的Si1-xGex应变层移除，得到全局双轴应变SOI材料。该发明缺点是制作过程中有Ge扩散问题、应变量小等。
相对于双轴应变SOI，单轴应变对载流子迁移率的提升不随电场的升高而退化，而且在相同的应变量下，单轴应变对载流子迁移率的提升高于双轴应变对载流子迁移率的提升。
飞思卡尔半导体公司于2007年提出厚应变SOI衬底中的工程应变(CN101454894B)，采用双轴全局应变SOI材料，在其第四个区域上淀积SiN或SiO2条形掩蔽膜，对双轴应变硅层进行离子注入非晶化，去除掩蔽图形后退火，消除双轴应变其中一个方向的应变的方法，形成全局单轴应变SOI。但是该方法需利用经过工艺加工形成的全局双轴应变SOI，工艺成本高；形成的全局单轴应变SOI的应变量来源于原有的双轴应变，受到所采用的全局双轴应变SOI应变量的限制。
2011年西安电子科技大学获得的一种采用机械弯曲并在弯曲状态下退火制作圆片级单轴应变SOI材料的新方法专利(CN201110361512.7)，用以制作晶圆级全局单轴应变SOI材料，其主要工艺如图1所示，步骤如下：
1、将SOI晶圆顶层硅层向上放置在弧形弯曲台上，其弯曲方向与<110>或<100>方向平行。
2、弯曲台上的两根圆柱形水平压杆分别放置在SOI晶圆片两端，用圆柱形水平压杆使SOI晶圆与弧形台面完全贴合。
3、在温度200℃至1250℃的退火炉中退火1.5小时至10小时，使SiO2埋绝缘层在此过程中发生塑性形变。
4、卸下SOI晶圆恢复原状后，由于SiO2埋绝缘层的塑形形变，形成顶层全局单轴应变硅层。
但是该方法存在以下几个缺点：1)与传统集成电路工艺兼容性差：为了获得不同应变量的SOI，该方法需要额外制作对应的不同曲率半径的弯曲台，且所制作的弯曲台需要兼容现有退火设备。2)可靠性较差：该工艺方法需使用压杆施加机械外力使SOI晶圆弯曲，会在顶层硅中引入缺陷；若SOI晶圆弯曲度过大，会造成圆片碎裂。3)由于担心SOI晶圆碎裂，所以机械弯曲的弯曲度不能过大，这就限制了在顶层硅中引入的应变量的大小，所能实现的应变量较小。
发明内容
本发明的目的在于针对上述现有技术的不足，提出一种基于氮化硅应力薄膜与尺度效应的晶圆级单轴应变SOI的制作方法，以降低应变SOI晶圆的制作工艺复杂度和成本，提高单轴应变SOI的应变量，进而提高载流子的迁移率，满足超高速、低功耗、抗辐照器件与集成电路对应变SOI晶圆的要求。
为实现上述目的，本发明的技术方案包括如下：
(1)对绝缘层上硅SOI晶圆进行清洗，该SOI晶圆包括顶层Si层、SiO2埋绝缘层和Si衬底三层结构；
(2)对清洗过的SOI晶圆进行He离子注入，即将He离子注入到SOI晶圆的SiO2埋绝缘层与Si衬底界面处；
(3)在离子注入后的SOI晶圆顶层Si上采用PECVD等工艺淀积-1GPa以上的压应力SiN薄膜或1GPa以上的张应力SiN薄膜；
(4)利用半导体光刻和干法刻蚀工艺，对SiN薄膜进行条形图形化，形成条宽和间距均为0.1μm～0.2μm的条形SiN薄膜阵列，用以消除宽度方向的应力，得到只有长度方向应力的氮化硅压应力条或张应力条，使顶层Si层和SiO2埋绝缘层发生整体的单轴拉伸形变或单轴压缩形变，进而导致SOI晶圆转变为晶圆级的单轴张应变SOI或单轴压应变SOI；
(5)对顶层Si表面形成条形SiN薄膜阵列的SOI晶圆进行退火，使SiN薄膜的应力进一步增强，并使SiO2埋绝缘层发生塑性形变，保证SiN薄膜去除后顶层Si层应力不消失；
(6)通过湿法腐蚀去除SOI晶圆表面上的条形SiN薄膜阵列，最终得到晶圆级单轴张应变SOI或单轴压应变材料。
本发明具有如下优点：
1、与现有硅集成电路工艺完全兼容：本发明的晶圆级单轴应变SOI的制作可通过PECVD工艺淀积、图形光刻、刻蚀等现有的常规Si工艺实现，工艺简单，不需要额外定制工艺所需设备。
2、可靠性高：本发明通过将高应力SiN条形阵列引入晶圆级单轴应变，不需要对SOI施加机械外力，从而防止了圆片发生弯曲，避免了顶层硅中的缺陷产生和圆片碎裂，提高了成品率。
3、成本低：本发明由于采用高应力SiN条形阵列，能直接引入晶圆级单轴应变，故可采用普通SOI晶圆来制作单轴全局应变SOI材料，而非双轴应变SOI晶圆，降低了工艺成本。
4、应变量大：本发明通过条形SiN条形阵列的单轴应力使顶层Si层和SiO2埋绝缘层发生整体的单轴拉伸形变或单轴压缩形变来引入应变，故可以通过调整SiN薄膜淀积工艺增大应变量。
附图说明
图1为现有晶圆级单轴应变SOI晶圆的工艺流程图。
图2为本发明的晶圆级单轴应变SOI工艺流程图。
图3为本发明中淀积在顶层Si层上的条形SiN薄膜阵列的俯视图。
具体实施方式
本发明的技术原理如下：
本发明根据离子注入工艺原理，将He离子注入到SiO2埋绝缘层与衬底Si层的界面处，会导致SiO2埋绝缘层和衬底Si层的界面结合变得疏松，以使SiO2埋绝缘层及其上的顶层Si层在淀积高应力SiN薄膜后容易发生相应的应变。又根据材料力学的尺度效应原理，通过半导体工艺技术制作宽度和间距均为100nm～200nm的条形SiN薄膜阵列，使得条形宽度方向的应力释放，而沿条形长度方向的应力大小不发生变化，从而使条形SiN薄膜阵列拥有单轴压应力或单轴张应力，以在顶层Si层和SiO2埋绝缘层中引入单轴张应变或单轴压应变。在退火过程中，条形SiN薄膜阵列的应力会进一步增强，并同时导致SiO2埋绝缘层产生拉伸或压缩的塑性形变，而顶层Si仍处于弹性形变。当去除条形SiN薄膜阵列后，由于SiO2埋绝缘层拉伸或压缩的塑性形变作用，导致顶层Si发生单轴张应变或单轴压应变，最终形成拥有应变顶层Si层的晶圆级单轴应变SOI。
SOI晶圆包括3英寸、4英寸、5英寸、6英寸、8英寸、12英寸的不同规格，其顶层Si层厚度为100～500nm。
参照图2，本发明给出基于氮化硅应力薄膜与尺度效应的晶圆级单轴应变SOI的制作方法的三个实施例，即制备4英寸、6英寸、8英寸的单轴压应变SOI晶圆材料，不同规格的SOI晶圆均包括三层结构：Si衬底3、SiO2埋绝缘层2和顶层Si层1，如图2a所示。其中：
4英寸SOI晶圆，其Si衬底的厚度为525μm，SiO2埋绝缘层的厚度为500nm，顶层Si层的厚度为150nm；
6英寸SOI晶圆，其Si衬底的厚度为675μm，SiO2埋绝缘层的厚度为500nm，顶层Si层的厚度为300nm；
8英寸SOI晶圆，其Si衬底的厚度为725μm，SiO2埋绝缘层的厚度为500nm，顶层Si层的厚度为450nm。
实施例1，制备4英寸单轴张应变SOI晶圆材料。
步骤1：清洗SOI晶圆，以去除表面污染物。
(1.1)使用丙酮和异丙醇对SOI晶圆交替进行超声波清洗，以去除衬底表面有机物污染；
(1.2)配置1：1：3的氨水、双氧水、去离子水的混合溶液，并加热至120℃，将SOI晶圆置于此混合溶液中浸泡12分钟，取出后用大量去离子水冲洗，以去除SOI晶圆表面无机污染物；
(1.3)将SOI晶圆用HF酸缓冲液浸泡2分钟，去除表面的氧化层。
步骤2：对已清洗的SOI晶圆进行离子注入，以使Si衬底3和SiO2埋绝缘层2界面4疏松，如图2b所示。
离子注入的工艺条件是：注入的离子为He离子，注入剂量为1E14cm-2，注入能量70Kev。
步骤3：采用PECVD等离子增强化学气相淀积工艺，在已完成离子注入的SOI晶圆的顶层Si层1的表面淀积厚度为0.8μm，应力为-1GPa的压应力SiN薄膜5，如图2c所示。
淀积的工艺条件是：高频HF功率为0.2KW，低频LF功率为0.8KW，高纯SiH4流量为0.4slm，高纯NH3流量为1.7slm，高纯氮气流量为1.8slm，反应室压强为2.5Torr，反应室温度为400℃。
步骤4：利用半导体光刻和刻蚀技术，刻蚀压应力SiN薄膜5，形成条形SiN薄膜阵列6，如图2d所示。
(4.1)在压应力SiN层5上涂正光刻胶，将光刻胶烘干，利用具有条形宽度和间隔均为0.2μm的光刻板进行曝光，曝光的区域为宽度和间隔均为0.2μm的条状阵列，用显影液去除掉曝光区域易溶于显影液的正光刻胶，在SiN层上形成条状光刻胶掩蔽膜阵列；
(4.2)采用反应离子刻蚀RIE工艺，在反应腔压强为4Pa，反应室温度为40℃，基片温度为5℃，13.56MHz高频射频功率为400W，刻蚀气体CHF4流量为30sccm，O2气体流量为3sccm的条件下，对淀积在SOI晶圆顶层Si层上的压应力SiN薄膜5进行刻蚀，形成宽度为0.2μm的条形SiN薄膜阵列6，用以消除宽度方向的应力，得到只有长度方向应力的氮化硅应力条，得到的带有SiN薄膜阵列6的SOI晶圆俯视图如图3所示；
(4.3)去除条形SiN薄膜阵列上的光刻胶。
步骤5：对顶层Si层1表面形成条形SiN薄膜阵列6的SOI晶圆进行退火，如图2e所示，即在升温速率为4℃/min，温度为350℃的条件下在惰性气体Ar中退火3小时，再以4℃/min的速率降温。在退火过程中，条形SiN薄膜阵列6的应力会进一步增强，并导致SiO2埋绝缘层2产生拉伸的塑性形变。
步骤6：去除SOI晶圆顶层Si层1表面的条形SiN薄膜阵列6，如图2f所示。
把淀积了条形SiN薄膜阵列6的SOI晶圆放入体积分数为85％的磷酸溶液中，在150℃下进行5分钟的湿法刻蚀，最终得到具有应变顶层Si层7的单轴张应变SOI晶圆材料。
实施例2，制备6英寸单轴压应变SOI晶圆材料。
步骤一：清洗SOI晶圆，以去除表面污染物。
本步骤的实现与实施例1的步骤1相同。
步骤二：对已清洗的SOI晶圆注入剂量为1E15cm-2，能量110Kev的He离子，以使Si衬底3和SiO2埋绝缘层2界面4疏松，如图2b所示。
步骤三：采用PECVD等离子增强化学气相淀积工艺，在已进行离子注入的SOI晶圆的顶层Si层1表面淀积厚度为1.0μm，应力为1.1GPa的张应力SiN薄膜5，如图2c所示。
淀积的工艺条件是：高频HF功率为1.3KW，低频LF功率为0.3KW，高纯SiH4流量为0.3slm，高纯NH3流量为1.8slm，高纯氮气流量为1.0slm，反应室压强为3.1Torr，反应室温度为400℃。
步骤四：利用半导体光刻和刻蚀技术，刻蚀张应力SiN薄膜5，形成条形SiN薄膜阵列6，如图2d所示。
(4a)在张应力SiN层5上涂正光刻胶，将光刻胶烘干，利用具有条形宽度和间隔均为0.15μm的光刻板进行曝光，曝光的区域为宽度和间隔均为0.15μm的条状阵列，用显影液去除掉曝光区域易溶于显影液的正光刻胶，在SiN层上形成条状光刻胶掩蔽膜阵列；
(4b)采用反应离子刻蚀RIE工艺，对淀积在SOI晶圆顶层Si层上的张应力SiN薄膜5进行刻蚀，形成宽度为0.15μm的条形SiN薄膜阵列6，用以消除宽度方向的应力，得到只有长度方向应力的氮化硅应力条，得到的带有SiN薄膜阵列6的SOI晶圆俯视图如图3所示，反应离子刻蚀RIE工艺条件与实施例1中的步骤(4.1)相同；
(4c)去除条形SiN薄膜阵列6上的光刻胶。
步骤五：对顶层Si层1表面形成条形SiN薄膜阵列6的SOI晶圆进行退火，如图2e所示，即在升温速率为4℃/min，温度为400℃的条件下在惰性气体He中退火2.5小时，再以4℃/min的速率降温。在退火过程中，条形SiN薄膜阵列6的应力会进一步增强，并导致SiO2埋绝缘层2产生压缩的塑性形变。
步骤六：去除SOI晶圆顶层Si层1表面的条形SiN薄膜阵列6，如图2f所示。
把淀积了条形SiN薄膜阵列6的SOI晶圆放入体积分数为85％的磷酸溶液中，在180℃下进行8分钟的湿法刻蚀，最终得到具有应变顶层Si层7的单轴压应变SOI晶圆材料。
实施例3，制备8英寸单轴张应变SOI晶圆材料。
步骤A：清洗SOI晶圆，以去除表面污染物。
本步骤的实现与实施例1的步骤1相同。
步骤B：对已清洗的SOI晶圆进行离子注入，以使Si衬底3和SiO2埋绝缘层2界面4疏松，如图2b所示。
离子注入的工艺是：注入的离子为He离子，注入剂量为1E16cm-2，注入能量150Kev。
步骤C：采用PECVD等离子增强化学气相淀积工艺，在高频HF功率为0.4KW，低频LF功率为0.6KW，高纯SiH4流量为0.2slm，高纯NH3流量为1.9slm，高纯氮气流量为2.2slm，反应室压强为3.0Torr，反应室温度为400℃的条件下，在完成离子注入后的SOI晶圆的顶层Si层1表面淀积厚度为1.2μm，应力为-1.2GPa的压应力SiN薄膜5，如图2c所示。
步骤D：利用半导体光刻和刻蚀技术，刻蚀压应力SiN薄膜5，形成条形SiN薄膜阵列6，如图2d所示。
(D1)在压应力SiN层5上涂正光刻胶，将光刻胶烘干，利用具有条形宽度和间隔均为0.1μm的光刻板进行曝光，曝光的区域为宽度和间隔均为0.1μm的条状阵列，用显影液去除掉曝光区域易溶于显影液的正光刻胶，在SiN层上形成条状光刻胶掩蔽膜阵列；
(D2)采用反应离子刻蚀RIE工艺，对淀积在SOI晶圆顶层Si层上的压应力SiN薄膜5进行刻蚀，形成宽度为0.1μm的条形SiN薄膜阵列6，用以消除宽度方向的应力，得到只有长度方向应力的氮化硅应力条，得到的带有SiN薄膜阵列6的SOI晶圆俯视图如图3所示，反应离子刻蚀RIE工艺条件与实施例1的步骤(4.1)相同；
(D3)去除条形SiN薄膜阵列6上的光刻胶。
步骤E：对顶层Si层1表面形成条形SiN薄膜阵列6的SOI晶圆进行退火，如图2e所示，即在升温速率为4℃/min，温度为450℃的条件下在惰性气体N2中退火2小时，再以4℃/min的速率降温。在退火过程中，条形SiN薄膜阵列6的应力会进一步增强，并导致SiO2埋绝缘层2产生拉伸的塑性形变。
步骤F：去除SOI晶圆顶层Si层1表面的条形SiN薄膜阵列6，如图2f所示。
把淀积了条形SiN薄膜阵列6的SOI晶圆放入体积分数为85％的磷酸溶液中，在200℃下进行10分钟的湿法刻蚀，最终得到具有应变顶层Si层7的单轴张应变SOI晶圆材料。
Claims (9)
1.基于氮化硅应力薄膜与尺度效应的晶圆级单轴应变SOI的制作方法，包括如下步骤：
(1)对绝缘层上硅SOI晶圆进行清洗，该SOI晶圆包括顶层Si层、SiO2埋绝缘层和Si衬底三层结构；
(2)对清洗过的SOI晶圆进行He离子注入，即将He离子注入到SOI晶圆的SiO2埋绝缘层与Si衬底界面处；
(3)在离子注入后的SOI晶圆顶层Si上采用PECVD工艺淀积-1GPa以上的压应力SiN薄膜或1GPa以上的张应力SiN薄膜；
(4)利用半导体光刻和干法刻蚀工艺，对SiN薄膜进行条形图形化，形成条宽和间距均为0.1μm～0.2μm的条形SiN薄膜阵列，用以消除宽度方向的应力，得到只有长度方向应力的氮化硅压应力条或张应力条，使顶层Si层和SiO2埋绝缘层发生整体的单轴拉伸形变或单轴压缩形变，进而导致SOI晶圆转变为晶圆级的单轴张应变SOI或单轴压应变SOI；
(5)对顶层Si表面形成条形SiN薄膜阵列的SOI晶圆进行退火，使SiN薄膜的应力进一步增强，并使SiO2埋绝缘层发生塑性形变，保证SiN薄膜去除后顶层Si层应力不消失；
(6)通过湿法腐蚀去除SOI晶圆表面上的条形SiN薄膜阵列，最终得到晶圆级单轴张应变SOI或单轴压应变SOI材料。
2.根据权利要求1所述的方法，其中步骤(1)中的SOI晶圆，其包括3英寸、4英寸、5英寸、6英寸、8英寸、12英寸的不同规格，其顶层Si层厚度为100～500nm。
3.根据权利要求1所述的方法，其中步骤(1)中对SOI晶圆进行清洗，其步骤如下：
(1a)使用丙酮和异丙醇对SOI晶圆交替进行超声波清洗，以去除衬底表面有机物污染；
(1b)配置1：1：3的氨水、双氧水、去离子水的混合溶液，并加热至120℃，将SOI晶圆置于此混合溶液中浸泡12分钟，取出后用大量去离子水冲洗，以去除SOI晶圆表面无机污染物；
(1c)将SOI晶圆用HF酸缓冲液浸泡2分钟，去除表面的氧化层。
4.根据权利要求1所述的方法，其中步骤(2)中的离子注入，采用He离子，其注入剂量从1E14cm-2～1E16cm-2变化，注入能量根据顶层Si层厚度的不同从70Kev～150Kev变化。
5.根据权利要求1所述的方法，其中步骤(3)在顶层Si上淀积压应力SiN层的工艺，采用等离子体化学气相淀积PECVD工艺，其参数如下：
高频功率HF为0.2KW～0.4KW；
低频功率LF从0.6KW～0.8KW；
高纯SiH4流量0.2slm～0.4slm，高纯NH3流量1.7slm～1.9slm，高纯氮气流量1.8slm～2.2slm；
反应室压强2.5Torr～3.0Torr；
反应室温度400℃；
淀积厚度0.8μm～1.2μm。
6.根据权利要求1所述的方法，其中步骤(3)在顶层Si上淀积张应力SiN层的工艺，采用等离子体化学气相淀积PECVD工艺，其参数如下：
高频功率HF为1.1KW～1.3KW；
低频功率LF从0.2KW～0.4KW；
高纯SiH4流量0.2slm～0.4slm，高纯NH3流量1.7slm～1.9slm，高纯氮气流量0.8slm～1.2slm；
反应室压强2.9Torr～3.3Torr；
反应室温度400℃；
淀积厚度0.8μm～1.2μm。
7.根据权利要求1所述的方法，其特征在于步骤(4)中使用光刻和反应离子刻蚀RIE工艺方法将SiN层刻蚀成条状阵列，按如下步骤进行：
(4a)在SiN层上涂正光刻胶，将光刻胶烘干，利用具有条形宽度和间隔均为0.1μm～0.2μm的光刻板进行曝光，曝光的区域为宽度和间隔均为0.1μm～0.2μm的条状阵列，用显影液去除掉曝光区域易溶于显影液的正光刻胶，在SiN层上形成条状光刻胶掩蔽膜阵列；
(4b)采用反应离子刻蚀RIE工艺刻蚀掉淀积在SOI晶圆Si顶层上的无光刻胶掩蔽膜区域，即曝光区域下的SiN，留下条状光刻胶掩蔽膜下的SiN，得到宽度和间距均为0.1μm～0.2μm的SiN条状阵列；
(4c)去除条状光刻胶掩蔽膜，仅留下SiN条状阵列。
8.根据权利要求1所述的方法，其中步骤(5)中的退火，其工艺条件是：温度：350℃～450℃，时间：2～3小时，环境：He、Ne、Ar或它们的混合物。
9.根据权利要求1所述的方法，其中步骤(6)中的湿法刻蚀去除SiN薄膜，是采用体积分数为85％的磷酸溶液，在温度为150℃～200℃下进行5～20分钟的刻蚀。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610446183.9A CN105938813B (zh) | 2016-06-20 | 2016-06-20 | 基于氮化硅应力薄膜与尺度效应的晶圆级单轴应变soi的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610446183.9A CN105938813B (zh) | 2016-06-20 | 2016-06-20 | 基于氮化硅应力薄膜与尺度效应的晶圆级单轴应变soi的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105938813A CN105938813A (zh) | 2016-09-14 |
| CN105938813B true CN105938813B (zh) | 2019-02-15 |
Family
ID=56872190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610446183.9A Active CN105938813B (zh) | 2016-06-20 | 2016-06-20 | 基于氮化硅应力薄膜与尺度效应的晶圆级单轴应变soi的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105938813B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111115567B (zh) * | 2019-12-25 | 2023-07-14 | 北京航天控制仪器研究所 | 一种用于mems晶圆级封装的应力补偿方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102403259A (zh) * | 2011-11-16 | 2012-04-04 | 西安电子科技大学 | 基于机械弯曲台的单轴应变GeOI晶圆的制作方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7198974B2 (en) * | 2003-03-05 | 2007-04-03 | Micron Technology, Inc. | Micro-mechanically strained semiconductor film |
-
2016
- 2016-06-20 CN CN201610446183.9A patent/CN105938813B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102403259A (zh) * | 2011-11-16 | 2012-04-04 | 西安电子科技大学 | 基于机械弯曲台的单轴应变GeOI晶圆的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105938813A (zh) | 2016-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102870225B (zh) | 背接触太阳能电池的制造方法 | |
| CN106098609B (zh) | 基于非晶化与尺度效应的AlN埋绝缘层上晶圆级单轴应变Si的制作方法 | |
| CN101836298A (zh) | 超薄单晶半导体tft及其制造工艺 | |
| TW200919648A (en) | Manufacturing method for SSOI substrate | |
| CN105938813B (zh) | 基于氮化硅应力薄膜与尺度效应的晶圆级单轴应变soi的制作方法 | |
| CN103887178A (zh) | 一种应变垂直mos器件的制造方法 | |
| CN105845616B (zh) | 基于氮化硅应力薄膜与尺度效应的晶圆级单轴应变GeOI的制作方法 | |
| CN106098611B (zh) | 基于氮化硅应力薄膜与尺度效应的晶圆级单轴应变sgoi的制作方法 | |
| US20130299954A1 (en) | Composite substrate and method of manufacturing the same | |
| CN105977197B (zh) | 基于非晶化与尺度效应的SiN埋绝缘层上晶圆级单轴应变SiGe的制作方法 | |
| CN105938812B (zh) | 基于氮化硅应力薄膜与尺度效应的SiN埋绝缘层上晶圆级单轴应变Si的制作方法 | |
| CN106098608B (zh) | 基于氮化硅应力薄膜与尺度效应的SiN埋绝缘层上晶圆级单轴应变SiGe的制作方法 | |
| CN105977198B (zh) | 基于非晶化与尺度效应的SiN埋绝缘层上晶圆级单轴应变Ge的制作方法 | |
| CN106098610B (zh) | 基于氮化硅应力薄膜与尺度效应的AlN埋绝缘层上晶圆级单轴应变Ge的制作方法 | |
| CN105938814B (zh) | 基于氮化硅应力薄膜与尺度效应的AlN埋绝缘层上晶圆级单轴应变Si的制作方法 | |
| CN105977199B (zh) | 基于非晶化与尺度效应的晶圆级单轴应变GeOI的制作方法 | |
| CN105845617B (zh) | 基于非晶化与尺度效应的AlN埋绝缘层上晶圆级单轴应变Ge的制作方法 | |
| CN110526201B (zh) | 柔性硅片的制备方法 | |
| CN106098612B (zh) | 基于氮化硅应力薄膜与尺度效应的SiN埋绝缘层上晶圆级单轴应变Ge的制作方法 | |
| CN110526202B (zh) | 柔性硅片的制备方法 | |
| CN105938809B (zh) | 基于非晶化与尺度效应的SiN埋绝缘层上晶圆级单轴应变Si的制作方法 | |
| CN105938810B (zh) | 基于氮化硅应力薄膜与尺度效应的AlN埋绝缘层上晶圆级单轴应变SiGe的制作方法 | |
| CN105938811B (zh) | 基于非晶化与尺度效应的晶圆级单轴应变soi的制作方法 | |
| JP5443833B2 (ja) | 貼り合わせｓｏｉ基板の製造方法 | |
| CN106067441B (zh) | 基于非晶化与尺度效应的晶圆级单轴应变sgoi的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |