CN103887178A - 一种应变垂直mos器件的制造方法 - Google Patents
一种应变垂直mos器件的制造方法 Download PDFInfo
- Publication number
- CN103887178A CN103887178A CN201410119735.6A CN201410119735A CN103887178A CN 103887178 A CN103887178 A CN 103887178A CN 201410119735 A CN201410119735 A CN 201410119735A CN 103887178 A CN103887178 A CN 103887178A
- Authority
- CN
- China
- Prior art keywords
- silicon
- layer
- etching
- mos device
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 58
- 238000000034 method Methods 0.000 claims abstract description 53
- 239000010703 silicon Substances 0.000 claims abstract description 52
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 51
- 229910052751 metal Inorganic materials 0.000 claims abstract description 49
- 239000002184 metal Substances 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 238000005530 etching Methods 0.000 claims abstract description 41
- 238000000151 deposition Methods 0.000 claims abstract description 36
- 239000002070 nanowire Substances 0.000 claims abstract description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 23
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 18
- 230000008021 deposition Effects 0.000 claims abstract description 17
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 17
- 230000002093 peripheral effect Effects 0.000 claims abstract description 9
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 5
- 239000000956 alloy Substances 0.000 claims abstract description 5
- 125000001475 halogen functional group Chemical group 0.000 claims abstract 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 38
- 238000002513 implantation Methods 0.000 claims description 30
- 239000004065 semiconductor Substances 0.000 claims description 29
- 230000000873 masking effect Effects 0.000 claims description 25
- 229920002120 photoresistant polymer Polymers 0.000 claims description 25
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 24
- 229920005591 polysilicon Polymers 0.000 claims description 22
- 230000003647 oxidation Effects 0.000 claims description 21
- 238000007254 oxidation reaction Methods 0.000 claims description 21
- 238000005516 engineering process Methods 0.000 claims description 17
- 238000000137 annealing Methods 0.000 claims description 15
- 230000008569 process Effects 0.000 claims description 12
- 239000012535 impurity Substances 0.000 claims description 11
- 238000005468 ion implantation Methods 0.000 claims description 11
- 239000000126 substance Substances 0.000 claims description 11
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 claims description 10
- 238000011161 development Methods 0.000 claims description 9
- 150000002500 ions Chemical class 0.000 claims description 8
- 230000005669 field effect Effects 0.000 claims description 7
- 239000007789 gas Substances 0.000 claims description 7
- 238000004026 adhesive bonding Methods 0.000 claims description 6
- 238000010894 electron beam technology Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 5
- 238000002161 passivation Methods 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 238000004544 sputter deposition Methods 0.000 claims description 5
- 239000012190 activator Substances 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 3
- 230000007797 corrosion Effects 0.000 claims description 3
- 238000005260 corrosion Methods 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000001312 dry etching Methods 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 claims description 2
- -1 phosphonium ion Chemical class 0.000 claims description 2
- 239000010409 thin film Substances 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 7
- 238000002347 injection Methods 0.000 abstract description 6
- 239000007924 injection Substances 0.000 abstract description 6
- 238000012546 transfer Methods 0.000 abstract description 3
- 230000004913 activation Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 21
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 125000005843 halogen group Chemical group 0.000 description 5
- 239000010453 quartz Substances 0.000 description 5
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 4
- MVPPADPHJFYWMZ-UHFFFAOYSA-N chlorobenzene Chemical compound ClC1=CC=CC=C1 MVPPADPHJFYWMZ-UHFFFAOYSA-N 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 239000003708 ampul Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000004151 rapid thermal annealing Methods 0.000 description 3
- 238000004506 ultrasonic cleaning Methods 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000000609 electron-beam lithography Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007850 degeneration Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001883 metal evaporation Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- XYFCBTPGUUZFHI-UHFFFAOYSA-O phosphonium Chemical compound [PH4+] XYFCBTPGUUZFHI-UHFFFAOYSA-O 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
- H01L29/0669—Nanowires or nanotubes
- H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Nanotechnology (AREA)
- Ceramic Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Materials Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种应变垂直MOS器件的制造方法，在衬底上完成图形转移，再形成金属掩膜，通过进行刻蚀形成硅柱，减小硅柱直径，制备硅纳米线，并生长栅氧化层；淀积多晶硅、掺杂并激活杂质离子，形成环状栅极；在栅极外淀积应力氮化硅薄膜，形成应力衬垫层；进行离子注入，形成漏端n-掺杂区；对衬底的外围环状区域进行离子注入，形成漏端n+掺杂区；对硅纳米线上部进行P+离子注入，形成Halo掺杂结构，进行n型离子注入形成源端；淀积金属和合金。本发明提高纳米结点集成电路中器件的栅控能力，抑制短沟道效应和热载流子效应，提高载流子迁移率，增强电流驱动能力，在不降低器件性能的前提下缩小器件尺寸，以实现器件微型化的要求。
Description
技术领域
本发明属于纳米电子器件制造领域，涉及运用应力衬垫技术形成应变沟道半导体器件的方法，具体涉及一种应变垂直MOS器件的制造方法。
背景技术
随着半导体器件尺寸不断缩小，通过等比例缩小器件尺寸来提高器件性能的方法即将接近极限，短沟道效应和亚阈性能退化亦限制了器件尺寸的进一步缩小。因此，众多研究致力于新结构和新工艺来满足纳米尺寸条件下芯片对器件特性的要求。在目前提出的所有MOSFET器件结构中，围栅MOSFET的栅极完全环绕沟道，具有最强的短沟道效应抑制能力和电流驱动能力，将成为纳米尺寸技术结点集成电路最具有前景的器件结构。
围栅MOSFET制造方法主要采用自顶向下方法。采用标准的CMOS工艺，即光刻、刻蚀、薄膜淀积和金属化。沟道垂直于硅晶片的围栅MOSFET，由于其沟道长度不受光刻精度限制，易于实现三维集成和高集成度等优点，具有更大的发展前景。
近年来，MOSFET器件最引人注目的成就之一是应变沟道技术。在器件沟道中引入晶格应变，相比于常规技术有以下三方面的优势（l）提高载流子迁移率；（2）增加跨导；（3）增强电流驱动能力。因此，采用栅长不变的应变Si沟道技术可以解决由于尺寸缩小引起迁移率降低的问题，可以继续维持Moore定律。作为应变硅技术的一种，运用应力衬垫致应变技术得到了业界的广泛关注。通过在NMOS与PMOS上分别淀积高张应力、高压应力的氮化硅薄膜，可以有效提高载流子迁移率，从而提高器件性能。
发明内容
本发明的目的是提供一种应变垂直MOS器件的制造方法，其解决了由于尺寸缩小引起器件性能退化的问题，有效提高载流子迁移率，从而提高器件性能。
为了实现上述目的，本发明采用以下技术方案予以实现：
（1）在半导体衬底上进行涂胶、前烘、曝光、显影、坚膜，完成图形转移；
（2）对完成图形转移后的半导体衬底进行金属溅射、剥离，利用lift-off技术形成金属掩膜；
（3）采用等离子体耦合技术对形成金属掩膜后的半导体衬底进行刻蚀，形成硅柱；
（4）采用干法氧化、湿法刻蚀减小硅柱直径至小于30纳米，然后高温退火制备硅纳米线；
（5）在半导体衬底上硅纳米线的周围生长用作场效应晶体管的栅介质的氧化层；
（6）在氧化层外淀积多晶硅，并对多晶硅采用离子注入法进行重掺杂、退火，激活杂质离子，并以氮化硅层为掩蔽，刻蚀形成环状栅极；
（7）在环状栅极外围淀积应力氮化硅薄膜，形成应力层，以金属Al为掩蔽层，刻蚀应力层；
（8）对半导体衬底进行离子注入，形成漏端n-掺杂区；
（9）在半导体衬底上淀积氧化硅，以金属Al为掩蔽刻蚀氧化硅介质层，对半导体衬底的外围环状区域进行离子注入，形成漏端n+掺杂区；
（10）在半导体衬底上淀积多晶硅，形成多晶硅层，刻蚀掉氮化硅层，对硅纳米线上部进行P+离子注入，形成Halo掺杂结构；对硅柱进行n型离子注入，高温退火，形成源端；
（11）在半导体衬底表面淀积氧化硅层，并采用化学机械平坦化方法进行平坦化，以光刻胶为掩蔽层，淀积金属和合金，得到应变垂直MOS器件。
所述半导体衬底的材料为Si、Ge、GaAs或II-VI、III-V、IV-IV族的二元或三元化合物半导体。
所述半导体衬底的材料为p型Si或n型Si。
所述步骤（1）中涂胶采用ZEP520A型电子束正性光刻胶，胶层厚度为340nm；前烘的温度为180℃，时间为3min；曝光采用CABL9000C电子束曝光系统，曝光计量0.4μs；显影是在室温下、ZED-N50溶液中，显影1min；坚膜是在120℃温度下后烘3min；步骤（2）中金属溅射采用多靶材溅射系统，并且溅射的金属采用金属Al。
所述步骤（3）中刻蚀采用干法刻蚀，并且是采用钝化/刻蚀的化学平衡方法来实现的。
所述步骤（4）中制备硅纳米线的具体过程为：在氮气气氛下，于1200℃下进行干氧氧化后腐蚀，并重复氧化、腐蚀的操作至硅柱直径小于30nm，再采用氢气退火以去除纳米线拐角。
所述步骤（5）中生长用作场效应晶体管的栅介质的氧化层的条件为：在900℃～1200℃下干法氧化，氧化层厚度为2～5nm。
所述步骤（6）中沉积采用低压化学气相进行淀积；采用离子注入法注入的离子为磷离子，退火是在氮气气氛中于900～1100℃下进行。
所述步骤（7）中沉积采用PECVD法进行淀积；所述步骤（8）中离子注入采用砷离子注入，注入能量为10keV，注入剂量为1x1013cm-2。
所述步骤（9）中离子注入采用砷离子注入，注入能量为15keV，注入剂量为1x1015cm-2。
与现有技术相比，本发明具有以下有益效果：本发明在垂直应变MOSFET器件的制备过程中，前期的纳米线制备工艺是依赖于lift-off技术实现的金属掩膜和图形的转移，克服了电子束光刻正胶难以形成小尺寸柱状图形的困难。本发明采用自上而下方案和应力衬垫技术制备应变垂直硅纳米线场效应晶体管。本发明提出的这种自上而下制备垂直硅纳米线场效应晶体管的方法，制作工艺简单易行，可重复性强，并且与传统硅基CMOS集成电路工艺兼容。
本发明采用的应变Si沟道技术可以解决由于尺寸缩小引起迁移率降低的问题，可以继续维持Moore定律，提高载流子迁移率，增加跨导，增强电流驱动能力，在不降低器件性能的前提下缩小器件尺寸，以实现器件微型化的要求。
本发明提出的MOSFET器件的制造方法可以提高纳米结点集成电路中器件的栅控能力，抑制短沟道效应和热载流子效应，提高载流子迁移率，增强电流驱动能力。
进一步的，刻蚀初始硅柱阶段采用钝化/刻蚀的化学方法来实现平滑刻蚀，避免了Bosch工艺侧壁粗糙、产生锯齿的缺点，取得了平滑陡直的刻蚀效果。
附图说明
图1是电子束光刻完成图形转移；其中，图1（a）为清洗好的硅衬底示意图，图1（b）为完成图形转移的示意图。
图2是制作金属掩蔽层示意图，其中图2（a）为光刻胶剥离前，图2（b）为光刻胶剥离后。
图3是ICP刻蚀形成初始硅柱示意图。
图4是硅柱的氧化减薄，形成硅纳米线示意图，其中图4（a）为减薄前，图4（b）为减薄后。
图5是氧化硅层形成示意图。
图6是淀积多晶硅层示意图。
图7是淀积氧化硅层并化学机械抛光示意图。
图8是淀积氮化硅层并对其进行反向刻蚀的示意图。
图9是以氮化硅为掩蔽层刻蚀氧化硅层示意图。
图10是以氮化硅和氧化硅层为掩蔽层进一步刻蚀多晶硅层示意图。
图11是淀积高应力层并进行反向刻蚀的示意图。
图12是淀积金属Al并进行反向刻蚀示意图。
图13是以金属Al为掩膜刻蚀高应力层和氧化层示意图。
图14是以金属Al和光刻胶为掩蔽层进行n-区离子注入示意图。
图15是淀积氧化硅层并对其进行反向刻蚀示意图。
图16是刻蚀氧化硅层，以及外围衬底n+区离子注入示意图。
图17是淀积多晶硅层并反向刻蚀示意图。
图18是刻蚀掉金属Al层示意图。
图19是源端离子注入并形成Halo结构示意图。
图20是淀积氧化硅隔离层并进行平坦化示意图。
图21是本发明制备的应变垂直MOSFET的器件的示意图。
图22为图21的俯视图。
其中，1-衬底，2-漏端n+掺杂区，3-漏导电层，4-氧化硅层，5-应力衬垫层，6-源端n+区，7-源端n-区，8-源端p+区，9-多晶硅层，10-漏端n-掺杂区，11-合金，21-光刻胶掩蔽层，22-光刻胶掩膜，23-金属Al层，24-金属掩膜，25-初始硅柱，26-硅纳米线，27-氮化硅掩蔽层。
具体实施方式
下面结合附图对本发明做详细说明。
参见图21和图22，本发明制造的应变垂直MOS器件，包括衬底1、垂直设置在衬底上的圆柱型沟道区、环状介质层、多晶硅9、应力衬垫层5和漏导电层3；所述漏导电层与介质层、栅导电层、应力衬垫层均匀分布，沟道区上设置有源导电层，圆柱形沟道区的顶端掺杂n+杂质作为源端n+区6，掺杂n-杂质作为源端n-区7；漏端区域掺杂n+杂质作为漏端n+掺杂区2，掺杂n-杂质作为漏端n-掺杂区10；同时，所述沟道区的圆柱形中设置有非对称Halo掺杂结构源端p+区8。
上述应变垂直MOS器件的制造方法，包括以下步骤：
（1）参照图1（a）～图1（b），对P型Si衬底试样进行清洗、涂胶、前烘、曝光、显影、坚膜，完成第一次图形转移。具体过程为：
1.1使用丙酮、乙醇对P型硅片进行超声清洗，去除P型Si衬底1上的有机杂质；使用体积比H2SO4：H2O2=3:1的溶液加热煮沸清洗P型Si衬底，去除无机杂质；使用去离子水超声清洗P型Si衬底去除表面残留；将P型Si衬底（即硅片）烘干；
1.2涂胶：将光刻胶于300转/分的低速旋转下，旋涂4秒，然后再2000转/分的高速旋转，旋涂60秒，胶层厚度为340nm；其中，光刻胶21为采用ZEP520A型电子束正性光刻胶；
1.3前烘的温度为180℃，时间为3min；
1.4曝光采用CABL9000C电子束曝光系统，曝光计量0.4μs。
1.5显影是在室温下、ZED-N50溶液中，显影1min；
1.6坚膜：在120℃温度下后烘3min。将直径约为500nm的孔状光刻胶结构转移到硅片上，形成光刻胶掩膜22，完成第一次图形转移。
（2）参照图2（a）和图2（b），采用lift-off工艺进行处理，P型Si衬底表面形成直径500nm的圆形金属掩膜，实现第二次图形转移。具体过程为：
2.1依据金属粘附性和后续工艺中金属的腐蚀方式，采用多靶材溅射系统在试样表面溅射金属Al，形成金属Al层23，淀积金属层的厚度为150nm；
2.2利用Lift-off工艺对试样进行表面光刻胶剥离形成金属掩膜24，并在氯苯中超声浸泡2～3min；
2.3将试样放在乙醇中超声清洗2min，去除残留氯苯；
2.4将试样进行烘干处理。
（3）参照图3，使用ICP-98A型高密度等离子体刻蚀机，采用钝化/刻蚀的化学方法对试样实现各向异性干法刻蚀，形成初始硅柱25；具体过程为：
3.1载气为He气体，采用水冷却；
3.2在金属掩膜掩蔽下，同时通入SF6和C4F8气体。在等离子体下两种气体与Si同时发生化学反应，侧壁钝化和刻蚀同步进行，通过两者的化学平衡来实现陡直平滑刻蚀；
3.3选取的工艺条件：高真空抽气至103Pa，SF6流量12sccm，C4F8流量27sccm，He流量为10sccm。工作气压4.5Pa，上射频功率1.5kw，正向550W，反向8W，而下射频功率500W，正向18W，反向8.5W；刻蚀速度为1um/min。
（4）参照图4（a）和图4（b），将清洗后试样进行高温干法氧化和湿法腐蚀，减小硅柱尺寸，形成硅纳米线26，具体过程为：
4.1将试样放置于石英舟推入氧化炉中石英管的恒温区内，石英管内通以高纯氮气。通氮气的目的是在升温过程中，防止试样在空气中氧化；
4.2当氧化炉的温度达到1200℃并稳定后，通入干氧氧化50min；
4.3取出试样，在氢氟酸（体积比HF:H2O=1:10）中腐蚀去除氧化物，进一步减小硅柱直径；
4.4重复步骤4.2和4.3多次至硅柱直径小于30nm后，在氢气中于1000℃下进行退火，以减小界面态和去除纳米线拐角，优化硅纳米线，改善表面性能，从而优化整体结构形貌。
（5）参照图5，给硅纳米线四周热氧化生长一氧化硅层4，用作场效应晶体管的栅介质。具体过程为：
5.1将试样放置于石英舟推入氧化炉中石英管的恒温区内，管内通以高纯氮气。通氮气的目的是在升温过程中，防止试样在空气中氧化；
5.2当氧化炉的温度达到900～1200℃并稳定后，通入干氧氧化；
5.3氧化层厚度控制在2～5nm，降温，取出试样。
（6）参照图6～图10，在氧化层外淀积多晶硅，对多晶硅采用离子注入法进行重掺杂，激活杂质原子。以氮化硅层为掩蔽，刻蚀形成栅极。具体过程为：
6.1参照图6，在整个试样表面低压化学气相淀积（LPCVD）多晶硅层9；
6.2磷离子注入能量为100kev，注入剂量为4x1015/cm2；
6.3接着进行退火操作激活杂质原子，退火温度为900～1100℃，其中退火操作在氮气氛围中进行；
6.4通过化学机械平坦化方法（CMP）平坦化多晶硅层，反向刻蚀多晶硅层至沟道区侧面氧化硅层外露。
6.5参照图7，通过LPCVD技术在多晶硅表面淀积氧化硅层，高出并覆盖沟道顶端氧化硅层，通过CMP技术平坦化该氧化硅层4。
6.6参照图8，在氧化硅层表面淀积氮化硅层，对其进行平坦化；然后在正对沟道区的顶部使用正性光刻胶制作圆柱形掩蔽层，掩蔽层直径大于沟道区纳米线直径。以光刻胶为掩蔽层，利用RIE刻蚀技术，刻蚀掉氮化硅层其他部分，形成氮化硅掩蔽层27。
6.7参照图9～图10，利用圆形氮化硅掩蔽层27，刻蚀掉多余的氧化硅层以及多晶硅层9，直至露出衬底表面氧化硅层4，运用RIE刻蚀技术刻蚀掉氮化硅掩蔽层；
（7）参照图11～图13，应用应力衬垫技术，在环状栅极外围淀积高应力氮化硅薄膜，形成应力衬垫层5，应力衬垫层5在硅柱侧表面均匀分布，以金属Al为掩蔽层，刻蚀应力层。
7.1参照图11，运用PECVD法淀积应力衬垫层5，反应气体为NH3和SiH4，载气为隋性气体Ar，SiH4与NH3气体流量比为0.1至2之间。淀积温度为300℃至380℃之间，反应压强为300mTorr至1300mTorr之间，射频功率源功率为30至250W，频率为13.56MHz；
7.2参照图12，淀积金属Al并高出且覆盖氧化硅层4，然后对其进行CMP平坦化，以光刻胶为掩蔽层刻蚀金属Al层，直至应力衬垫层暴露；
7.3参照图13，以金属Al层作为掩蔽层，刻蚀应力衬垫层，直至衬底1暴露；
（8）参照图14，在衬底1上进行离子注入形成漏端n-区掺杂区10，具体过程为：
8.1在衬底上预留环形间隔，使用正性光刻胶在环形间隔外围制作环形光刻胶掩蔽层21，以此为掩蔽，在环形间隔处进行砷离子注入，形成漏端LDD掺杂结构n-区；砷离子注入能量为10keV，注入剂量为1x1013cm-2；
8.2在900-1100℃温度下，进行快速热退火。
（9）参照图15～图16，在衬底上淀积氧化硅层4，以金属Al为掩蔽刻蚀氧化硅介质层，对衬底的外围环状区域进行离子注入，形成漏端n+掺杂区2。
9.1参照图15，去除光刻胶掩蔽层，通过LPCVD技术淀积氧化硅层4；
9.2采用CMP技术平坦化氧化硅层后，对氧化硅层进行反向刻蚀至金属Al层外露。
9.3参照图16，对整个试样表面进行淀积金属Al，形成金属Al层，进行CMP平坦化，正对沟道区顶部使用正性光刻胶制作圆柱形掩蔽层，以此为掩蔽刻蚀金属Al层，进一步刻蚀氧化硅至露出衬底；
9.4在衬底上进行砷离子注入进行n+杂质掺杂，形成漏端n+掺杂区2；砷离子注入能量为15keV，注入剂量为1x1015cm-2；在900～1100℃温度下，进行快速热退火。
（10）参照图17～图19，在衬底上淀积多晶硅，形成漏导电层3，刻蚀掉氮化硅层，对硅纳米线上部进行P+离子注入，形成Halo掺杂结构；对硅柱进行n型离子注入，高温退火，形成源端。
10.1参照图17，通过LPCVD技术在衬底表面淀积漏导电层3，高出并覆盖金属Al层，对其进行平坦化；平坦化后进行反向刻蚀，直至金属Al层外露
10.2参照图18，刻蚀掉金属Al层露出氧化硅。
10.3参照图19，在多晶硅层上以正性光刻胶做圆环形掩蔽层，利用离子注入技术依次注入高浓度硼、低浓度砷及高浓度砷，分别形成源端非对称Halo掺杂结构及源端LDD掺杂结构，并在900～1000℃高温下进行快速退火处理；
10.4硼注入能量为45KeV，注入剂量为4x1015cm-2；
10.5n-区低浓度掺杂：砷离子注入能量为15keV，注入剂量为5x1013cm-2。
10.6n+区高浓度掺杂：砷离子注入能量为10keV，注入剂量为1x1015cm-2；
10.7在900～1100℃温度下，进行快速热退火。
（11）参照图20～图22，淀积氧化硅层，并进行CMP平坦化，以光刻胶为掩蔽层，淀积金属和合金11，完成接触电极制作。
11.1参照图20去除掩蔽层，在器件表面运用LPCVD技术淀积一层氧化硅层，并进行CMP平坦化；
11.2参照图21和图22，在氧化硅层上以光刻胶为掩蔽层，刻蚀掉氧化硅层至多晶硅层暴露，生成接触孔，淀积金属Al制作接触电极，去除光刻胶，得到应变垂直MOS器件。
本发明中半导体衬底的材料为Si、Ge、GaAs或II-VI、III-V、IV-IV族的二元或三元化合物半导体。本发明步骤（1）中半导体衬底根据制作器件不同可以选择n型Si或者p型Si，上述实施例中采用p型Si衬底。对于n型衬底只要改变相应的掺杂即可。
Claims (10)
1.一种应变垂直MOS器件的制造方法，其特征在于，包括以下步骤：
（1）在半导体衬底上进行涂胶、前烘、曝光、显影、坚膜，完成图形转移；
（2）对完成图形转移后的半导体衬底进行金属溅射、剥离，利用lift-off技术形成金属掩膜；
（3）采用等离子体耦合技术对形成金属掩膜后的半导体衬底进行刻蚀，形成硅柱；
（4）采用干法氧化、湿法刻蚀减小硅柱直径至小于30纳米，然后高温退火制备硅纳米线；
（5）在半导体衬底上硅纳米线的周围生长用作场效应晶体管的栅介质的氧化层；
（6）在氧化层外淀积多晶硅，并对多晶硅采用离子注入法进行重掺杂、退火，激活杂质离子，并以氮化硅层为掩蔽，刻蚀形成环状栅极；
（7）在环状栅极外围淀积应力氮化硅薄膜，形成应力衬垫层（5），以金属Al为掩蔽层，刻蚀应力衬垫层（5）；
（8）对半导体衬底进行离子注入，形成漏端n-掺杂区（10）；
（9）在半导体衬底上淀积氧化硅，以金属Al为掩蔽刻蚀氧化硅介质层，对半导体衬底的外围环状区域进行离子注入，形成漏端n+掺杂区（2）；
（10）在半导体衬底上淀积多晶硅，形成漏导电层（3），刻蚀掉氮化硅层，对硅纳米线上部进行P+离子注入，形成Halo掺杂结构；对硅柱进行n型离子注入，高温退火，形成源端；
（11）在半导体衬底表面淀积氧化硅层，并采用化学机械平坦化方法进行平坦化，以光刻胶为掩蔽层，淀积金属和合金（11），得到应变垂直MOS器件。
2.根据权利要求1所述的一种应变垂直MOS器件的制造方法，其特征在于，所述半导体衬底的材料为Si、Ge、GaAs或II-VI、III-V、IV-IV族的二元或三元化合物半导体。
3.根据权利要求1或2所述的一种应变垂直MOS器件的制造方法，其特征在于，所述半导体衬底的材料为p型Si或n型Si。
4.根据权利要求1所述的一种应变垂直MOS器件的制造方法，其特征在于，所述步骤（1）中涂胶采用ZEP520A型电子束正性光刻胶，胶层厚度为340nm；前烘的温度为180℃，时间为3min；曝光采用CABL9000C电子束曝光系统，曝光计量0.4μs；显影是在室温下、ZED-N50溶液中，显影1min；坚膜是在120℃温度下后烘3min；步骤（2）中金属溅射采用多靶材溅射系统，并且溅射的金属采用金属Al。
5.根据权利要求1所述的一种应变垂直MOS器件的制造方法，其特征在于，所述步骤（3）中刻蚀采用干法刻蚀，并且是采用钝化/刻蚀的化学平衡方法来实现的。
6.根据权利要求1所述的一种应变垂直MOS器件的制造方法，其特征在于，所述步骤（4）中制备硅纳米线的具体过程为：在氮气气氛下，于1200℃下进行干氧氧化后腐蚀，并重复氧化、腐蚀的操作至硅柱直径小于30nm，再采用氢气退火以去除纳米线拐角。
7.根据权利要求1所述的一种应变垂直MOS器件的制造方法，其特征在于，所述步骤（5）中生长用作场效应晶体管的栅介质的氧化层的条件为：在900℃～1200℃下干法氧化，氧化层厚度为2～5nm。
8.根据权利要求1所述的一种应变垂直MOS器件的制造方法，其特征在于，所述步骤（6）中沉积采用低压化学气相进行淀积；采用离子注入法注入的离子为磷离子，退火是在氮气气氛中于900～1100℃下进行。
9.根据权利要求1所述的一种应变垂直MOS器件的制造方法，其特征在于，所述步骤（7）中沉积采用PECVD法进行淀积；所述步骤（8）中离子注入采用砷离子注入，注入能量为10keV，注入剂量为1x1013cm-2。
10.根据权利要求1所述的一种应变垂直MOS器件的制造方法，其特征在于，所述步骤（9）中离子注入采用砷离子注入，注入能量为15keV，注入剂量为1x1015cm-2。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410119735.6A CN103887178B (zh) | 2014-03-27 | 2014-03-27 | 一种应变垂直mos器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410119735.6A CN103887178B (zh) | 2014-03-27 | 2014-03-27 | 一种应变垂直mos器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103887178A true CN103887178A (zh) | 2014-06-25 |
| CN103887178B CN103887178B (zh) | 2017-01-04 |
Family
ID=50956015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410119735.6A Expired - Fee Related CN103887178B (zh) | 2014-03-27 | 2014-03-27 | 一种应变垂直mos器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103887178B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106158935A (zh) * | 2014-08-29 | 2016-11-23 | 台湾积体电路制造股份有限公司 | 垂直晶体管及其制造方法 |
| CN109148564A (zh) * | 2017-06-16 | 2019-01-04 | 韩国科学技术研究院 | 场效应晶体管、生物传感器及其制造方法 |
| CN112216600A (zh) * | 2020-10-13 | 2021-01-12 | 西安交通大学 | 一种快速可控低成本制备大面积SiC纳米柱阵列的方法 |
| CN113327850A (zh) * | 2020-02-28 | 2021-08-31 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN114628510A (zh) * | 2022-03-21 | 2022-06-14 | 深圳市诚芯微科技股份有限公司 | 一种垂直应变双极结型晶体管及其制备方法 |
| EP4207258A4 (en) * | 2020-09-07 | 2024-03-13 | Nissan Chemical Corporation | WAFER PROCESSING METHOD |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070126037A1 (en) * | 2005-12-06 | 2007-06-07 | Sotomitsu Ikeda | Electric device having nanowires, manufacturing method thereof, and electric device assembly |
| CN101060135A (zh) * | 2007-06-05 | 2007-10-24 | 北京大学 | 一种双硅纳米线围栅场效应晶体管及其制备方法 |
| CN101483192A (zh) * | 2009-02-11 | 2009-07-15 | 西安交通大学 | 一种垂直围栅mosfet器件及其制造方法 |
| CN102214586A (zh) * | 2011-06-13 | 2011-10-12 | 西安交通大学 | 一种硅纳米线场效应晶体管制备方法 |
| CN103094096A (zh) * | 2011-11-07 | 2013-05-08 | 上海华虹Nec电子有限公司 | 一种用于形成半导体器件金属图形的剥离工艺方法 |
| CN103426931A (zh) * | 2013-08-29 | 2013-12-04 | 电子科技大学 | 应变沟道鳍式场效应晶体管及其制作方法 |
-
2014
- 2014-03-27 CN CN201410119735.6A patent/CN103887178B/zh not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070126037A1 (en) * | 2005-12-06 | 2007-06-07 | Sotomitsu Ikeda | Electric device having nanowires, manufacturing method thereof, and electric device assembly |
| CN101060135A (zh) * | 2007-06-05 | 2007-10-24 | 北京大学 | 一种双硅纳米线围栅场效应晶体管及其制备方法 |
| CN101483192A (zh) * | 2009-02-11 | 2009-07-15 | 西安交通大学 | 一种垂直围栅mosfet器件及其制造方法 |
| CN102214586A (zh) * | 2011-06-13 | 2011-10-12 | 西安交通大学 | 一种硅纳米线场效应晶体管制备方法 |
| CN103094096A (zh) * | 2011-11-07 | 2013-05-08 | 上海华虹Nec电子有限公司 | 一种用于形成半导体器件金属图形的剥离工艺方法 |
| CN103426931A (zh) * | 2013-08-29 | 2013-12-04 | 电子科技大学 | 应变沟道鳍式场效应晶体管及其制作方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106158935A (zh) * | 2014-08-29 | 2016-11-23 | 台湾积体电路制造股份有限公司 | 垂直晶体管及其制造方法 |
| CN106158935B (zh) * | 2014-08-29 | 2019-04-26 | 台湾积体电路制造股份有限公司 | 垂直晶体管及其制造方法 |
| CN109148564A (zh) * | 2017-06-16 | 2019-01-04 | 韩国科学技术研究院 | 场效应晶体管、生物传感器及其制造方法 |
| CN113327850A (zh) * | 2020-02-28 | 2021-08-31 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| EP4207258A4 (en) * | 2020-09-07 | 2024-03-13 | Nissan Chemical Corporation | WAFER PROCESSING METHOD |
| CN112216600A (zh) * | 2020-10-13 | 2021-01-12 | 西安交通大学 | 一种快速可控低成本制备大面积SiC纳米柱阵列的方法 |
| CN114628510A (zh) * | 2022-03-21 | 2022-06-14 | 深圳市诚芯微科技股份有限公司 | 一种垂直应变双极结型晶体管及其制备方法 |
| CN114628510B (zh) * | 2022-03-21 | 2024-08-20 | 深圳市诚芯微科技股份有限公司 | 一种垂直应变双极结型晶体管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103887178B (zh) | 2017-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103887178B (zh) | 一种应变垂直mos器件的制造方法 | |
| CN102214586B (zh) | 一种硅纳米线场效应晶体管制备方法 | |
| US8685788B2 (en) | Nanowire tunneling field effect transistor with vertical structure and a manufacturing method thereof | |
| TWI326896B (en) | Amorphous carbon etch stop layer for contact hole etch process | |
| US9034702B2 (en) | Method for fabricating silicon nanowire field effect transistor based on wet etching | |
| CN105336620B (zh) | 半导体结构及其形成方法 | |
| CN101777499B (zh) | 一种基于平面工艺自对准制备隧穿场效应晶体管的方法 | |
| JP2011082519A (ja) | 集積回路及びその製造方法 | |
| US9356124B2 (en) | Method for fabricating multi-gate structure device with source and drain having quasi-SOI structure | |
| WO2014079218A1 (zh) | 条形栅调制型隧穿场效应晶体管及其制备方法 | |
| CN103377928B (zh) | 半导体结构的形成方法、晶体管的形成方法 | |
| CN101483192B (zh) | 一种垂直围栅mosfet器件及其制造方法 | |
| CN111370306A (zh) | 晶体管的制作方法及全包围栅极器件结构 | |
| CN106024622B (zh) | 自对准硅化物阻挡层的制造方法 | |
| CN103545185A (zh) | 一种采用伪栅极制造半导体器件的方法 | |
| CN102637600B (zh) | Mos器件制备方法 | |
| CN106158641B (zh) | finFET器件及其制作方法 | |
| CN108615731A (zh) | 一种半导体器件及其制造方法 | |
| CN106298522B (zh) | 半导体结构的形成方法 | |
| CN103137622B (zh) | 一种用于高压集成电路的半导体器件及其制造方法 | |
| TWI838260B (zh) | 水平gaa奈米線及奈米平板電晶體 | |
| WO2022031527A1 (en) | Conformal oxidation for gate all around nanosheet i/o device | |
| CN103633032B (zh) | 半导体器件的形成方法、晶体管的形成方法 | |
| US11862670B2 (en) | Semiconductor device and method for manufacturing the same | |
| CN104347510A (zh) | 一种半导体器件及其制作的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170104 Termination date: 20190327 |