CN111115567B - 一种用于mems晶圆级封装的应力补偿方法 - Google Patents

一种用于mems晶圆级封装的应力补偿方法 Download PDF

Info

Publication number
CN111115567B
CN111115567B CN201911358919.7A CN201911358919A CN111115567B CN 111115567 B CN111115567 B CN 111115567B CN 201911358919 A CN201911358919 A CN 201911358919A CN 111115567 B CN111115567 B CN 111115567B
Authority
CN
China
Prior art keywords
stress
wafer
substrate layer
silicon wafer
soi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911358919.7A
Other languages
English (en)
Other versions
CN111115567A (zh
Inventor
崔尉
刘福民
邱飞燕
梁德春
刘宇
张树伟
杨静
张乐民
吴浩越
马骁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijign Institute of Aerospace Control Devices
Original Assignee
Beijign Institute of Aerospace Control Devices
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijign Institute of Aerospace Control Devices filed Critical Beijign Institute of Aerospace Control Devices
Priority to CN201911358919.7A priority Critical patent/CN111115567B/zh
Publication of CN111115567A publication Critical patent/CN111115567A/zh
Application granted granted Critical
Publication of CN111115567B publication Critical patent/CN111115567B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00325—Processes for packaging MEMS devices for reducing stress inside of the package structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00642—Manufacture or treatment of devices or systems in or on a substrate for improving the physical properties of a device
    • B81C1/0065—Mechanical properties
    • B81C1/00666—Treatments for controlling internal stress or strain in MEMS structures
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Pressure Sensors (AREA)
  • Micromachines (AREA)

Abstract

本发明公开了一种用于MEMS晶圆级封装的应力补偿方法，利用台阶仪测量已完成器件层加工的SOI片的挠曲程度，并根据SOI片挠曲程度在其背面生长相应的应力薄膜，将挠曲程度控制在‑5μm≤h2≤5μm；利用台阶仪测量已完成正面结构加工的衬底层硅片的挠曲程度，并根据衬底层硅片的挠曲程度在其背面生长相应的应力薄膜，将挠曲程度控制在‑5μm≤r2≤5μm；最后将平衡好两侧应力的SOI片和衬底层硅片键合在一起。本发明利用介质或金属薄膜的残余应力，对待键合片进行应力补偿，解决MEMS晶圆级键合封装工艺过程中晶圆挠曲过大导致的键合对准偏差大和键合强度低的问题。

Description

一种用于MEMS晶圆级封装的应力补偿方法
技术领域
本发明涉及一种用于MEMS晶圆级封装的应力补偿方法，属于微机电系统(MEMS)微加工领域，涉及利用薄膜的残余应力对键合前的晶圆进行挠曲调整的方法。
背景技术
MEMS器件封装的根本目的在于以最小的尺寸和重量、最低的价格和尽可能简单的结构服务于具有特定功能的一组元器件。MEMS晶圆级封装技术是指在单个MEMS芯片分离之前，以硅晶圆为单位，通过晶圆键合或薄膜淀积等技术途径，实现MEMS芯片不同层次之间机械与电气连接，实现晶圆上各个MEMS芯片微结构的独立密封的技术。与器件级封装相比，晶圆级封装使芯片上的可动结构不受后道工序如划片等的影响，提高器件成品率，同时可以大大节省封装成本，缩小封装尺寸。目前MEMS晶圆级封装技术已经成为MEMS器件的主流封装技术。
MEMS晶圆在加工过程中，为实现电气连接需要加工出电极膜层结构，Si-SiO2键合需要加工出SiO2膜层，Au-Si键合需要加工出Au膜层结构；这些膜层在沉积过程中在晶格不匹配、温度变化、形变、相变、结构缺陷等因素的作用下，薄膜中会不可避免的产生残余应力。残余应力过大会造成晶圆的极大挠曲，待键合片挠曲过大会给键合对准带来极大困难，而且在键合过程中会带来局部未键合上、晶圆键合片上一致性差的问题。单面大应力也会降低键合的机械强度，削弱芯片的抗冲击、抗机械振动能力，从而影响芯片的可靠性。此外，非平衡应力也会对器件的全温稳定性造成影响。
发明内容
本发明解决的技术问题是：为克服现有技术不足，本发明涉及一种用于MEMS晶圆级封装的应力补偿方法，对待键合片的挠曲进行调整，以平衡键合片两侧应力。
本发明解决技术的方案是：
一种用于MEMS晶圆级封装的应力补偿方法，键合封装结构包括：封帽层、器件层和衬底层；封帽层正面包含腔体结构以及用于Si-SiO2键合的SiO2膜层结构，器件层包含有器件结构，衬底层正面包括腔体结构、Au膜层结构以及电极膜层结构；封帽层正面与器件层背面之间通过Si-SiO2直接键合形成SOI片，SOI片器件层的正面完成器件结构加工后与已完成正面结构加工的衬底层硅片正面通过Au-Si共晶键合形成封装；
在已完成器件层加工的SOI片的背面沉积相应的应力薄膜，以平衡SOI片的两侧应力；
在已完成正面结构加工的衬底层硅片背面沉积相应的应力薄膜，以平衡衬底层硅片的两侧应力；
再通过Au-Si共晶键合将SOI片和衬底层键合在一起形成封装。
优选的，具体步骤如下：
(1)利用台阶仪测量已完成器件层加工的SOI片背面沿直径方向上高度变化，以SOI片两端的测量起始点和终点为基点，以直径方向上最大相对高度衡量SOI片挠曲程度，记为h1；
(2)根据SOI片的挠曲程度h1在其背面沉积相应的应力薄膜，并将SOI片挠曲程度控制在h2，-5μm≤h2≤5μm，以平衡SOI片两侧应力；
(3)利用台阶仪测量已完成正面结构加工的衬底层硅片背面沿直径方向上的高度变化，以衬底层硅片两端测量起始点和终点为基点，以直径方向上最大相对高度衡量衬底层硅片挠曲程度，记为r1；
(4)根据衬底层硅片的挠曲程度r1在其背面沉积相应的应力薄膜，并将衬底层硅片挠曲程度控制在r2，-5μm≤r2≤5μm，以平衡衬底层硅片两侧应力；
(5)将平衡好两侧应力的SOI片和衬底层硅片键合在一起，完成封装。
优选的，步骤(1)中，SOI片为已完成器件层加工的SOI片，其高度的变化的测量沿SOI片背面的直径方向，测量起始点离晶圆边缘的距离a1与SOI片直径d1的关系满足a1≤d1/10，测量终点离晶圆边缘的距离a2与SOI片直径d1的关系满足a2≤d1/10，且a1＝a2，测量点间隔s1≤20μm；起始点的高度与终点的高度取平，并设为基点，起始点和终点之间测得的相对于基点的最大高度h1即为SOI片的挠曲程度，SOI片挠曲为凸形则h1为正值，SOI片挠曲为凹形则h1为负值。
优选的，步骤(2)和步骤(4)中，应力薄膜可以是SiO2或SiNx，也可以是W、Au、Cr、Ti中的任意一种金属薄膜；SiO2或SiNx薄膜可采用PECVD或LPCVD进行沉积；金属薄膜可采用磁控溅射或电子束蒸镀进行沉积。
优选的，步骤(2)中，根据SOI片的挠曲程度在其背面生长相应的应力薄膜，若h1为正值时则在其背面沉积压应力薄膜，h1为负值则在其背面沉积拉应力薄膜；应力薄膜的厚度根据h1值的大小和薄膜的残余应力参数进行调节，通过应力薄膜厚度的调节将SOI片挠曲程度控制在-5μm≤h2≤5μm。
优选的，所述的应力薄膜的残余应力参数可以通过在SOI背面沉积不同厚度的应力薄膜，并分别测量不同厚度应力薄膜下SOI片的挠曲程度变化而获得。
优选的，步骤(3)中，衬底层硅片为已完成正面结构加工的硅片，其高度的变化的测量沿硅片背面的直径方向，测量起始点离晶圆边缘的距离b1与衬底层硅片d2的关系满足b1≤d2/10，测量终点离晶圆边缘的距离b2与衬底层硅片d1的关系满足b2≤d2/10，且b1＝b2，测量点间隔s2≤20μm；起始点的高度与终点的高度取平，并设为基点，起始点和终点之间测得的相对于基点的最大高度r1即为衬底层硅片的挠曲程度，衬底层硅片挠曲为凸形则r1为正值，衬底层硅片挠曲为凹形则r1为负值。
优选的，步骤(4)中，根据衬底层硅片的挠曲程度在其背面生长相应的应力薄膜，若r1为正值时则在其背面沉积压应力薄膜，r1为负值则在其背面沉积拉应力薄膜；应力薄膜的厚度根据r1值的大小和薄膜的残余应力参数进行调节，通过应力薄膜厚度的调节将衬底层硅片挠曲程度控制在-5μm≤r2≤5μm。
优选的，所述的应力薄膜的残余应力参数可以通过在衬底层硅片背面沉积不同厚度的应力薄膜，并分别测量不同厚度应力薄膜下衬底层硅片的挠曲程度变化而获得。
本发明与现有技术相比的有益效果是：
(1)本发明相对平坦的待键合片，可有效提高键合对准精度，降低了对准偏差对器件性能的影响；
(2)本发明挠曲较小的两片晶圆相键合，可有效避免晶圆局部未键合上的问题，提高键合工艺的片上一致性；
(3)本发明晶圆两侧的平衡应力分布，可提高键合的机械强度，改善芯片的机械可靠性；
(4)本发明芯片两侧的平衡应力分布，降低了温度变动下不同材料间热膨胀系数差异对芯片的结构形变的影响，从而提高了芯片的全温稳定性。
附图说明
图1为本发明封装结构示意图；
图2为本发明工艺流程图；
图3为本发明单面应力薄膜下晶圆的凸形挠曲；
图4为本发明单面应力薄膜下晶圆的凹形挠曲；
图5为本发明不同厚度的拉应力薄膜对晶圆挠曲的影响；
图6为本发明不同厚度的压应力薄膜对晶圆挠曲的影响。
具体实施方式
下面结合实施例对本发明作进一步阐述。
本发明提出的一种用于MEMS晶圆级封装的应力补偿方法，键合封装结构包括：封帽层、器件层和衬底层；封帽层正面包含腔体结构以及用于Si-SiO2键合的SiO2膜层结构，器件层包含有器件结构，衬底层正面包括腔体结构、Au膜层结构以及电极膜层结构；封帽层正面与器件层背面之间通过Si-SiO2直接键合形成SOI片，SOI片器件层的正面完成器件结构加工后与已完成正面结构加工的衬底层硅片正面通过Au-Si共晶键合形成封装；在已完成器件层加工的SOI片的背面沉积相应的应力薄膜，以平衡SOI片的两侧应力；在已完成正面结构加工的衬底层硅片背面沉积相应的应力薄膜，以平衡衬底层硅片的两侧应力；再通过Au-Si共晶键合将SOI片和衬底层键合在一起形成封装；其封装结构示意图，如图1所示。
所述应力补偿方法的具体步骤如图2所示，包括：
(1)利用台阶仪测量已完成器件层加工的SOI片背面沿直径方向上高度变化，以SOI片两端的测量起始点和终点为基点，以直径方向上最大相对高度衡量SOI片挠曲程度，记为h1；
(2)根据SOI片的挠曲程度h1在其背面沉积相应的应力薄膜，并将SOI片挠曲程度控制在h2，-5μm≤h2≤5μm，以平衡SOI片两侧应力；
(3)利用台阶仪测量已完成正面结构加工的衬底层硅片背面沿直径方向上的高度变化，以衬底层硅片两端测量起始点和终点为基点，以直径方向上最大相对高度衡量衬底层硅片挠曲程度，记为r1；
(4)根据衬底层硅片的挠曲程度r1在其背面沉积相应的应力薄膜，并将衬底层硅片挠曲程度控制在r2，-5μm≤r2≤5μm，以平衡衬底层硅片两侧应力；
(5)将平衡好两侧应力的SOI片和衬底层硅片键合在一起，完成封装。
其一，SOI片为已完成器件层加工的SOI片，其高度的变化的测量沿SOI片背面的直径方向，测量起始点离晶圆边缘的距离a1与SOI片直径d1的关系满足a1≤d1/10，测量终点离晶圆边缘的距离a2与SOI片直径d1的关系满足a2≤d1/10，且a1＝a2，测量点间隔s1≤20μm；起始点的高度与终点的高度取平，并设为基点，起始点和终点之间测得的最大相对于基点的高度h1即为SOI片的挠曲程度，SOI片挠曲为凸形则h1为正值，SOI片挠曲为凹形则h1为负值；同理衬底层硅片挠曲程度r1的测量可采用同样的方法，衬底层硅片挠曲为凸形则r1为正值，衬底层硅片挠曲为凹形则r1为负值；图3、图4分别为单面应力薄膜作用下晶圆的凹形和凸形挠曲。
其二，应力薄膜可以是SiO2或SiNx，也可以是W、Au、Cr、Ti金属薄膜中的任意一种；SiO2或SiNx薄膜可采用PECVD或LPCVD进行沉积，也可以采用其它化学或物理气相沉积方法；金属薄膜可采用磁控溅射或电子束蒸镀进行沉积，也可以采用其它物理气相沉积方法；SOI片上的应力薄膜的残余应力参数可以通过在SOI背面沉积不同厚度的应力薄膜，并分别测量不同厚度应力薄膜下SOI片的挠曲程度变化而获得；衬底层硅片上的应力薄膜的残余应力参数可以通过同样的方法获得；图5和图6分别为不同厚度的拉应力薄膜和不同厚度的压应力对晶圆挠曲的影响。
其三，根据SOI片的挠曲程度在其背面生长相应的应力薄膜，若h1为正值时则在其背面沉积压应力薄膜，h1为负值则在其背面沉积拉应力薄膜；应力薄膜的厚度根据h1值的大小和薄膜的残余应力参数进行调节，通过应力薄膜厚度的调节将SOI片挠曲程度h2控制在-5μm≤h2≤5μm；例如：根据图5和图6中给出的硅晶圆上的应力薄膜参数，若晶圆的挠曲为-60μm，则可采用PECVD生长～1100nm厚度的SiO2膜作为应力补偿薄膜，若晶圆的挠曲为60μm，则可以采用PECVD生长～900nm厚的SiNx膜作为应力补偿薄膜，以对晶圆的挠曲进行调整；衬底层硅片的挠曲可以采用同样的方法，将其挠曲程度r2控制在-5μm≤r2≤5μm
本发明相对平坦的待键合片，可有效提高键合对准精度，降低了对准偏差对器件性能的影响；本发明挠曲较小的两片晶圆相键合，可有效避免晶圆局部未键合上的问题，提高键合工艺的片上一致性；本发明晶圆两侧的平衡应力分布，可提高键合的机械强度，改善芯片的机械可靠性；
本发明芯片两侧的平衡应力分布，降低了温度变动下不同材料间热膨胀系数差异对芯片的结构形变的影响，从而提高了芯片的全温稳定性。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (7)

1.一种用于MEMS晶圆级封装的应力补偿方法，其特征在于，键合封装结构包括：封帽层、器件层和衬底层；封帽层正面包含腔体结构以及用于Si-SiO2键合的SiO2膜层结构，器件层包含有器件结构，衬底层正面包括腔体结构、Au膜层结构以及电极膜层结构；封帽层正面与器件层背面之间通过Si-SiO2直接键合形成SOI片，SOI片器件层的正面完成器件结构加工后与已完成正面结构加工的衬底层硅片正面通过Au-Si共晶键合形成封装；
在已完成器件层加工的SOI片的背面沉积相应的应力薄膜，以平衡SOI片的两侧应力；
在已完成正面结构加工的衬底层硅片背面沉积相应的应力薄膜，以平衡衬底层硅片的两侧应力；
再通过Au-Si共晶键合将SOI片和衬底层键合在一起形成封装；
具体步骤如下：
(1)利用台阶仪测量已完成器件层加工的SOI片背面沿直径方向上高度变化，以SOI片两端的测量起始点和终点为基点，以直径方向上最大相对高度衡量SOI片挠曲程度，记为h1；
(2)根据SOI片的挠曲程度h1在其背面沉积相应的应力薄膜，并将SOI片挠曲程度控制在h2，-5μm≤h2≤5μm，以平衡SOI片两侧应力；
(3)利用台阶仪测量已完成正面结构加工的衬底层硅片背面沿直径方向上的高度变化，以衬底层硅片两端测量起始点和终点为基点，以直径方向上最大相对高度衡量衬底层硅片挠曲程度，记为r1；
(4)根据衬底层硅片的挠曲程度r1在其背面沉积相应的应力薄膜，并将衬底层硅片挠曲程度控制在r2，-5μm≤r2≤5μm，以平衡衬底层硅片两侧应力；
(5)将平衡好两侧应力的SOI片和衬底层硅片键合在一起，完成封装；
步骤(1)中，SOI片为已完成器件层加工的SOI片，其高度的变化的测量沿SOI片背面的直径方向，测量起始点离晶圆边缘的距离a1与SOI片直径d1的关系满足a1≤d1/10，测量终点离晶圆边缘的距离a2与SOI片直径d1的关系满足a2≤d1/10，且a1＝a2，测量点间隔s1≤20μm；起始点的高度与终点的高度取平，并设为基点，起始点和终点之间测得的相对于基点的最大高度h1即为SOI片的挠曲程度，SOI片挠曲为凸形则h1为正值，SOI片挠曲为凹形则h1为负值。
2.根据权利要求1所述的一种用于MEMS晶圆级封装的应力补偿方法，其特征在于：步骤(2)和步骤(4)中，应力薄膜可以是SiO2或SiNx，也可以是W、Au、Cr、Ti中的任意一种金属薄膜；SiO2或SiNx薄膜可采用PECVD或LPCVD进行沉积；金属薄膜可采用磁控溅射或电子束蒸镀进行沉积。
3.根据权利要求1所述的一种用于MEMS晶圆级封装的应力补偿方法，其特征在于：步骤(2)中，根据SOI片的挠曲程度在其背面生长相应的应力薄膜，若h1为正值时则在其背面沉积压应力薄膜，h1为负值则在其背面沉积拉应力薄膜；应力薄膜的厚度根据h1值的大小和薄膜的残余应力参数进行调节，通过应力薄膜厚度的调节将SOI片挠曲程度控制在-5μm≤h2≤5μm。
4.根据权利要求3所述的一种用于MEMS晶圆级封装的应力补偿方法，其特征在于：所述的应力薄膜的残余应力参数可以通过在SOI背面沉积不同厚度的应力薄膜，并分别测量不同厚度应力薄膜下SOI片的挠曲程度变化而获得。
5.根据权利要求1所述的一种用于MEMS晶圆级封装的应力补偿方法，其特征在于：步骤(3)中，衬底层硅片为已完成正面结构加工的硅片，其高度的变化的测量沿硅片背面的直径方向，测量起始点离晶圆边缘的距离b1与衬底层硅片d2的关系满足b1≤d2/10，测量终点离晶圆边缘的距离b2与衬底层硅片d1的关系满足b2≤d2/10，且b1＝b2，测量点间隔s2≤20μm；起始点的高度与终点的高度取平，并设为基点，起始点和终点之间测得的相对于基点的最大高度r1即为衬底层硅片的挠曲程度，衬底层硅片挠曲为凸形则r1为正值，衬底层硅片挠曲为凹形则r1为负值。
6.根据权利要求1所述的一种用于MEMS晶圆级封装的应力补偿方法，其特征在于：步骤(4)中，根据衬底层硅片的挠曲程度在其背面生长相应的应力薄膜，若r1为正值时则在其背面沉积压应力薄膜，r1为负值则在其背面沉积拉应力薄膜；应力薄膜的厚度根据r1值的大小和薄膜的残余应力参数进行调节，通过应力薄膜厚度的调节将衬底层硅片挠曲程度控制在-5μm≤r2≤5μm。
7.根据权利要求6所述的一种用于MEMS晶圆级封装的应力补偿方法，其特征在于：所述的应力薄膜的残余应力参数可以通过在衬底层硅片背面沉积不同厚度的应力薄膜，并分别测量不同厚度应力薄膜下衬底层硅片的挠曲程度变化而获得。
CN201911358919.7A 2019-12-25 2019-12-25 一种用于mems晶圆级封装的应力补偿方法 Active CN111115567B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911358919.7A CN111115567B (zh) 2019-12-25 2019-12-25 一种用于mems晶圆级封装的应力补偿方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911358919.7A CN111115567B (zh) 2019-12-25 2019-12-25 一种用于mems晶圆级封装的应力补偿方法

Publications (2)

Publication Number Publication Date
CN111115567A CN111115567A (zh) 2020-05-08
CN111115567B true CN111115567B (zh) 2023-07-14

Family

ID=70502399

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911358919.7A Active CN111115567B (zh) 2019-12-25 2019-12-25 一种用于mems晶圆级封装的应力补偿方法

Country Status (1)

Country Link
CN (1) CN111115567B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112670170B (zh) * 2020-12-30 2024-02-02 长春长光圆辰微电子技术有限公司 一种提高硅片键合力的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105938813A (zh) * 2016-06-20 2016-09-14 西安电子科技大学 基于氮化硅应力薄膜与尺度效应的晶圆级单轴应变soi的制作方法
TW201927684A (zh) * 2017-12-11 2019-07-16 新加坡商格羅方德半導體私人有限公司 具有局部應變與應力調諧之裝置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4204805B2 (ja) * 2002-05-21 2009-01-07 Ｈｏｙａ株式会社 電子線マスク用基板、電子線マスクブランクス、及び電子線マスク
US20040224243A1 (en) * 2003-05-08 2004-11-11 Sony Corporation Mask, mask blank, and methods of producing these
US20050026332A1 (en) * 2003-07-29 2005-02-03 Fratti Roger A. Techniques for curvature control in power transistor devices
US20060087739A1 (en) * 2004-10-21 2006-04-27 Jds Uniphase Corporation Low net stress multilayer thin film optical filter
US7880278B2 (en) * 2006-05-16 2011-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having stress tuning layer
FR2947096A1 (fr) * 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de realisation d'une membrane plane
US8039312B1 (en) * 2010-07-30 2011-10-18 Freescale Semiconductor, Inc. Method for forming a capped micro-electro-mechanical system (MEMS) device
DE102011004782A1 (de) * 2011-02-25 2012-08-30 Harting Kgaa Ablösbare Mikro- und Nanobauteile für platzsparenden Einsatz
CN105514224B (zh) * 2014-09-25 2019-01-22 东莞市中镓半导体科技有限公司 一种用于GaN生长的低应力状态复合衬底的制备方法
US10818611B2 (en) * 2015-07-01 2020-10-27 Ii-Vi Delaware, Inc. Stress relief in semiconductor wafers
CN106449912A (zh) * 2016-11-28 2017-02-22 东莞市中镓半导体科技有限公司 一种带应力平衡结构层的GaN基复合衬底及其制备方法
CN108321094B (zh) * 2017-12-21 2020-07-28 河源市众拓光电科技有限公司 基于应力调控的提高垂直结构led芯片反射镜反射率的方法
CN108183065A (zh) * 2017-12-29 2018-06-19 北京品捷电子科技有限公司 一种消除晶圆翘曲的方法及复合衬底
CN108529550B (zh) * 2018-04-28 2019-12-20 北京航天控制仪器研究所 基于晶圆键合工艺的圆片级封装mems芯片结构及其加工方法
CN109166792B (zh) * 2018-08-17 2021-05-11 中国科学院上海微系统与信息技术研究所 基于应力补偿制备柔性单晶薄膜的方法及柔性单晶薄膜

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105938813A (zh) * 2016-06-20 2016-09-14 西安电子科技大学 基于氮化硅应力薄膜与尺度效应的晶圆级单轴应变soi的制作方法
TW201927684A (zh) * 2017-12-11 2019-07-16 新加坡商格羅方德半導體私人有限公司 具有局部應變與應力調諧之裝置

Also Published As

Publication number Publication date
CN111115567A (zh) 2020-05-08

Similar Documents

Publication Publication Date Title
TWI270667B (en) Method of calibrating zero offset of a pressure sensor
CN102944339A (zh) 一种mems压阻式压力传感器及其制备方法
CN204286669U (zh) 一种薄膜压力传感器
CN109238518B (zh) 微小极间距电容式力敏传感器及其制造方法
EP2785521B1 (de) Verfahren zur herstellung strukturierter optischer komponenten
CN109507451B (zh) 一种基于二硫化钼薄膜的加速度传感器芯片及其加工方法
WO2017206813A1 (zh) Mems麦克风及其制备方法
CN104418290B (zh) 微机械构件和用于制造微机械构件的方法
CN111115567B (zh) 一种用于mems晶圆级封装的应力补偿方法
CN108871627A (zh) 一种差分双谐振器型声波压力传感器
CN104058361A (zh) 一种基于预制空腔soi基片的集成压阻式加速度计与压力计的加工方法
WO2017162628A1 (de) Verfahren zur herstellung optischer komponenten unter verwendung von funktionselementen
CN108594428A (zh) Mems微振镜及基于soi顶层硅预制该mems微振镜的制作方法
WO2016119417A1 (zh) 一种加速度计的z轴结构及其生产方法
CN100419397C (zh) 校正压力传感器的零点偏移电压的方法
CN114275731A (zh) 一种基于mems的双梁式微压感测芯体及其制备工艺
CN106501548A (zh) 一种双差分的全硅结构的微加速度计及其制造方法
US20180159445A1 (en) Wafer and method of manufacturing the same
US20080292888A1 (en) Microfabrication
CN111115566B (zh) 一种用于mems晶圆级封装的应力补偿方法
CN111048429A (zh) 一种晶圆键合方法
RU2478193C1 (ru) Способ изготовления чувствительного элемента преобразователя давления на кни-структуре
CN110349847A (zh) 一种通过键合材料进行键合的方法和键合结构
CN206281871U (zh) 一种双差分的全硅结构的微加速度计
CN102221428B (zh) 一种贴应变片的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant