CN108529550B - 基于晶圆键合工艺的圆片级封装mems芯片结构及其加工方法 - Google Patents

基于晶圆键合工艺的圆片级封装mems芯片结构及其加工方法 Download PDF

Info

Publication number
CN108529550B
CN108529550B CN201810401013.8A CN201810401013A CN108529550B CN 108529550 B CN108529550 B CN 108529550B CN 201810401013 A CN201810401013 A CN 201810401013A CN 108529550 B CN108529550 B CN 108529550B
Authority
CN
China
Prior art keywords
layer
wafer
bonding
silicon
silicon dioxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810401013.8A
Other languages
English (en)
Other versions
CN108529550A (zh
Inventor
刘福民
张乐民
梁德春
刘宇
张树伟
李男男
庄海涵
邢朝洋
徐宇新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Aerospace Times Electronics Corp
Original Assignee
China Aerospace Times Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Aerospace Times Electronics Corp filed Critical China Aerospace Times Electronics Corp
Priority to CN201810401013.8A priority Critical patent/CN108529550B/zh
Publication of CN108529550A publication Critical patent/CN108529550A/zh
Application granted granted Critical
Publication of CN108529550B publication Critical patent/CN108529550B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032Packages or encapsulation
    • B81B7/0035Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS
    • B81B7/0038Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS using materials for controlling the level of pressure, contaminants or moisture inside of the package, e.g. getters
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032Packages or encapsulation
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032Packages or encapsulation
    • B81B7/0045Packages or encapsulation for reducing stress inside of the package structure
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261Processes for packaging MEMS devices
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261Processes for packaging MEMS devices
    • B81C1/00325Processes for packaging MEMS devices for reducing stress inside of the package structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)

Abstract

本发明涉及一种基于晶圆键合工艺的圆片级封装MEMS芯片结构及其制造方法,MEMS芯片包括衬底层、器件层、盖帽层三层结构,三层结构键合在一起,形成一个可供器件层上的梳齿微结构移动的空腔结构;衬底层上布有电极图形,并采用共面电极实现空腔结构内的器件层结构与空腔外电极焊盘的互联;在器件层与衬底的键合面上,具有阵列凹坑结构。并且在器件层的键合密封环上有贯通于密封腔内外的凹槽结构,凹槽结构在晶圆键合后将被键合介质与硅的共晶体所填充。该结构有助于提高金‑硅键合强度,并能够有助于提高真空密封的真空度。在该结构的制造工艺中,使用气态HF对键合表面进行处理,去除表面的二氧化硅,保障金‑硅键合强度的同时避免微结构的粘连。

Description

基于晶圆键合工艺的圆片级封装MEMS芯片结构及其加工方法
技术领域
本发明属于微机电系统(MEMS)领域,涉及一种MEMS芯片结构及其加工方法,特别是一种全硅基的基于晶圆键合的圆片级封装MEMS芯片结构及其加工方法。
背景技术
具有谐振结构的MEMS器件如MEMS惯性器件、振荡器、滤波器等,工作过程中空气阻尼对其性能影响明显。真空封装是保证器件高Q值、低插损、低能耗的必要条件。按照加工工艺不同,MEMS真空封装可以分为器件级真空封装和圆片级真空封装两种。圆片级真空封装采用硅微加工工艺,能极大地缩小器件整体外形尺寸,同时可以最大限度保护MEMS器件中的可动结构在划切过程中水流及颗粒的污染,有利于降低批量成本,提高产品的一致性、成品率与可靠性。
早期发展的MEMS器件采用硅-玻璃结构,利用阳极键合技术将二者结合在一起,也可以实现圆片级的封装,但两种材料之间存在热失配,热失配诱导的应力成为制约MEMS器件性能提高的瓶颈。采用全硅结构,可以解决硅-玻璃结构中材料不匹配带来的应力问题,发展全硅基的圆片级封装的MEMS器件是实现器件小型化、提高器件性能、实现与IC的高密度集成进而实现微系统的必然选择。
目前实现MEMS产品实现圆片级封装的技术方案大致分为两种:一种是基于薄膜沉积和牺牲层腐蚀的方案,即通过一个小的开口实现牺牲层的干法刻蚀进而完成微可动结构释放,然后进行氧化硅等薄膜沉积,薄膜沉积造成上述开口被堵死进而实现结构的密封,另一种是基于晶圆键合的方案,完成MEMS微结构加工的晶片与一个盖帽晶圆相键合,实现晶圆的密封。对于需要有较高真空的MEMS产品,如惯性器件、谐振器等,主要采用基于晶圆键合的方案。
在基于晶圆键合的方案中,密封腔内的电信号需要通过TSV技术进行引出,或者通过平面电极横向引出。对于前者,需要进行硅通孔制备、侧壁绝缘层生长、通孔金属化等工序,加工难度大;此外,通孔内的金属与硅之间存在较大应力,影响了器件的性能。目前通过平面电极横向引出的方式仍是一种易于实现、具有较高可靠性的技术。
在基于晶圆键合的方案中,晶圆表面同样会由于生长有不同的介质薄膜,给晶片带来较大的应力,这些应力的存在使得晶圆在加工过程中产生翘曲、进而影响后续的键合等工序,造成界面键合的失败;此外键合界面的键合强度也是影响圆片级封装芯片的成品率和可靠性的重要因素,金-硅键合的键合强度受多种因素的影响很难实现高的键合强度;键合过程中密封腔内的残存气体比较难排出,即使是在使用吸气剂的情况下,密封腔里封住的真空度也远达不到键合设备中的真空度,这直接影响到具有谐振结构的器件的Q值的进一步提高。
发明内容
本发明解决的技术问题是:克服现有技术不足,给出一种基于晶圆键合工艺的圆片级封装MEMS芯片结构及其加工方法。该芯片结构能够对芯片加工过程中的应力进行有效控制,提高加工精度;同时提高晶圆界面键合强度;并可以提高键合后密封腔内的真空度,提高产品性能,确保产品的可靠性。
本发明的技术解决方案是:
提供一种基于晶圆键合工艺的圆片级封装MEMS芯片结构,包括衬底层、器件层和盖帽层,三层结构依次键合,形成一个可供器件层上的梳齿微结构移动的空腔结构。
优选的,器件层上形成用于支撑盖帽层的锚区结构,使得器件层与盖帽层键合后形成覆盖梳齿结构上表面的空腔;衬底层上形成用于支撑器件层的凸台,使得器件层与衬底层键合后形成覆盖梳齿结构下表面的空腔。
优选的,盖帽层与器件层的键合面上,具有二氧化硅层,实现盖帽层与器件层的绝缘。
优选的,所述衬底层在键合面上硅片从内到外依次布有第一二氧化硅层、金属电极层、第二二氧化硅层和键合介质层;所述第二二氧化硅层上具有过孔,使得金属电极层与键合介质层相连通。
优选的,键合介质层沿器件层背面的外缘形成键合密封环。
优选的,所述键合密封环上有一条或数条沿贯通于键合密封环内外的凹槽结构,凹槽结构在晶圆键合后将被键合介质与硅的共晶体填充。
优选的,在器件层与衬底层的所有键合面上分布有阵列凹坑结构。
优选的,所述阵列凹坑结构与凹槽结构深度相同。
优选的,所述阵列凹坑结构,凹坑为正方形、长方形椭圆形或圆形,外形尺寸为10um-40um,凹坑的占空比为30%-60%;凹坑的深度为0.5um-4um。
优选的,采用在衬底层上金属电极层形成平面电极结构,实现空腔结构内的器件层结构与空腔外电极焊盘的互联。
优选的,衬底层的背面具有二氧化硅层,该层的厚度与第一二氧化硅层和第二二氧化硅层的厚度之和相同。
优选的,衬底层上的金属电极层采用Al或W;键合介质层采用Cr/Au或Ti/Au。
优选的,在衬底层上空腔内,硅片从内到外依次布有第一二氧化硅层、金属电极层、第二二氧化硅层,部分第二二氧化硅层表面覆盖有吸气剂层。
优选的,第一二氧化硅层的厚度为1um-3um;金属电极层的厚度为100nm-300nm;第二二氧化硅层的厚度为300nm-600nm、键合介质层中Cr或Ti的厚度为10nm-50nm,Au的厚度为0.5um-2um。
同时提供一种所述的基于晶圆键合工艺的圆片级封装MEMS芯片结构的加工方法,包括如下步骤:
1)器件层的硅片氧化及光刻腐蚀,在键合面上形成与锚区图形一致的二氧化硅图形;
2)器件层的硅片进行光刻及干法刻蚀,形成锚区图形;
3)器件层硅片与盖帽层硅片进行硅-二氧化硅直接键合;
4)对器件层硅片进行减薄;
5)器件层硅片进行光刻、干法刻蚀形成凹坑结构(13);
6)器件层进行光刻、干法刻蚀,实现器件层上微结构的刻蚀;
7)进行衬底层的加工;
8)衬底层与器件层和盖帽层进行圆片级共晶键合;
9)对晶片进行划切,实现MEMS芯片单元结构。
优选的,步骤7)包括如下步骤:1)衬底层硅片进行氧化;2)在衬底层硅片上进行单面光刻腐蚀,在键合面上形成二氧化硅图形结构;3)对衬底层硅片进行硅的湿法腐蚀,形成硅的凸台结构;4)腐蚀掉剩余的二氧化硅,并进行第二次氧化;5)在键合面生长金属电极层,并进行光刻腐蚀,形成电极图形;6)在衬底层正反两面生长相同厚度的二氧化硅;7)进行单面光刻腐蚀,形成金属电极的接触孔;8)生长键合介质层并进行光刻腐蚀,形成键合介质层图形;9)生长吸气剂层并进行图形化。
优选的,步骤8)中,在键合前需要对器件层和盖帽层进行气态HF腐蚀处理,以去除键合面上的自然氧化层。
本发明与现有技术相比的有益效果是:
(1)相比起TSV工艺的结构而言,本发明中给出的基于键合工艺、侧面电极引出方式的结构具有更好的工艺实现性,更易于实现。通过确保衬底底面的二氧化硅厚度与键合面的二氧化硅厚度相同,同样能够确保衬底片具有最小的翘曲,因而能够减小键合残余应力,确保共晶键合强度。
(2)本发明中在器件层的与衬底的键合面上,具有阵列凹坑结构,这样可以增加衬底层与器件层之间的共晶键合强度的接触面积,增加键合强度,确保器件的密封;
(3)本发明中在器件层的键合密封环上,有一条或数条贯通于密封腔内外的凹槽结构,该凹槽可以确保在键合过程中密封腔内的残余气体可以通过此凹槽通道扩散出来,而该凹槽结构在晶圆键合后将被键合介质与硅的共晶体所填充,这样能够有利于提高键合后腔体内的真空度。
(4)本发明给出了完整的工艺加工方法,其中在共晶键合前,用气态HF干法去除硅表面的自然氧化层,既能有效去除自然氧化层,确保金-硅共晶键合质量,又能有效避免了湿法清洗,防止已经释放的器件微结构之间的粘连。
附图说明
图1是本发明中的基于晶圆键合工艺圆片级封装MEMS芯片结构示意图;
图2a是本发明中器件层与衬底层键合的面的俯视示意图(密封腔内的结构未示出);
图2b是图2a中A点的局部放大图;
图3是器件层微结构与盖帽层的加工流程图;
图4是衬底层的加工流程图;
图5是盖帽层和器件层的结合体与衬底层键合后的结构示意图。
具体实施方式
下面结合附图对本发明做进一步说明。本发明基于晶圆键合工艺的圆片级封装MEMS芯片结构包括芯片包括衬底层1、器件层2、盖帽层3三层结构,三层结构键合在一起,形成一个可供器件层上的梳齿微结构4活动的空腔结构5,空腔结构5的外壁不接触梳齿微结构4,使得梳齿微结构4能够移动;衬底层上布有电极图形,衬底层尺寸大于器件层和盖帽层,在衬底层位于空腔外的区域上,布有电极焊盘,整个器件采用共面电极实现空腔结构5内的器件层结构6与空腔外电极焊盘7的互联;器件层上形成锚区结构8,使得器件层上的可动梳齿微结构4与盖帽层3之间形成空腔结构;盖帽层在与器件层的键合面上,有一层二氧化硅层9,确保盖帽层与器件层的绝缘。整个器件的结构如图1所示。
本发明中的MEMS芯片的盖帽层与器件层之间通过硅-氧化硅直接键合的方式结合在一起;器件层与衬底层通过共晶键合的方式结合在一起。
本发明中的圆片级封装MEMS芯片结构,在器件层2与衬底的合密封环12上,具有阵列凹坑结构13。凹坑分布于键合环与锚区结构上。图2a是器件层在其与衬底层键合面上的俯视图,图2b是图2a中的A点局部放大图。其中器件层的最外圈是键合密封环12,其与衬底键合的好坏决定了芯片的密封性能。键合环的宽度为100um-300um;合密封环12上分布有阵列凹坑13,在锚区结构8上也分布有凹坑结构(图2a中未示出),凹坑可以为正方形、长方形或其他形状(图2中为正方形),其外形尺寸为10um-40um,凹坑的占空比为30%-60%;凹坑的深度为1um-4um。
本发明中的基于晶圆键合工艺的圆片级封装MEMS芯片结构,其器件层的键合密封环上,有一条或数条横向或纵向贯通于密封腔内外的凹槽结构20(如图2a和图2b所示),该凹槽结构与凹坑结构13的深度相同,该凹槽结构在晶圆键合后将被键合介质17与硅的共晶体所填充。
本发明中的基于晶圆键合工艺的圆片级封装MEMS芯片结构,其衬底层的键合面上依次布有第一二氧化硅层14、金属电极层15、第二二氧化硅层16、键合介质层17以及吸气剂层18,在部分区域,第二二氧化硅层16上开有过孔,使键合介质层17与电极层15相连通;第一二氧化硅层14的厚度为1um-3um;金属电极层15为Al或W,厚度为100nm-300nm;第二二氧化硅层16的厚度为300nm-600nm、键合介质层17为Cr/Au或Ti/Au;Cr或Ti的厚度为10nm-50nm,为金层的黏附层;Au的厚度为0.5um-2um;在衬底层上空腔内,还布有吸气剂层18,在电极焊盘和键合锚区处的Cr/Au或Ti/Au的底部,第二二氧化硅层16上开有过孔,确保使键合介质层17Cr/Au或Ti/Au与电极层15相连通;
本发明中的基于晶圆键合工艺的圆片级封装MEMS芯片结构,基于晶圆键合工艺的圆片级封装MEMS芯片结构,衬底层的背面也有一层二氧化硅,二氧化硅的厚度与键合面的两层氧化硅14和16的厚度之和相同。
本发明的基于晶圆键合工艺的圆片级封装MEMS芯片结构的加工方法,其包括三个大的流程,第一个是器件层微结构和盖帽层的加工,第二个是衬底层的加工;第三个是器件层与盖帽层的结合体与衬底层的键合及后续的划切裂片工序。
第一流程是器件层与盖帽层的加工,整个加工流程如图3所示,结合图3对详细加工过程说明如下:
1)首先对器件层硅片氧化及光刻腐蚀,在键合面上形成与锚区图形一致的二氧化硅图形(图3中a);氧化硅的厚度为1-3um;
2)进行第二次光刻及干法刻蚀,刻蚀深度为10~50um,形成锚区图形,锚区图形上保留有上一步形成的二氧化硅层(图3中b);
3)器件层硅片与盖帽层硅片进行硅-二氧化硅直接键合(图3中c);
4)器件层硅片进行减薄至所需的厚度(图3中d);
5)器件层硅片上进行光刻、干法刻蚀形成凹坑结构(图3中e);
6)器件层硅片进行光刻、用光刻胶作为掩模进行干法刻蚀,实现器件层上微结构刻蚀,微结构包括梳齿结构(图3中f);
第二流程是衬底层的加工,整个加工流程如图4所示,结合图4对详细加工过程说明如下:
1)衬底层硅片氧化,并在衬底层硅片上进行单面光刻腐蚀,在键合面上形成二氧化硅图形结构,同时保留背面的二氧化硅(图4中a);
2)进行硅的湿法腐蚀,形成硅的凸台结构(图4中b);
3)腐蚀掉剩余的二氧化硅,并进行第二次氧化(图4中c);
4)在键合面生长金属电极层,并进行光刻腐蚀,形成电极图形(图4中d);
5)在衬底层正反两面生长相同厚度的二氧化硅(图4中e);
6)进行单面光刻腐蚀,形成金属电极的接触孔(图4中f);
7)生长键合介质层并进行光刻腐蚀,形成键合介质层图形(图4中g);
8)生长吸气剂层并进行图形化(图4中h)。
第三流程是器件层与盖帽层的结合体与衬底层的键合及后续的划切裂片工序,对详细加工过程说明如下:
1)对第一流程中形成的盖帽层和器件层的结合体进行氧等离子体清洗,去除表面残胶,然后放入干法HF刻蚀设备中,抽真空后通入HF气体,去除表面的自然氧化层;
2)对衬底层进行湿法清洗,去除表面杂质污染;
3)经处理的盖帽层和器件层的结合体与衬底层进行对准,然后放入键合机中,在真空条件下加热加压,进行金硅共晶键合,加热最高温度380℃-400℃,实现器件的密封(图5)。
4)对键合后的晶圆进行划切,实现所需的MEMS芯片结构(如图1所示)。
本说明中未详细说明事项,为本领域公知常识。
以上所述,仅为本发明最佳的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。

Claims (12)

1.一种基于晶圆键合工艺的圆片级封装MEMS芯片结构,其特征在于,包括衬底层(1)、器件层(2)和盖帽层(3),三层结构依次键合,形成一个可供器件层上的梳齿微结构(4)移动的空腔结构(5);
所述衬底层(1)在键合面上硅片从内到外依次布有第一二氧化硅层(14)、金属电极层(15)、第二二氧化硅层(16)和键合介质层(17);所述第二二氧化硅层上具有过孔,使得金属电极层(15)与键合介质层(17)相连通;
键合介质层(17)沿器件层(2)背面的外缘形成键合密封环(12);
所述键合密封环(12)上有数条沿贯通于键合密封环(12)内外的凹槽结构(20),凹槽结构在晶圆键合后将被键合介质(17)与硅的共晶体填充;
在器件层(2)与衬底层(1)的所有键合面上分布有阵列凹坑结构(13);
衬底层的背面具有二氧化硅层,该层的厚度与第一二氧化硅层(14)和第二二氧化硅层(16)的厚度之和相同。
2.如权利要求1所述的基于晶圆键合工艺的圆片级封装MEMS芯片结构,其特征在于,器件层(2)上形成用于支撑盖帽层(3)的锚区结构(8),使得器件层(2)与盖帽层(3)键合后形成覆盖梳齿结构上表面的空腔;衬底层(1)上形成用于支撑器件层(2)的凸台,使得器件层(2)与衬底层(1)键合后形成覆盖梳齿结构下表面的空腔。
3.如权利要求1或2所述的基于晶圆键合工艺的圆片级封装MEMS芯片结构,其特征在于,盖帽层与器件层的键合面上,具有二氧化硅层(9),实现盖帽层与器件层的绝缘。
4.如权利要求1或2所述的基于晶圆键合工艺的圆片级封装MEMS芯片结构,其特征在于,所述阵列凹坑结构与凹槽结构深度相同。
5.如权利要求1或2所述的基于晶圆键合工艺的圆片级封装MEMS芯片结构,其特征在于,所述阵列凹坑结构,凹坑为正方形、长方形、椭圆形或圆形,凹坑的占空比为30%-60%;凹坑的深度为0.5um-4um。
6.如权利要求1或2所述的基于晶圆键合工艺的圆片级封装MEMS芯片结构,其特征在于,采用在衬底层上的金属电极层(15)形成平面电极结构,实现空腔结构(5)内的器件层结构(6)与空腔外电极焊盘(7)的互联。
7.如权利要求1或2所述的一种基于晶圆键合工艺的圆片级封装MEMS芯片结构,其特征在于,衬底层(1)上的金属电极层(15)采用Al或W;键合介质层(17)采用Cr/Au或Ti/Au。
8.如权利要求1或2所述的基于晶圆键合工艺的圆片级封装MEMS芯片结构,其特征在于,在衬底层上空腔内,硅片从内到外依次布有第一二氧化硅层(14)、金属电极层(15)、第二二氧化硅层(16),部分第二二氧化硅层(16)表面覆盖有吸气剂层(18)。
9.如权利要求1或2所述的一种基于晶圆键合工艺的圆片级封装MEMS芯片结构,其特征在于,第一二氧化硅层(14)的厚度为1um-3um;金属电极层(15)的厚度为100nm-300nm;第二二氧化硅层(16)的厚度为300nm-600nm、键合介质层(17)中Cr或Ti的厚度为10nm-50nm,Au的厚度为0.5um-2um。
10.一种如权利要求8所述的基于晶圆键合工艺的圆片级封装MEMS芯片结构的加工方法,其特征在于,包括如下步骤:
1)器件层的硅片氧化及光刻腐蚀,在键合面上形成与锚区图形一致的二氧化硅图形;
2)器件层的硅片进行光刻及干法刻蚀,形成锚区图形;
3)器件层硅片与盖帽层硅片进行硅-二氧化硅直接键合;
4)对器件层硅片进行减薄;
5)器件层硅片进行光刻、干法刻蚀形成凹坑结构(13);
6)器件层进行光刻、干法刻蚀,实现器件层上微结构的刻蚀;
7)进行衬底层的加工;
8)衬底层与器件层和盖帽层进行圆片级共晶键合;
9)对晶片进行划切,实现MEMS芯片单元结构。
11.一种如权利要求10所述的加工方法,其特征在于,步骤7)包括如下步骤:1)衬底层硅片进行氧化;2)在衬底层硅片上进行单面光刻腐蚀,在键合面上形成二氧化硅图形结构;3)对衬底层硅片进行硅的湿法腐蚀,形成硅的凸台结构;4)腐蚀掉剩余的二氧化硅,并进行第二次氧化;5)在键合面生长金属电极层,并进行光刻腐蚀,形成电极图形;6)在衬底层正反两面生长相同厚度的二氧化硅;7)进行单面光刻腐蚀,形成金属电极的接触孔;8)生长键合介质层并进行光刻腐蚀,形成键合介质层图形;9)生长吸气剂层并进行图形化。
12.一种如权利要求11所述的加工方法,其特征在于,步骤8)中,在键合前需要对器件层和盖帽层进行气态HF腐蚀处理,以去除键合面上的自然氧化层。
CN201810401013.8A 2018-04-28 2018-04-28 基于晶圆键合工艺的圆片级封装mems芯片结构及其加工方法 Active CN108529550B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810401013.8A CN108529550B (zh) 2018-04-28 2018-04-28 基于晶圆键合工艺的圆片级封装mems芯片结构及其加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810401013.8A CN108529550B (zh) 2018-04-28 2018-04-28 基于晶圆键合工艺的圆片级封装mems芯片结构及其加工方法

Publications (2)

Publication Number Publication Date
CN108529550A CN108529550A (zh) 2018-09-14
CN108529550B true CN108529550B (zh) 2019-12-20

Family

ID=63476412

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810401013.8A Active CN108529550B (zh) 2018-04-28 2018-04-28 基于晶圆键合工艺的圆片级封装mems芯片结构及其加工方法

Country Status (1)

Country Link
CN (1) CN108529550B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11655141B2 (en) * 2018-09-28 2023-05-23 Bfly Operations, Inc. Fabrication techniques and structures for gettering materials in ultrasonic transducer cavities
CN110155934A (zh) * 2019-04-22 2019-08-23 武汉衍熙微器件有限公司 一种mems器件及其制作方法
CN112209332B (zh) * 2019-07-10 2023-09-05 清华大学 一种单片六轴imu的双面电极制作及圆片级真空封装方法
CN110467148B (zh) * 2019-08-08 2022-12-27 北京航天控制仪器研究所 一种圆片级封装mems芯片结构及其加工方法
CN110540172A (zh) * 2019-09-03 2019-12-06 西安增材制造国家研究院有限公司 一种mems封装过程中mems晶元的键合方法
CN110606464B (zh) * 2019-09-20 2022-11-25 上海先方半导体有限公司 一种晶圆级真空集成封装结构及其制造方法
CN111115555B (zh) * 2019-12-20 2023-08-29 北京航天控制仪器研究所 一种用于mems晶圆级共晶键合封装的硅槽结构及制备方法
CN111115567B (zh) * 2019-12-25 2023-07-14 北京航天控制仪器研究所 一种用于mems晶圆级封装的应力补偿方法
CN111115566B (zh) * 2019-12-25 2023-07-14 北京航天控制仪器研究所 一种用于mems晶圆级封装的应力补偿方法
CN112265954B (zh) * 2020-10-27 2023-07-28 华东光电集成器件研究所 一种光mems器件封装结构及其制备方法
CN113072032B (zh) * 2021-03-26 2023-06-23 华南农业大学 硅柱垂直互连的微机械晶圆级封装结构及其制备方法
CN113916255B (zh) * 2021-08-31 2024-02-09 北京航天控制仪器研究所 用于辐照试验的mems惯性器件精确定位结构制作方法
CN114877917B (zh) * 2022-04-29 2023-07-14 清华大学 基于晶圆级封装的薄膜型传感器及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01123442A (ja) * 1987-11-06 1989-05-16 Mitsubishi Electric Corp 半導体装置用セラミツクパツケージ
JP3033412B2 (ja) * 1993-11-26 2000-04-17 株式会社デンソー 半導体装置の製造方法
CN100560475C (zh) * 2007-08-31 2009-11-18 中国电子科技集团公司第二十四研究所 谐振型压力传感器芯片的局部真空封装方法
US8119498B2 (en) * 2008-09-24 2012-02-21 Evigia Systems, Inc. Wafer bonding method and wafer stack formed thereby
WO2014023320A1 (de) * 2012-08-10 2014-02-13 Gottfried Wilhelm Leibniz Universität Hannover Verfahren zum herstellen eines hermetisch abgeschlossenen gehäuses
CN103818868B (zh) * 2014-02-22 2015-10-28 安徽北方芯动联科微系统技术有限公司 双压力mems芯片圆片级封装方法及其双压力mems芯片
CN105621351B (zh) * 2015-12-24 2017-11-07 中国电子科技集团公司第五十五研究所 一种rf mems开关的圆片级封装方法
CN106115615A (zh) * 2016-08-17 2016-11-16 安徽北方芯动联科微系统技术有限公司 具有吸气剂的mems芯片及其圆片级封装方法

Also Published As

Publication number Publication date
CN108529550A (zh) 2018-09-14

Similar Documents

Publication Publication Date Title
CN108529550B (zh) 基于晶圆键合工艺的圆片级封装mems芯片结构及其加工方法
US10155659B2 (en) Vacuum sealed MEMS and CMOS package
US20080277771A1 (en) Electronic Device Package Manufacturing Method and Electronic Device Package
JP2006179768A (ja) 半導体チップの製造方法
JP2003204005A (ja) シリコンガスケットを含むウエハレベルパッケージ
CN103818874B (zh) Mems结构与处理电路集成系统的封装方法
KR20100039814A (ko) 웨이퍼 레벨의 밀폐형 인터페이스 칩 구현 시스템 및 방법
KR101784655B1 (ko) 반도체 디바이스 및 방법
JP2012519974A (ja) 熱膨張係数が局所的に適合するヘテロ構造の生成方法
JP2006247833A (ja) Mems素子パッケージ及びその製造方法
JP5345404B2 (ja) 集積回路の製造方法
TW201205689A (en) Method of etching and singulating a cap wafer
CN108793053A (zh) Mems soi晶圆和制备方法以及mems传感器和制备方法
TWI652728B (zh) 用於面外間隔體界定電極的磊晶式多晶矽蝕刻停止
WO2012120694A1 (ja) ウエハレベルパッケージの製造方法、及びウエハレベルパッケージ
US20210387853A1 (en) Method for manufacturing a device comprising a membrane extending over a cavity
EP2145855B1 (en) Substrate bonding method and MEMS component
CN113228319A (zh) 将表面层转移到腔的方法
CN105826215B (zh) 半导体结构的形成方法
CN107799386A (zh) 半导体装置及其制造方法
US20140042586A1 (en) Silicon substrate and method of fabricating the same
JP2004349550A (ja) 半導体デバイス及びその製造方法
JP2005039078A (ja) 薄板基板構造形成用ウエーハ基板、この製造方法およびmems素子の製造方法
JPWO2005062356A1 (ja) 装置とその製造方法
CN106829848B (zh) 具有背面圆弧形棱边的mems芯片及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant