JPWO2005062356A1 - 装置とその製造方法 - Google Patents
装置とその製造方法 Download PDFInfo
- Publication number
- JPWO2005062356A1 JPWO2005062356A1 JP2005512334A JP2005512334A JPWO2005062356A1 JP WO2005062356 A1 JPWO2005062356 A1 JP WO2005062356A1 JP 2005512334 A JP2005512334 A JP 2005512334A JP 2005512334 A JP2005512334 A JP 2005512334A JP WO2005062356 A1 JPWO2005062356 A1 JP WO2005062356A1
- Authority
- JP
- Japan
- Prior art keywords
- region
- scribe
- wafer
- pad
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Micromachines (AREA)
- Dicing (AREA)
- Pressure Sensors (AREA)
Abstract
本願は、MEMS技術により形成される微小機械素子を具備した装置における歩留の向上と、ボンディングの容易化を目的としている。本願では、微小機械素子とパッドとが形成された複数の有する第1ウェハと、開口部が形成された第2ウェハとを貼りあわせる際、開口部を複数の領域のパッドで共有する。これにより、ウェハを個々のチップに切断したときに、パッドの上部に充分な開口部が設けられているため、従来から使用されているワイアボンダーが使用可能となる。また、本願では、貼り合わせられた2つのウェハを個々のチップにダイシングする工程で、2つのウェハを別々に切断する。これにより、ウェハのチッピングを低減することができダイシング工程での歩留を向上させることができる。
Description
本発明は、ウェハを用いて封止を行なう装置とその製造方法に関するものである。特に、MEMS(Micro Electro Mechanical System)と呼ばれる、LSI製造プロセスを用いて微小機械素子を形成する技術において、微小機械素子を具備した装置を製造する際に好適な封止方法と、ウェハによって封止した装置の最適なダイシング方法を提供する。
MEMSは、LSI製造技術を用いてウェハ表面に微小な機械素子を作製する技術であり、その微小機械素子は、圧力や加速度等を検知するセンサや、電気的接触を行なうスイッチとして使用されている。この微小機械素子は、センサやスイッチとして動作する際に動く可動部を有するので、微小機械素子を有する装置のパッケージングを行なう際には、可動部を中空にしてパッケージングを行なう必要がある。
可動部を中空にしてパッケージングを行なう方法として、従来では、微小機械素子が作製された半導体ウェハを個々のチップに切り出した後に、チップごとにカンパッケージする方法がとられていた。しかし、この方法では、チップをダイシングする工程で生じる切屑によって、微小機械素子がダメージを受けてしまうおそれがある。そこで、近年では、微小機械素子が形成されたウェハにSiやガラスなどで作られたウェハを貼り合わせることでパッケージングするという方法がとられている。この方法において、ウェハを貼り合わせた後、微小機械素子が形成されたウェハ上に形成されるパッドに対し電気接続を行なうために、従来技術では以下のような工夫がなされている。例えば、特表2003−517946号公報(以下特許文献1、国際出願番号PCT/EP00/12672)では、基部体と保護体とを接合して複合体を設け、該複合体の空洞に形成された電気的接触部を、複合体の表面にある物質に切り込みを入れることによって部分的に露出することが開示されている。
また、特開2002−246489号公報(以下特許文献2とする)では、電気的接続のために必要な空間を確保するために、リッドウェーハにホールを形成した後、半導体素子が形成されたウェーハとリッドウェーハとを接合することが開示されている。
また、特開2001−144117号公報(以下特許文献3とする)では、基板ウェハーのコンタクトパッドにアクセスするために、基板ウェハーとキャップウェハーとの接着を行なう前に、キャップウェハーにテストプローブ及びボンドワイヤ用のホールを複数設けることが開示されている。
可動部を中空にしてパッケージングを行なう方法として、従来では、微小機械素子が作製された半導体ウェハを個々のチップに切り出した後に、チップごとにカンパッケージする方法がとられていた。しかし、この方法では、チップをダイシングする工程で生じる切屑によって、微小機械素子がダメージを受けてしまうおそれがある。そこで、近年では、微小機械素子が形成されたウェハにSiやガラスなどで作られたウェハを貼り合わせることでパッケージングするという方法がとられている。この方法において、ウェハを貼り合わせた後、微小機械素子が形成されたウェハ上に形成されるパッドに対し電気接続を行なうために、従来技術では以下のような工夫がなされている。例えば、特表2003−517946号公報(以下特許文献1、国際出願番号PCT/EP00/12672)では、基部体と保護体とを接合して複合体を設け、該複合体の空洞に形成された電気的接触部を、複合体の表面にある物質に切り込みを入れることによって部分的に露出することが開示されている。
また、特開2002−246489号公報(以下特許文献2とする)では、電気的接続のために必要な空間を確保するために、リッドウェーハにホールを形成した後、半導体素子が形成されたウェーハとリッドウェーハとを接合することが開示されている。
また、特開2001−144117号公報(以下特許文献3とする)では、基板ウェハーのコンタクトパッドにアクセスするために、基板ウェハーとキャップウェハーとの接着を行なう前に、キャップウェハーにテストプローブ及びボンドワイヤ用のホールを複数設けることが開示されている。
特許文献1では、開口部のないウェハと、微小機械素子が形成されたウェハとを貼り合わせた後に開口部を形成するため、電気的接触部の上部を切断する必要がある。このため、切断の際に用いられるダイサーが電気的接触部と接触する恐れがあり、電気的接触部自体にダメージを与える可能性がある。
特許文献2では、リッドウェーハに予め開口部を設けておいて、その後、貼り合わせを行なうため、電気コネクタへのダメージは回避できる。しかし、特許文献2では、個々のチップにダイシングしたとき、電気コネクタの上部にリッドウェーハが存在するため、電気コネクタにワイアボンディングを行なう際に、ワイアがリッドウェーハと接触しないようにボンディングを工夫しなければならない。
特許文献3では、特許文献2同様、キャップウェハーに開口部を設けてから基板ウェハーとキャップウェハーとを貼り合わせるため、コンタクトパッドに異物が付着することは回避できる。しかし、特許文献3ではコンタクトパッドの上にのみ開口部が設けられているので、その後のワイアボンディング工程において、キャップウェハーの厚みが立体障害となり、大きなアスペクト比(キャップウェハーの厚さ/開口部の幅)でもボンディングできるワイアボンダーが必要となる。
さらに、微小機械素子が形成されたウェハと、該微小機械素子を封止するウェハとを貼り合わせた後、個々のチップにダイシングする場合において、本願発明者等は次のような点を考慮する必要があることに気づいた。すなわち、貼り合わせた複数のウェハをダイサーにより一括でダイシングを行なおうとした場合、上方のウェハの切断に引き続き、下方のウェハの切断を行なおうとすると、下方のウェハを切断するダイサーのブレードが上方のウェハに接触することが考えられる。このため、上方のウェハの切断面からひびが入ったり、切断面が欠ける、といった、いわゆるチッピングが生じ、歩留が低下する。また、上方のウェハと下方のウェハが異種材料で形成されていた場合、ウェハを切断するダイサーのブレードにかかる抵抗が上方のウェハと下方のウェハとで変わるため、ブレードが切断面から逸れて、上方のウェハにさらにチッピングが生じ、歩留が低下する虞がある。
本発明は、上記問題点を鑑みてなされたものであり、本発明の目的は、ダイシングによって切り出されたチップへのワイアボンディング工程において、従来からLSI製造に使用されているワイアボンダーでボンディング可能となる装置およびその製造方法を提供することである。また、本発明の別の目的は、微小機械素子が形成されたウェハと該微小機械素子を封止するウェハとを貼り合わせ、ウェハによるパッケージングを行なう装置において、ダイシング工程で歩留を向上できる装置及びその製造方法を提供することである。
この発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち代表的なものの概要と効果とを簡単に説明すれば下記の通りである。
すなわち、第1微小機械素子と第1パッドとが形成された第1領域と、第2微小機械素子と第2パッドとが形成された第2領域とを有する第1ウェハと、パッドのための開口部が形成された第2ウェハとを有し、開口部を第1パッドと第2パッドとで共有する。これにより、第1ウェハを個々のチップに切断したときに、第1パッドと第2パッドとの上部に充分な開口部が設けられているため、ワイアボンディングが容易となる。
また、貼り合わせられた第1及び第2ウェハを個々のチップにダイシングする工程で、第1スクライブ領域に沿って第1ウェハを切断する工程と、第2スクライブ領域に沿って第2ウェハを切断する工程とを設け、第1ウェハと第2ウェハとを別々に切断することで、ウェハのチッピングを低減することができダイシング工程での歩留を向上させることができる。
特許文献2では、リッドウェーハに予め開口部を設けておいて、その後、貼り合わせを行なうため、電気コネクタへのダメージは回避できる。しかし、特許文献2では、個々のチップにダイシングしたとき、電気コネクタの上部にリッドウェーハが存在するため、電気コネクタにワイアボンディングを行なう際に、ワイアがリッドウェーハと接触しないようにボンディングを工夫しなければならない。
特許文献3では、特許文献2同様、キャップウェハーに開口部を設けてから基板ウェハーとキャップウェハーとを貼り合わせるため、コンタクトパッドに異物が付着することは回避できる。しかし、特許文献3ではコンタクトパッドの上にのみ開口部が設けられているので、その後のワイアボンディング工程において、キャップウェハーの厚みが立体障害となり、大きなアスペクト比(キャップウェハーの厚さ/開口部の幅)でもボンディングできるワイアボンダーが必要となる。
さらに、微小機械素子が形成されたウェハと、該微小機械素子を封止するウェハとを貼り合わせた後、個々のチップにダイシングする場合において、本願発明者等は次のような点を考慮する必要があることに気づいた。すなわち、貼り合わせた複数のウェハをダイサーにより一括でダイシングを行なおうとした場合、上方のウェハの切断に引き続き、下方のウェハの切断を行なおうとすると、下方のウェハを切断するダイサーのブレードが上方のウェハに接触することが考えられる。このため、上方のウェハの切断面からひびが入ったり、切断面が欠ける、といった、いわゆるチッピングが生じ、歩留が低下する。また、上方のウェハと下方のウェハが異種材料で形成されていた場合、ウェハを切断するダイサーのブレードにかかる抵抗が上方のウェハと下方のウェハとで変わるため、ブレードが切断面から逸れて、上方のウェハにさらにチッピングが生じ、歩留が低下する虞がある。
本発明は、上記問題点を鑑みてなされたものであり、本発明の目的は、ダイシングによって切り出されたチップへのワイアボンディング工程において、従来からLSI製造に使用されているワイアボンダーでボンディング可能となる装置およびその製造方法を提供することである。また、本発明の別の目的は、微小機械素子が形成されたウェハと該微小機械素子を封止するウェハとを貼り合わせ、ウェハによるパッケージングを行なう装置において、ダイシング工程で歩留を向上できる装置及びその製造方法を提供することである。
この発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち代表的なものの概要と効果とを簡単に説明すれば下記の通りである。
すなわち、第1微小機械素子と第1パッドとが形成された第1領域と、第2微小機械素子と第2パッドとが形成された第2領域とを有する第1ウェハと、パッドのための開口部が形成された第2ウェハとを有し、開口部を第1パッドと第2パッドとで共有する。これにより、第1ウェハを個々のチップに切断したときに、第1パッドと第2パッドとの上部に充分な開口部が設けられているため、ワイアボンディングが容易となる。
また、貼り合わせられた第1及び第2ウェハを個々のチップにダイシングする工程で、第1スクライブ領域に沿って第1ウェハを切断する工程と、第2スクライブ領域に沿って第2ウェハを切断する工程とを設け、第1ウェハと第2ウェハとを別々に切断することで、ウェハのチッピングを低減することができダイシング工程での歩留を向上させることができる。
図1 微小機械素子を有するウェハと、開口部を有するウェハの全体図を示す。
図2 微小機械素子を有するウェハの拡大図と、開口部を有するウェハの拡大図を示す。
図3 微小機械素子を有するウェハと、開口部を有するウェハとを貼りあわせた様子を示す。
図4 微小機械素子を有するウェハと、開口部を有するウェハとを張り合わせたときの、開口部の拡大図を示す。
図5 貼りあわせたウェハをパッケージングし、ワイアでボンディングしたときの様子を示す。
図6 基板ウェハ上において、スクライブ領域をはさんで隣接する2つの領域にトランジスタ領域と配線領域とを形成した様子を示す。
図7 基板ウェハ上にトランジスタ領域と配線領域とを形成した様子の拡大図を示す。
図8 基板ウェハ上に微小機械素子を形成する工程を示す。
図9 基板ウェハ上において、スクライブ領域を挟んで隣接する2つの領域に微小機械素子とパッドとが形成された様子を示す。
図10 微小機械素子が形成されたウェハと、開口部を有するウェハとを貼りあわせる様子を示す。
図11 開口部を有するウェハを切断した様子を示す。
図12 微小機械素子が形成されたウェハを切断した様子を示す。
図13 ウェハを切断するプロセスフローを示す。
図14 チップをパッケージングし、チップ上のパッドとパッケージとをボンディングした様子を示す。
図15 本実施例の微小機械素子を用いたセンサのシステムブロック概略図を示す。
図16 実施例2において、微小機械素子を有するウェハの拡大図と、開口部を有するウェハの拡大図を示す。
図17 実施例2において、微小機械素子を有するウェハと、開口部を有するウェハとを貼りあわせた様子を示す。
図18 実施例3において、隣接する複数の領域で開口部を共有する図を示す。
図19 実施例4において、隣接する複数の領域で開口部を共有する図を示す。
図2 微小機械素子を有するウェハの拡大図と、開口部を有するウェハの拡大図を示す。
図3 微小機械素子を有するウェハと、開口部を有するウェハとを貼りあわせた様子を示す。
図4 微小機械素子を有するウェハと、開口部を有するウェハとを張り合わせたときの、開口部の拡大図を示す。
図5 貼りあわせたウェハをパッケージングし、ワイアでボンディングしたときの様子を示す。
図6 基板ウェハ上において、スクライブ領域をはさんで隣接する2つの領域にトランジスタ領域と配線領域とを形成した様子を示す。
図7 基板ウェハ上にトランジスタ領域と配線領域とを形成した様子の拡大図を示す。
図8 基板ウェハ上に微小機械素子を形成する工程を示す。
図9 基板ウェハ上において、スクライブ領域を挟んで隣接する2つの領域に微小機械素子とパッドとが形成された様子を示す。
図10 微小機械素子が形成されたウェハと、開口部を有するウェハとを貼りあわせる様子を示す。
図11 開口部を有するウェハを切断した様子を示す。
図12 微小機械素子が形成されたウェハを切断した様子を示す。
図13 ウェハを切断するプロセスフローを示す。
図14 チップをパッケージングし、チップ上のパッドとパッケージとをボンディングした様子を示す。
図15 本実施例の微小機械素子を用いたセンサのシステムブロック概略図を示す。
図16 実施例2において、微小機械素子を有するウェハの拡大図と、開口部を有するウェハの拡大図を示す。
図17 実施例2において、微小機械素子を有するウェハと、開口部を有するウェハとを貼りあわせた様子を示す。
図18 実施例3において、隣接する複数の領域で開口部を共有する図を示す。
図19 実施例4において、隣接する複数の領域で開口部を共有する図を示す。
図1(a)に、MEMSと呼ばれる、LSI製造プロセスにより、微小機械素子が形成されるウェハ101の上面図を、図1(b)にウェハ101に形成された微小機械素子を封止するウェハ102の上面図を示す。なお、本願では、MEMSとは、LSI製造プロセスにより微小な機械素子を形成する技術をいい、その技術によって形成される構造体を微小機械素子と呼ぶ。ウェハ101には、スクライブ領域103が形成されており、同スクライブ領域に囲まれた複数の領域の各々には、後述するように、MEMS技術により形成される微小機械素子と、パッドとが形成される。微小機械素子を封止するウェハ102は、特に制限されないが、厚さ300μmのホウケイ酸ガラスウェハや厚さ600μmのシリコンウェハが使用される。微小機械素子を封止するウェハ102には、ウェハ101に形成されたボンディングのためのパッドを開口する開口部104が設けられている。開口部104は、ウェハ102がガラスウェハである場合はブラスト法等により加工され、シリコンウェハである場合は例えばボッシュプロセスと呼ばれるドライエッチング方法により加工される。
図2(a)に、微小機械素子とパッドとが形成されたウェハ101の拡大図を、図2(b)に開口部を有するウェハ102の拡大図を示す。同図では、スクライブ領域によって囲まれた領域のうち、隣接する4つの領域の上面図をそれぞれ示している。図2(a)に示されるウェハ101の各領域は、スクライブ領域103によって隔てられており、それぞれのスクライブ領域は各領域に形成されているパッド201に挟まれている。図2(b)に示されるウェハ102の各領域は、図2(a)に示されるウェハ101と貼り合わせたときに、スクライブ領域103によって隔てられており、それぞれのスクライブ領域は、開口部104を横切る。
図3に、図2(a)で示したウェハ101と、図2(b)で示したウェハ102とを貼り合わせた様子を示す。同図では、スクライブ領域によって囲まれた複数の領域に形成された微小機械素子を具備したウェハ101と、微小機械素子の上に所定の空間を持って微小機械素子を封止するウェハ102とが貼り合わせられている。ウェハ101の複数の領域に形成されたパッド201は、ウェハ102に形成された開口部104により、共通に開口されている。
図4に、貼り合わせられたウェハのうち、ウェハ101のスクライブ領域を挟んで対向する2つの領域と、2つの領域に形成されているパッドがウェハ102の開口部により開口される様子の拡大図を示す。ウェハ101のスクライブ領域401の幅は、ウェハを切断するダイサーのブレード幅と同程度になっている。特に制限されないが、ここでは、スクライブ領域の幅を50から100ミクロン程度としている。また、スクライブ領域を挟んだ2つの領域には、スクライブ領域と隣り合い、スクライブ領域と同程度の幅の領域402が設けられている。この領域を設けることにより、ウェハ1を切断する時に生じる虞のあるウェハ欠けに対し、余裕を持たせることができる。さらに、この領域402とボンディングのためのパッド201との間には、パッドの幅と同程度の幅の領域403が設けられている。これにより、スクライブ領域で囲まれた領域を個々のチップに切り分けたとき、チップの端からパッドまでの間に余裕を持たせることができる。なお、特に制限されないが、ここではパッドの幅を50から100ミクロンとしている。さらに、パッド201と開口部の端との間には、パッドの幅と同程度の幅をもつ領域403が設けられている。これにより、パッド201と、開口部を有するウェハ102との間に余裕を持たせることができる。
このように、予め開口部が形成されているウェハ102を、ウェハ101と貼りあわせて微小機械素子を封止することにより、パッド201の上部を切断することなくパッド201を開口することができ、ウェハ102の開口部形成による切屑等がパッドに付着することを防ぐことができる。また、ウェハ101上の隣接する2つの領域に設けられたボンディングパッドでウェハ102の開口部を共有するため、ウェハ同士を貼り合せたとき、ウェハ101に形成されたスクライブ領域をウェハ102の開口部104を通して上面から見ることができる。このため、ウェハ101に形成されたスクライブ領域を見ながらダイシングを行なうことが可能となり、歩留を向上させることができる。
なお、図4においては、スクライブ領域周辺の領域の大きさを、ダイサーのブレードの幅と対比して説明したが、この幅は、本実施例で説明したものに制限されるものではない。また、スクライブ領域を挟んだ2つの領域のそれぞれに設けられるパッド201の数を、図4では4つずつとしており、1つの開口部で開口されるパッドの数を8つとしている。しかし、本実施例はこれにより制限されるものではなく、種々の状況に応じて変更可能であることは言うまでもない。また、開口部の大きさも、パッドの数に応じて変更可能である。
図5に、貼り合わせられたウェハ101とウェハ102を、スクライブ領域に沿って切断し、個々のチップに切り分け、切り出したチップをパッケージ501にマウントし、ワイア502によってボンディングした時のパッケージの様子を示す。この図では、ボンディングパッド201の上部に層が積層されない領域が存在し、このボンディングパッドとパッケージとがワイア502によってボンディングされている。このように、ウェハ102に、隣接する2つの領域に形成されたパッドを共通して開口する開口部を設けたので、チップをダイシングするだけで、チップの最外周には、微小機械素子を封止する層504が被らない領域が確保できる。このため、パッド201へのワイアボンディングが、従来からLSI製造に使用されているワイアボンダーでボンディング可能となる。
以上、微小機械素子が形成されるウェハと、開口部が設けられるウェハとが貼り合わせられてから、個々のチップにダイシングされ、パッケージングされる様子を、上面図を用いて説明した。以下、図6から図13では、ウェハ101に微小機械素子が形成される工程から、ウェハ101とウェハ102を封止し、個々のチップに切り分け、パッケージングを行なう工程までを断面図を用いて説明する。
まず、図6に、微小機械素子が形成されるウェハ101について、スクライブ領域を挟んで対向する2つの領域を拡大した断面図を示す。ここで示されている断面図A−A’は、図4で示した開口部を、A−A’に沿って切断した面である。同図では、半導体ウェハのSi基板602上に形成されるスクライブ領域601を挟んで、トランジスタ領域603および配線領域604が形成されている。
図7に、図6において示した、トランジスタ領域と配線領域の拡大図を示す。なお、同図では、スクライブ領域を挟んで対向する2つの領域のうちの一方を示している。Si基板内には素子分離領域701と、拡散層702等が形成される。トランジスタ領域には、P型MOSトランジスタ、N型MOSトランジスタのゲート電極703が形成される。ゲート電極が形成されたトランジスタ領域の上部には、トランジスタ領域に形成された回路と、微小機械素子およびパッドとを接続するための配線領域が設けられている。特に制限されないが、この配線領域は、SiO2等で形成された配線層704と、Al、W等で形成された層間コンタクト層705とが交互に、あわせて5層積層されている。
図8に、同配線領域の上に微小機械素子が形成される工程を示す。なお、ここでいう微小機械素子は、動く部分によってセンサ、スイッチ等の役割をなす可動部と、可動部の下部に形成され、可動部と電気的な関係をなすパッドを指す。
まず、図8(a)(b)に、微小機械素子を構成するパッド、及びワイアボンディングによりボンディングされるパッドが形成される様子を示す。図8(a)では、プラズマCVD法により配線領域の上面にシリコン酸化膜1μmとシリコン窒化膜200nmの第1積層膜801を堆積させた後、リソグラフィ工程と引き続くドライエッチング工程によって、下地配線705上に到達する孔を第1積層膜801に形成する。次に、ウェハ表面上にアルミニウムをスパッタ法で1μm堆積し、ドライエッチング法により電気接続のためのパッド803、804を形成している。パッド803は、微小機械素子を構成するパッドとなり、図示されていないスクライブ領域601に隣接したパッド804はワイアボンディングを行なうためのパッドとなる。
図8(b)に、パッド803が開口される様子を示す。同図では、CVDによりBPSG(Boro Phospho Silicate Glass)膜805が300nm堆積され、リソグラフィによって、パッド803へ開口部806が形成されている。
続いて図8(c)から(e)に、微小機械素子の可動部が形成される工程を示す。図8(c)では、スパッタ法によりタングステン膜を200nm堆積を堆積し、リソグラフィとドライエッチングによって、タングステン膜とBPSG膜805を可動部のパターンに加工する。この工程によって、開口部806にタングステンが埋め込まれ、微小機械素子のうち、可動部807とパッド803とが接続される。
図8(d)では、微小機械素子とボンディングのためのパッドとを分離する第2積層膜808が形成される様子を示す。同図では、まずプラズマCVD法によって、シリコン窒化膜を2μm堆積させる。その次に微小機械素子を封止するウェハを、微小機械素子が形成されているウェハに接着させるための接着剤(ガラスやポリイミド材料)を塗布する。次いで、第2積層膜808を形成し、パッド804への開口部809と、可動部807の周囲の開口部806をリソグラフィとドライエッチングによって形成する。
図8(e)では、次に、フッ酸水溶液にて、可動部807下部のBPSG膜805にウェットエッチングを行ない、乾燥させることで可動部を形成する。乾燥には、微小機械素子の可動部が下地へ貼りつくのを防ぐために、超臨界乾燥装置を用いて乾燥を行なっている。
図9(a)に、スクライブ領域を挟んで2つの領域に微小機械素子とボンディングのためのパッドが形成されている断面を、同図(b)に微小機械素子が形成されパッドが形成されていない断面を示す。図9(a)は、図4で示した開口部をA−A’に沿って切断した面であり、同図(b)は、図4で示した開口部をB−B’に沿って切断した面である。
続いて、図10に、微小機械素子が形成されたウェハと、開口部が設けられたウェハとを貼りあわせ、微小機械素子を封止する工程を示す。図10(a)では、微小機械素子とボンディングパッドとがある断面の様子を、図10(b)では、微小機械素子のみがある断面の様子を示している。微小機械素子が形成されたウェハと開口部を有するウェハとの貼り合わせは、次のようにして行われる。まず第1ステップとして、微小機械素子が形成されたウェハ上の位置合わせマークと、封止を行なうウェハ上の位置合わせマークとをアライナーによって整合させる。次に、第2ステップとして、開口部を有するウェハの上面から圧力をかけながら、加熱し、接着を行なう。接着剤がガラスの場合は400℃、ポリイミドなどの有機重合膜の場合は300℃で加熱することで、気密性のよい貼り合わせができる。
このように、貼り合せ時に、位置合わせを行なうことにより、微小機械素子が形成されたウェハ上のパッドが、封止を行なうウェハの開口部とあうようにウェハ同士を貼り合わせることができる。
図11に、貼り合わせた2つのウェハのうち、微小機械素子を封止しているウェハを切断する様子を示す。同図では、開口部を有するウェハのスクライブ領域をダイサーによって、上面から切断し、開口溝1101を形成する様子が示されている。開口部を有するウェハのスクライブ領域に囲まれた領域に沿って、スクライブ領域を切断することにより、個々のチップの微小機械素子を封止する層を切り分けることができる。このとき、微小機械素子が形成されたウェハは切断しないので、個々のチップには分離されない。また、微小機械素子が形成されたウェハ101のスクライブ領域の上に開口部があるので、ウェハ101に形成されたスクライブ領域を見ながらウェハ102をダイシングすることが可能である。このためウェハ101とウェハ102との切断面のずれを気にすることなく、ダイシングを行なうことが可能である。
図12に、貼り合わせられたウェハの下面から切断する様子を示す。同図では、貼り合わせられたウェハの下面ダイサーによって、微小機械素子が形成されたウェハのみをスクライブ領域に沿って切断している。スクライブ領域に囲まれた領域のスクライブ領域に沿ってダイシングをおこなうことにより、ウェハが個々のチップに切り分けられる。
このように、ダイシング工程をスクライブ領域の溝部を利用して2段階で行なうことで、貼り合わせられたウェハを一括でダイシングすることにくらべて、各段階で切断するウェハの厚さを軽減でき、ダイサーのブレードにかかる負荷が軽減できる。また、2段階でダイシングを行なうことにより、ダイサーのブレードが、既に切断されたウェハと接触することを防ぐことができ、ウェハのチッピングを低減することができる。また、封止を行なうウェハを、微小機械素子が形成されているウェハのスクライブ領域の溝部にそって切断するので、封止を行なうウェハを切断する段階でのウェハ切断時のブレードは、微小機械素子が形成されたウェハにかかることはない。特に、異種材料の場合には、各ウェハ材料毎に独立して、切断処理を行うことができる。このため、ウェハを切断するダイサーのブレードにかかる抵抗の変化が減らすことができ、ダイシング工程の歩留まりを高くすることができる。
なお、本実施例では、貼り合わせられたウェハの切断を、第1段階で封止を行なうウェハを切断し、第2段階で微小機械素子が形成されたウェハを切断した。しかし、切断する順番を逆にして、第1段階で微小機械素子が形成されたウェハ101を切断し、第2段階で封止を行なうウェハ102を切断してもダイサーのブレードにかかる負担を低減することが可能である。
また、本実施例では、貼り合わせられたウェハの切断を、第1段階で封止を行なうウェハ102の上面から切断し、第2段階で微小機械素子が形成されたウェハ101の裏側、すなわち下面から切断している。しかし、第2段階での切断作業を微小機械素子が形成されたウェハの表側、すなわち上面から切断することも可能である。この場合はダイサーの回転ブレードが多少のブレを有するため、封止を行なっているウェハを破損する虞がある。そこで、第1段階で、封止を行なうウェハのダイシング幅を、第2段階で、微小機械素子が形成されたウェハのダイシング幅より広くすることで、これを防止することができる。
図13(a)(b)に、以上の工程をまとめたプロセスフローを示す。図13(a)と図13(b)との違いは、ダイシングを行なう工程において、微小機械素子を封止するウェハを先に切断するか、微小機械素子が形成されたウェハを先に切断するかという点である。図11及び図12の説明において述べたように、いずれのウェハを先に切断しても、貼りあわせられたウェハを一括で切断する場合と比較してダイサーにかかる負担を軽減することができる。また、ウェハのチッピングを防ぐことができ、ダイシング工程における歩留を向上させることができる。
図14に、個々に切り分けられたチップをパッケージングした装置を示す。図14では、微小機械素子を具備したチップ上のボンディングパッド804と、例えばセラミックDIPパッケージ1401のリード1402とをワイア1403でボンディングし、その後パッケージとキャップ1404とを接合させる。本実施例では、微小機械素子が形成されたウェハ上において、隣接する2つの領域に形成されるボンディングパッドを、開口部を有するウェハの開口部により共通に開口している。このため、スクライブ領域に囲まれた領域をダイシングするだけで、切り分けられたチップの最外周には封止を行なう層504が被らない領域が確保でき、パッド804へのワイアボンディングが、従来からLSI製造に使用されているワイアボンダーでボンディング可能となる。
図15に、本実施例に係る微小機械素子を具備したチップを用いたセンサのシステムブロック図を示す。同図では、システムと外部との入出力を行なうための外部I/O1501、センサとして働く微小機械素子をチップに具備したMEMS部1502、チップからの測定値を演算する信号処理用論理回路1503、測定値に対しキャリブレーション等を行なうために補正値等を記憶するメモリ1504が示されている。外部I/Oには電源等が入力され、この電源がバス1505を介して各ブロックに供給される。また、同システムがセンサとして働く場合、チップ1502上のセンサは、微小機械素子により容量や抵抗の変化を測定する。この測定値は、チップと接続されるバス1505を介し信号処理回路にて演算され、加速度や温度等の値に変換され、外部I/Oを介してセンサシステムの外部へと出力される。同図で示したシステムの各ブロックは、すべて1つのチップ上で形成してもよく、またブロックを個々のチップ上に形成し、ボード上にそれぞれのチップを実装してもよい。
図2(a)に、微小機械素子とパッドとが形成されたウェハ101の拡大図を、図2(b)に開口部を有するウェハ102の拡大図を示す。同図では、スクライブ領域によって囲まれた領域のうち、隣接する4つの領域の上面図をそれぞれ示している。図2(a)に示されるウェハ101の各領域は、スクライブ領域103によって隔てられており、それぞれのスクライブ領域は各領域に形成されているパッド201に挟まれている。図2(b)に示されるウェハ102の各領域は、図2(a)に示されるウェハ101と貼り合わせたときに、スクライブ領域103によって隔てられており、それぞれのスクライブ領域は、開口部104を横切る。
図3に、図2(a)で示したウェハ101と、図2(b)で示したウェハ102とを貼り合わせた様子を示す。同図では、スクライブ領域によって囲まれた複数の領域に形成された微小機械素子を具備したウェハ101と、微小機械素子の上に所定の空間を持って微小機械素子を封止するウェハ102とが貼り合わせられている。ウェハ101の複数の領域に形成されたパッド201は、ウェハ102に形成された開口部104により、共通に開口されている。
図4に、貼り合わせられたウェハのうち、ウェハ101のスクライブ領域を挟んで対向する2つの領域と、2つの領域に形成されているパッドがウェハ102の開口部により開口される様子の拡大図を示す。ウェハ101のスクライブ領域401の幅は、ウェハを切断するダイサーのブレード幅と同程度になっている。特に制限されないが、ここでは、スクライブ領域の幅を50から100ミクロン程度としている。また、スクライブ領域を挟んだ2つの領域には、スクライブ領域と隣り合い、スクライブ領域と同程度の幅の領域402が設けられている。この領域を設けることにより、ウェハ1を切断する時に生じる虞のあるウェハ欠けに対し、余裕を持たせることができる。さらに、この領域402とボンディングのためのパッド201との間には、パッドの幅と同程度の幅の領域403が設けられている。これにより、スクライブ領域で囲まれた領域を個々のチップに切り分けたとき、チップの端からパッドまでの間に余裕を持たせることができる。なお、特に制限されないが、ここではパッドの幅を50から100ミクロンとしている。さらに、パッド201と開口部の端との間には、パッドの幅と同程度の幅をもつ領域403が設けられている。これにより、パッド201と、開口部を有するウェハ102との間に余裕を持たせることができる。
このように、予め開口部が形成されているウェハ102を、ウェハ101と貼りあわせて微小機械素子を封止することにより、パッド201の上部を切断することなくパッド201を開口することができ、ウェハ102の開口部形成による切屑等がパッドに付着することを防ぐことができる。また、ウェハ101上の隣接する2つの領域に設けられたボンディングパッドでウェハ102の開口部を共有するため、ウェハ同士を貼り合せたとき、ウェハ101に形成されたスクライブ領域をウェハ102の開口部104を通して上面から見ることができる。このため、ウェハ101に形成されたスクライブ領域を見ながらダイシングを行なうことが可能となり、歩留を向上させることができる。
なお、図4においては、スクライブ領域周辺の領域の大きさを、ダイサーのブレードの幅と対比して説明したが、この幅は、本実施例で説明したものに制限されるものではない。また、スクライブ領域を挟んだ2つの領域のそれぞれに設けられるパッド201の数を、図4では4つずつとしており、1つの開口部で開口されるパッドの数を8つとしている。しかし、本実施例はこれにより制限されるものではなく、種々の状況に応じて変更可能であることは言うまでもない。また、開口部の大きさも、パッドの数に応じて変更可能である。
図5に、貼り合わせられたウェハ101とウェハ102を、スクライブ領域に沿って切断し、個々のチップに切り分け、切り出したチップをパッケージ501にマウントし、ワイア502によってボンディングした時のパッケージの様子を示す。この図では、ボンディングパッド201の上部に層が積層されない領域が存在し、このボンディングパッドとパッケージとがワイア502によってボンディングされている。このように、ウェハ102に、隣接する2つの領域に形成されたパッドを共通して開口する開口部を設けたので、チップをダイシングするだけで、チップの最外周には、微小機械素子を封止する層504が被らない領域が確保できる。このため、パッド201へのワイアボンディングが、従来からLSI製造に使用されているワイアボンダーでボンディング可能となる。
以上、微小機械素子が形成されるウェハと、開口部が設けられるウェハとが貼り合わせられてから、個々のチップにダイシングされ、パッケージングされる様子を、上面図を用いて説明した。以下、図6から図13では、ウェハ101に微小機械素子が形成される工程から、ウェハ101とウェハ102を封止し、個々のチップに切り分け、パッケージングを行なう工程までを断面図を用いて説明する。
まず、図6に、微小機械素子が形成されるウェハ101について、スクライブ領域を挟んで対向する2つの領域を拡大した断面図を示す。ここで示されている断面図A−A’は、図4で示した開口部を、A−A’に沿って切断した面である。同図では、半導体ウェハのSi基板602上に形成されるスクライブ領域601を挟んで、トランジスタ領域603および配線領域604が形成されている。
図7に、図6において示した、トランジスタ領域と配線領域の拡大図を示す。なお、同図では、スクライブ領域を挟んで対向する2つの領域のうちの一方を示している。Si基板内には素子分離領域701と、拡散層702等が形成される。トランジスタ領域には、P型MOSトランジスタ、N型MOSトランジスタのゲート電極703が形成される。ゲート電極が形成されたトランジスタ領域の上部には、トランジスタ領域に形成された回路と、微小機械素子およびパッドとを接続するための配線領域が設けられている。特に制限されないが、この配線領域は、SiO2等で形成された配線層704と、Al、W等で形成された層間コンタクト層705とが交互に、あわせて5層積層されている。
図8に、同配線領域の上に微小機械素子が形成される工程を示す。なお、ここでいう微小機械素子は、動く部分によってセンサ、スイッチ等の役割をなす可動部と、可動部の下部に形成され、可動部と電気的な関係をなすパッドを指す。
まず、図8(a)(b)に、微小機械素子を構成するパッド、及びワイアボンディングによりボンディングされるパッドが形成される様子を示す。図8(a)では、プラズマCVD法により配線領域の上面にシリコン酸化膜1μmとシリコン窒化膜200nmの第1積層膜801を堆積させた後、リソグラフィ工程と引き続くドライエッチング工程によって、下地配線705上に到達する孔を第1積層膜801に形成する。次に、ウェハ表面上にアルミニウムをスパッタ法で1μm堆積し、ドライエッチング法により電気接続のためのパッド803、804を形成している。パッド803は、微小機械素子を構成するパッドとなり、図示されていないスクライブ領域601に隣接したパッド804はワイアボンディングを行なうためのパッドとなる。
図8(b)に、パッド803が開口される様子を示す。同図では、CVDによりBPSG(Boro Phospho Silicate Glass)膜805が300nm堆積され、リソグラフィによって、パッド803へ開口部806が形成されている。
続いて図8(c)から(e)に、微小機械素子の可動部が形成される工程を示す。図8(c)では、スパッタ法によりタングステン膜を200nm堆積を堆積し、リソグラフィとドライエッチングによって、タングステン膜とBPSG膜805を可動部のパターンに加工する。この工程によって、開口部806にタングステンが埋め込まれ、微小機械素子のうち、可動部807とパッド803とが接続される。
図8(d)では、微小機械素子とボンディングのためのパッドとを分離する第2積層膜808が形成される様子を示す。同図では、まずプラズマCVD法によって、シリコン窒化膜を2μm堆積させる。その次に微小機械素子を封止するウェハを、微小機械素子が形成されているウェハに接着させるための接着剤(ガラスやポリイミド材料)を塗布する。次いで、第2積層膜808を形成し、パッド804への開口部809と、可動部807の周囲の開口部806をリソグラフィとドライエッチングによって形成する。
図8(e)では、次に、フッ酸水溶液にて、可動部807下部のBPSG膜805にウェットエッチングを行ない、乾燥させることで可動部を形成する。乾燥には、微小機械素子の可動部が下地へ貼りつくのを防ぐために、超臨界乾燥装置を用いて乾燥を行なっている。
図9(a)に、スクライブ領域を挟んで2つの領域に微小機械素子とボンディングのためのパッドが形成されている断面を、同図(b)に微小機械素子が形成されパッドが形成されていない断面を示す。図9(a)は、図4で示した開口部をA−A’に沿って切断した面であり、同図(b)は、図4で示した開口部をB−B’に沿って切断した面である。
続いて、図10に、微小機械素子が形成されたウェハと、開口部が設けられたウェハとを貼りあわせ、微小機械素子を封止する工程を示す。図10(a)では、微小機械素子とボンディングパッドとがある断面の様子を、図10(b)では、微小機械素子のみがある断面の様子を示している。微小機械素子が形成されたウェハと開口部を有するウェハとの貼り合わせは、次のようにして行われる。まず第1ステップとして、微小機械素子が形成されたウェハ上の位置合わせマークと、封止を行なうウェハ上の位置合わせマークとをアライナーによって整合させる。次に、第2ステップとして、開口部を有するウェハの上面から圧力をかけながら、加熱し、接着を行なう。接着剤がガラスの場合は400℃、ポリイミドなどの有機重合膜の場合は300℃で加熱することで、気密性のよい貼り合わせができる。
このように、貼り合せ時に、位置合わせを行なうことにより、微小機械素子が形成されたウェハ上のパッドが、封止を行なうウェハの開口部とあうようにウェハ同士を貼り合わせることができる。
図11に、貼り合わせた2つのウェハのうち、微小機械素子を封止しているウェハを切断する様子を示す。同図では、開口部を有するウェハのスクライブ領域をダイサーによって、上面から切断し、開口溝1101を形成する様子が示されている。開口部を有するウェハのスクライブ領域に囲まれた領域に沿って、スクライブ領域を切断することにより、個々のチップの微小機械素子を封止する層を切り分けることができる。このとき、微小機械素子が形成されたウェハは切断しないので、個々のチップには分離されない。また、微小機械素子が形成されたウェハ101のスクライブ領域の上に開口部があるので、ウェハ101に形成されたスクライブ領域を見ながらウェハ102をダイシングすることが可能である。このためウェハ101とウェハ102との切断面のずれを気にすることなく、ダイシングを行なうことが可能である。
図12に、貼り合わせられたウェハの下面から切断する様子を示す。同図では、貼り合わせられたウェハの下面ダイサーによって、微小機械素子が形成されたウェハのみをスクライブ領域に沿って切断している。スクライブ領域に囲まれた領域のスクライブ領域に沿ってダイシングをおこなうことにより、ウェハが個々のチップに切り分けられる。
このように、ダイシング工程をスクライブ領域の溝部を利用して2段階で行なうことで、貼り合わせられたウェハを一括でダイシングすることにくらべて、各段階で切断するウェハの厚さを軽減でき、ダイサーのブレードにかかる負荷が軽減できる。また、2段階でダイシングを行なうことにより、ダイサーのブレードが、既に切断されたウェハと接触することを防ぐことができ、ウェハのチッピングを低減することができる。また、封止を行なうウェハを、微小機械素子が形成されているウェハのスクライブ領域の溝部にそって切断するので、封止を行なうウェハを切断する段階でのウェハ切断時のブレードは、微小機械素子が形成されたウェハにかかることはない。特に、異種材料の場合には、各ウェハ材料毎に独立して、切断処理を行うことができる。このため、ウェハを切断するダイサーのブレードにかかる抵抗の変化が減らすことができ、ダイシング工程の歩留まりを高くすることができる。
なお、本実施例では、貼り合わせられたウェハの切断を、第1段階で封止を行なうウェハを切断し、第2段階で微小機械素子が形成されたウェハを切断した。しかし、切断する順番を逆にして、第1段階で微小機械素子が形成されたウェハ101を切断し、第2段階で封止を行なうウェハ102を切断してもダイサーのブレードにかかる負担を低減することが可能である。
また、本実施例では、貼り合わせられたウェハの切断を、第1段階で封止を行なうウェハ102の上面から切断し、第2段階で微小機械素子が形成されたウェハ101の裏側、すなわち下面から切断している。しかし、第2段階での切断作業を微小機械素子が形成されたウェハの表側、すなわち上面から切断することも可能である。この場合はダイサーの回転ブレードが多少のブレを有するため、封止を行なっているウェハを破損する虞がある。そこで、第1段階で、封止を行なうウェハのダイシング幅を、第2段階で、微小機械素子が形成されたウェハのダイシング幅より広くすることで、これを防止することができる。
図13(a)(b)に、以上の工程をまとめたプロセスフローを示す。図13(a)と図13(b)との違いは、ダイシングを行なう工程において、微小機械素子を封止するウェハを先に切断するか、微小機械素子が形成されたウェハを先に切断するかという点である。図11及び図12の説明において述べたように、いずれのウェハを先に切断しても、貼りあわせられたウェハを一括で切断する場合と比較してダイサーにかかる負担を軽減することができる。また、ウェハのチッピングを防ぐことができ、ダイシング工程における歩留を向上させることができる。
図14に、個々に切り分けられたチップをパッケージングした装置を示す。図14では、微小機械素子を具備したチップ上のボンディングパッド804と、例えばセラミックDIPパッケージ1401のリード1402とをワイア1403でボンディングし、その後パッケージとキャップ1404とを接合させる。本実施例では、微小機械素子が形成されたウェハ上において、隣接する2つの領域に形成されるボンディングパッドを、開口部を有するウェハの開口部により共通に開口している。このため、スクライブ領域に囲まれた領域をダイシングするだけで、切り分けられたチップの最外周には封止を行なう層504が被らない領域が確保でき、パッド804へのワイアボンディングが、従来からLSI製造に使用されているワイアボンダーでボンディング可能となる。
図15に、本実施例に係る微小機械素子を具備したチップを用いたセンサのシステムブロック図を示す。同図では、システムと外部との入出力を行なうための外部I/O1501、センサとして働く微小機械素子をチップに具備したMEMS部1502、チップからの測定値を演算する信号処理用論理回路1503、測定値に対しキャリブレーション等を行なうために補正値等を記憶するメモリ1504が示されている。外部I/Oには電源等が入力され、この電源がバス1505を介して各ブロックに供給される。また、同システムがセンサとして働く場合、チップ1502上のセンサは、微小機械素子により容量や抵抗の変化を測定する。この測定値は、チップと接続されるバス1505を介し信号処理回路にて演算され、加速度や温度等の値に変換され、外部I/Oを介してセンサシステムの外部へと出力される。同図で示したシステムの各ブロックは、すべて1つのチップ上で形成してもよく、またブロックを個々のチップ上に形成し、ボード上にそれぞれのチップを実装してもよい。
実施例1では、隣接する2つの領域で1つの開口部を共有する場合について説明したが、実施例2では、隣接する4つの領域で1つの開口部を共有する場合について説明する。なお、本実施例においては、ウェハ上にトランジスタ領域、配線領域、微小機械素子、パッドを形成する工程、及び微小機械素子が形成されたウェハと開口部が設けられたウェハとを貼りあわせる工程、及びスクライブ領域に沿ってこれらをダイシングする工程、及び個々のチップをボンディングする工程の説明は省略する。
図16(a)に微小機械素子が形成されたウェハにおいて、スクライブ領域によって囲まれる領域のうち、隣接する4つの領域1601についての上面図を示す。各領域の周辺部には電気接続のためのパッド1602が配置されている。本実施例においては、隣接する4つの領域に形成されているパッドが領域の角に配置されている。また、各々の領域を隔てるスクライブ領域1603は、スクライブ領域で囲まれた領域に形成されているパッドにより挟まれている。
図16(b)に、図16(a)のウェハ上に形成される微小機械素子を封止し、開口部を有するウェハ1604の上面図を示す。封止を行なうウェハ1604には、隣接する4チップの電気接続パッド1602に共通に設けられる開口部1605が設けられている。図16(b)に示されるウェハ1604の各領域は、図16(a)に示されるウェハ1601と貼り合わせたときに、スクライブ領域1603によって隔てられており、それぞれのスクライブ領域は、開口部1605を横切る。
図17に、図16(a)で示した微小機械素子が形成されたウェハ1601と、図16(b)で示した開口部が形成されたウェハ1604とを貼りあわせた様子を示す。同図では、スクライブ領域1603によって囲まれた複数の領域に形成された微小機械素子を具備したウェハ1601と、微小機械素子の上に所定の空間を持って微小機械素子を封止するウェハ1604とが貼り合わせられている。微小機械素子を具備するウェハの隣接する4つの領域に形成されたパッド1602は、ウェハ1604に形成された開口部1605により、共通に開口されている。
このように、予め開口部が形成されているウェハを、微小機械素子が形成されたウェハと貼りあわせて微小機械素子を封止することにより、パッドの上部を切断することなくパッドを開口することができる。これにより、開口部が形成されていないウェハに開口部を形成した場合に生成する切屑等がパッドに付着することを防ぐことができる。また、本実施例では、スクライブ領域で囲まれた領域の角にパッドを配置することにより、隣接する4つの領域で1つの開口部を共有することができる。
図16(a)に微小機械素子が形成されたウェハにおいて、スクライブ領域によって囲まれる領域のうち、隣接する4つの領域1601についての上面図を示す。各領域の周辺部には電気接続のためのパッド1602が配置されている。本実施例においては、隣接する4つの領域に形成されているパッドが領域の角に配置されている。また、各々の領域を隔てるスクライブ領域1603は、スクライブ領域で囲まれた領域に形成されているパッドにより挟まれている。
図16(b)に、図16(a)のウェハ上に形成される微小機械素子を封止し、開口部を有するウェハ1604の上面図を示す。封止を行なうウェハ1604には、隣接する4チップの電気接続パッド1602に共通に設けられる開口部1605が設けられている。図16(b)に示されるウェハ1604の各領域は、図16(a)に示されるウェハ1601と貼り合わせたときに、スクライブ領域1603によって隔てられており、それぞれのスクライブ領域は、開口部1605を横切る。
図17に、図16(a)で示した微小機械素子が形成されたウェハ1601と、図16(b)で示した開口部が形成されたウェハ1604とを貼りあわせた様子を示す。同図では、スクライブ領域1603によって囲まれた複数の領域に形成された微小機械素子を具備したウェハ1601と、微小機械素子の上に所定の空間を持って微小機械素子を封止するウェハ1604とが貼り合わせられている。微小機械素子を具備するウェハの隣接する4つの領域に形成されたパッド1602は、ウェハ1604に形成された開口部1605により、共通に開口されている。
このように、予め開口部が形成されているウェハを、微小機械素子が形成されたウェハと貼りあわせて微小機械素子を封止することにより、パッドの上部を切断することなくパッドを開口することができる。これにより、開口部が形成されていないウェハに開口部を形成した場合に生成する切屑等がパッドに付着することを防ぐことができる。また、本実施例では、スクライブ領域で囲まれた領域の角にパッドを配置することにより、隣接する4つの領域で1つの開口部を共有することができる。
実施例1、実施例2においては、微小機械素子が形成されたウェハにおいて、スクライブ領域に囲まれた、チップとなる1つの領域に開口部を4つ設け、それぞれの開口部を隣接する領域と共有することについて述べた。しかし、開口部の数は特に制限されるものでなく、チップに設けられるパッドの数に応じて変更可能である。
本実施例では、図18に示すように、スクライブ領域に囲まれた1つの領域について、開口部を2つ設け、それぞれの開口部を隣接する領域で共有している。図18(a)では、開口部をチップとなる領域の辺に沿って設けており、図18(b)では、開口部をチップとなる領域の角に設けている。図18(a)では、微小機械素子が形成されたウェハ1901に形成されたパッド1902を、開口部1904が形成されたウェハ1903により開口している様子を示している。開口部1904は、スクライブ領域で囲まれた、チップとなる領域の辺に沿って設けられており、隣接する2つの領域のパッドを開口している。図18(b)では、微小機械素子が形成されたウェハ1901に形成されたパッド1902を、開口部1904が形成されたウェハ1903により開口している。この図では、開口部は、スクライブ領域で囲まれた、チップとなる領域の角に沿って設けられており、隣接する4つの領域で1つの開口部を共有している。いずれの場合も、隣接する領域で開口部を共有することにより、パッド上部を充分に開口することができる。これにより、個々のチップに切り分けたときに、従来のLSI製造技術で使用されるワイアボンダーを用いてボンディングを行なうことが可能となる。
本実施例では、図18に示すように、スクライブ領域に囲まれた1つの領域について、開口部を2つ設け、それぞれの開口部を隣接する領域で共有している。図18(a)では、開口部をチップとなる領域の辺に沿って設けており、図18(b)では、開口部をチップとなる領域の角に設けている。図18(a)では、微小機械素子が形成されたウェハ1901に形成されたパッド1902を、開口部1904が形成されたウェハ1903により開口している様子を示している。開口部1904は、スクライブ領域で囲まれた、チップとなる領域の辺に沿って設けられており、隣接する2つの領域のパッドを開口している。図18(b)では、微小機械素子が形成されたウェハ1901に形成されたパッド1902を、開口部1904が形成されたウェハ1903により開口している。この図では、開口部は、スクライブ領域で囲まれた、チップとなる領域の角に沿って設けられており、隣接する4つの領域で1つの開口部を共有している。いずれの場合も、隣接する領域で開口部を共有することにより、パッド上部を充分に開口することができる。これにより、個々のチップに切り分けたときに、従来のLSI製造技術で使用されるワイアボンダーを用いてボンディングを行なうことが可能となる。
本実施例では、微小機械素子が形成されたウェハにおいて、スクライブ領域に囲まれた、チップとなる1つの領域に開口部を1つ設け、それぞれの開口部を隣接する領域と共有している。
図19(a)では、微小機械素子が形成されたウェハ2001に形成されたパッド2002を、開口部2004が形成されたウェハ2003により開口している様子を示している。開口部は、スクライブ領域に囲まれた、チップとなる領域の1辺に沿って設けられており、この1辺を共有する2つのチップとなる領域に形成されたパッドは、1つの開口部を共有する。図19(b)では、微小機械素子が形成されたウェハ2001に形成されたパッド2002を、開口部2004が形成されたウェハ2003により開口している。この開口部は、チップとなる領域の角に設けられており、隣接する4つのチップとなる領域で1つの開口部を共有している。
このように、本実施例においても1つの開口部を、チップとなる複数の領域で共有しているので、パッド上部を充分に開口することができ、ボンディングの際、微小機械素子を封止している層がワイヤと接触することを防ぐことが可能となる。
以上、本発明者によってなされた発明を、発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものでなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、本願においては、MEMS技術によって形成された可動部を有する微小機械素子をウェハにより中空にて封止する方法について説明したが、微小機械素子に限らず、ウェハを貼りあわせることにより中空で封止を行なう他の装置において本発明を使用することも可能である。
また、微小機械素子が形成されたウェハにおいて、スクライブ領域に囲まれたチップとなる領域について、隣接する2つの領域につき1つの開口部を設けたり、隣接する4つの領域につき1つの開口部を設ける例を示した。隣接する2つの領域に開口部を設ける場合、実施例1ではスクライブ領域に囲まれた1つの領域に対して開口部を4つ設け、実施例3図18(a)では1つの領域に対して開口部を2つ設け、実施例4図19(a)では1つの領域に対して開口部を1つ設けている。また、隣接する4つの領域に開口部を設ける場合、実施例2ではスクライブ領域に囲まれた1つの領域に対して開口部を4つ設け、実施例3図18(b)では1つの領域に対して開口部を2つ設け、実施例4図19(b)では1つの領域に対して開口部を1つ設けている。しかし、これらはパッドの数に応じて種々変更可能であることは言うまでもない。例えば、チップとなる1つの領域に開口部を3つ設けることも可能である。
図19(a)では、微小機械素子が形成されたウェハ2001に形成されたパッド2002を、開口部2004が形成されたウェハ2003により開口している様子を示している。開口部は、スクライブ領域に囲まれた、チップとなる領域の1辺に沿って設けられており、この1辺を共有する2つのチップとなる領域に形成されたパッドは、1つの開口部を共有する。図19(b)では、微小機械素子が形成されたウェハ2001に形成されたパッド2002を、開口部2004が形成されたウェハ2003により開口している。この開口部は、チップとなる領域の角に設けられており、隣接する4つのチップとなる領域で1つの開口部を共有している。
このように、本実施例においても1つの開口部を、チップとなる複数の領域で共有しているので、パッド上部を充分に開口することができ、ボンディングの際、微小機械素子を封止している層がワイヤと接触することを防ぐことが可能となる。
以上、本発明者によってなされた発明を、発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものでなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、本願においては、MEMS技術によって形成された可動部を有する微小機械素子をウェハにより中空にて封止する方法について説明したが、微小機械素子に限らず、ウェハを貼りあわせることにより中空で封止を行なう他の装置において本発明を使用することも可能である。
また、微小機械素子が形成されたウェハにおいて、スクライブ領域に囲まれたチップとなる領域について、隣接する2つの領域につき1つの開口部を設けたり、隣接する4つの領域につき1つの開口部を設ける例を示した。隣接する2つの領域に開口部を設ける場合、実施例1ではスクライブ領域に囲まれた1つの領域に対して開口部を4つ設け、実施例3図18(a)では1つの領域に対して開口部を2つ設け、実施例4図19(a)では1つの領域に対して開口部を1つ設けている。また、隣接する4つの領域に開口部を設ける場合、実施例2ではスクライブ領域に囲まれた1つの領域に対して開口部を4つ設け、実施例3図18(b)では1つの領域に対して開口部を2つ設け、実施例4図19(b)では1つの領域に対して開口部を1つ設けている。しかし、これらはパッドの数に応じて種々変更可能であることは言うまでもない。例えば、チップとなる1つの領域に開口部を3つ設けることも可能である。
MEMS技術により形成される微小機械素子を具備する装置を封止と、封止された微小機械素子が形成されたウェハのダイシングに利用可能である。
Claims (26)
- 第1スクライブ領域を挟んで対向する第1領域と第2領域とを有し、前記第1領域に第1機械素子と第1パッドが形成され、前記第2領域に第2機械素子と第2パッドとが形成される第1ウェハと、
前記第1ウェハに形成された前記第1機械素子及び前記第2機械素子の上にそれぞれ所定の空間をもって前記第1機械素子及び前記第2機械素子を封止する第2ウェハとを有し、
前記第2ウェハには、第1辺と前記第1辺と対向する第2辺とを有し、前記第1パッドと前記第2パッドとを露出させるための開口部が設けられており、
前記開口部は、前記第1辺と前記第1スクライブ領域との間に前記第1パッドをはさみ、前記第2辺と前記第1スクライブ領域との間に第2パッドを挟むように配置される装置。 - 請求項1において、
前記第1ウェハは、第2スクライブ領域と第3スクライブ領域とを有し、
前記開口部は、前記第1辺及び前記第2辺とに交差する第3辺と、前記第3辺に対向する第4辺とを有し、
前記開口部の第4辺は、前記第2スクライブ領域と、前記第1パッド及び前記第2パッドとに挟まれ、
前記開口部の第3辺は、前記第3スクライブ領域と、前記第1パッド及び前記第2パッドとに挟まれるように配置される装置。 - 請求項1において、
前記第1ウェハは、
第2スクライブ領域と、
前記第2スクライブ領域を挟んで前記第1領域と対向する第3領域と、
前記第2スクライブ領域を挟んで前記第2領域と対向し、前記第1スクライブ領域を挟んで前記第3領域と対向する第4領域とを有し、
前記第3領域に第3機械素子と第3パッドが形成され、
前記第4領域に第4機械素子と第4パッドが形成され、
前記開口部は、前記第3パッドと前記第4パッドとを露出するように配置されており、
前記開口部は、前記第1辺と前記第1スクライブ領域との間に前記第3パッドを挟み、前記第2辺と前記第1スクライブ領域との間に前記第4パッドを挟むように配置される装置。 - 請求項3において、
前記開口部は、前記第1辺及び前記第2辺とに交差する第3辺と、前記第3辺に対向する第4辺とを有し、
前記開口部は、前記第3辺と前記第2スクライブ領域との間に、前記第1及び第2パッドを挟み、前記第4辺と前記第2スクライブ領域との間に、前記第3及び第4パッドを挟むように配置される装置。 - 請求項1において、
前記第1ウェハは、前記第1領域の前記第1パッドと前記第1機械素子の間に形成される第1積層膜と、前記第2領域の前記第2パッドと前記第2機械素子の間に形成される第2積層膜とをさらに有し、
前記第2ウェハは、前記第1積層膜と前記第2積層膜とに接着されることにより前記第1及び第2機械素子を封止する装置。 - 請求項1において、
前記第1ウェハは、シリコン基板と、シリコン基板上に形成されるトランジスタを有する装置。 - 請求項1において、
前記第1機械素子は、可動部を有する可動体と、前記可動体の下部に形成される第5パッドとを有する装置。 - 請求項1において、
前記第1ウェハは、第2乃至第5スクライブ領域をさらに有し、
前記第1領域は、前記第1、第2、第3、第4スクライブ領域に囲まれ、
前記第2領域は、前記第1、第2、第3、第5スクライブ領域に囲まれる装置。 - 請求項8において、
前記第1領域は、前記第1、第2、第3、第4スクライブ領域を切断することにより、第1チップとなり、
前記第2領域は、前記第1、第2、第3、第5スクライブ領域を切断することにより、第2チップとなる装置。 - 請求項3において、
前記第1ウェハは、第3乃至第6スクライブ領域をさらに有し、
前記第1領域は、前記第1、第2、第3、第4スクライブ領域に囲まれ、
前記第2領域は、前記第1、第2、第3、第5スクライブ領域に囲まれ、
前記第3領域は、前記第1、第2、第4、第6スクライブ領域に囲まれ、
前記第4領域は、前記第1、第2、第5、第6スクライブ領域に囲まれる装置。 - 請求項10において、
前記第1領域は、前記第1、第2、第3、第4スクライブ領域を切断することにより第1チップとなり、
前記第2領域は、前記第1、第2、第3、第5スクライブ領域を切断することにより第2チップとなり、
前記第3領域は、前記第1、第2、第4、第6スクライブ領域を切断することにより第3チップとなり、
前記第4領域は、前記第1、第2、第5、第6スクライブ領域を切断することにより第4チップとなる装置。 - 第1機械素子と第1パッドとを具備する第1領域と、第2機械素子と第2パッドとを具備する第2領域と、前記第1領域と前記第2領域とを隔てる第1スクライブ領域と第1ウェハに形成する工程と、
開口部を有し、前記第1ウェハに形成された前記第1機械素子及び前記第2機械素子の上にそれぞれ所定の空間をもって前記第1機械素子及び前記第2機械素子を封止する第2ウェハとを貼り合わせる工程を有し、
前記第2ウェハの前記開口部は、第1辺と、前記第1辺と対向する第2辺とを有し、
前記第1ウェハと前記第2ウェハとを貼り合わせる工程において、
前記開口部は、前記第1辺と前記第1スクライブ領域とにより第1パッドを挟み、前記第2辺と前記第1スクライブ領域とにより第2パッドを挟み、前記第1パッドおよび前記第2パッドを露出するように貼り合わせる装置の製造方法。 - 請求項12において、
前記第1ウェハは、第2スクライブ領域と、第3スクライブ領域とをさらに有し、
前記第2ウェハの開口部は、前記第1辺及び前記第2辺とに交差する第3辺と、前記第3辺に対向する第4辺とを有し、
前記第1ウェハと前記第2ウェハとを貼り合わせる工程において、
前記開口部は、前記第2スクライブ領域と前記第1及び第2パッドとの間に前記第4辺を挟み、前記第3スクライブ領域と前記第1及び第2パッドとの間に前記第3辺を挟むように、前記第1ウェハと前記第2ウェハとを貼り合わせる装置の製造方法。 - 請求項12において、
前記第1ウェハは、
第2スクライブ領域と、
前記第2スクライブ領域を挟んで前記第1領域と対向し、第3微小機械素子と第3パッドとが形成される第3領域と、
前記第2スクライブ領域を挟んで前記第2領域と対向し、前記第1スクライブ領域を挟んで前記第3領域と対向し、第4微小機械素子と第4パッドとが形成される第4領域とを有し、
前記開口部は、前記第1辺と前記第1スクライブ領域とにより第3パッドを挟み、前記第2辺と前記第1スクライブ領域とにより第4パッドを挟み、前記第3パッドおよび前記第4パッドを露出するように貼り合わせる装置の製造方法。 - 請求項14において、
前記開口部は、前記第1辺及び前記第2辺とに交差する第3辺と、前記第3辺に対向する第4辺とを有し、
前記開口部は、前記第3辺と前記第2スクライブ領域との間に、前記第1及び第2パッドを挟み、前記第4辺と前記第2スクライブ領域との間に、前記第3及び第4パッドを挟むように、前記第1ウェハと前記第2ウェハとを貼り合わせる装置の製造方法。 - 請求項12において、
前記第1ウェハに、前記第1領域の前記第1パッドと前記第1機械素子の間に第1積層膜と、前記第2領域の前記第2パッドと前記第2機械素子の間に第2積層膜とを形成する工程とをさらに有し、
前記第2ウェハは、前記第1積層膜と前記第2積層膜とに接着されることにより前記第1機械素子及び前記第2機械素子を封止する装置の製造方法。 - 請求項12において、
前記第1ウェハは、シリコン基板を有し、
前記シリコン基板上にトランジスタを形成する工程をさらに有する装置の製造方法。 - 請求項12において、
前記第1機械素子は、可動部を有する可動体と、前記可動体の下部に形成される第5パッドとを有する装置の製造方法。 - 請求項13において、
前記第1領域は、前記第1スクライブ領域と、第2スクライブ領域と、第3スクライブ領域と、第4スクライブ領域とに囲まれ、
前記第2領域は、前記第1スクライブ領域と、第2スクライブ領域と、第3スクライブ領域と、第4スクライブ領域とに囲まれ、
前記第1スクライブ領域乃至前記第5スクライブ領域を切断することにより、前記第1領域から第1チップを得、前記第2領域から第2チップを得る工程を有する装置の製造方法。 - 請求項14において、
前記第1領域は、前記第1スクライブ領域と、前記第2スクライブ領域と、第3スクライブ領域と、第4スクライブ領域とに囲まれ、
前記第2領域は、前記第1スクライブ領域と、前記第2スクライブ領域と、前記第3スクライブ領域と、第5スクライブ領域とに囲まれ、
前記第3領域は、前記第1スクライブ領域と、前記第2スクライブ領域と、前記第4スクライブ領域と、第6スクライブ領域とに囲まれ、
前記第4領域は、前記第1スクライブ領域と、前記第2スクライブ領域と、前記第5スクライブ領域と、前記第6スクライブ領域とに囲まれ、
前記第1スクライブ領域乃至前記第6スクライブ領域を切断することにより、前記第1領域から第1チップを得、前記第2領域から第2チップを得、前記第3領域から第3チップを得、前記第4領域から第4チップを得る工程を有する装置の製造方法。 - 第1辺と、前記第1辺と対向する第2辺と、前記第1及び第2辺と交差する第3辺と、前記第3辺と対向する第4辺を有する基板と、
前記基板に形成された第1パッドと、
前記基板に形成された機械素子と、
前記機械素子を封止し、第1開口部を有する封止層とを有し、
前記第1開口部は、前記第1開口部の第5辺と前記基板の第1辺との間に前記第1パッドを挟み、前記第1開口部の前記第5辺と交差し前記基板の第1辺と接する第6辺は、前記基板の第3辺と前記第1パッドとに挟まれるように配置される装置。 - 請求項21において、
前記第1開口部は、前記基板の第1辺と第4辺とに挟まれる角に配置される装置。 - 請求項21において、
前記基板は、第2パッドをさらに有し、
前記封止層は、第2開口部をさらに有し、
前記第2開口部は、前記第2開口部の第7辺と前記基板の第2辺との間に前記第2パッドを挟み、前記第2開口部の前記第7辺と交差し前記基板の第2辺と接する第8辺は、前記基板の第4辺と前記第2パッドとに挟まれるように配置される装置。 - 請求項23において、
前記第1開口部は、前記基板の第1辺と第4辺とに挟まれる角に配置され、
前記第2開口部は、前記基板の第2辺と第3辺とに挟まれる角に配置される装置。 - 請求項23において、
前記基板は、第3パッドと第4パッドとをさらに有し、
前記封止層は、第3開口部と第4開口部とをさらに有し、
前記第3開口部は、前記第3開口部の第9辺と前記基板の第3辺との間に前記第3パッドを挟み、前記第3開口部の前記第9辺と交差し前記基板の第3辺と接する第10辺は、前記基板の第2辺と前記第3パッドとに挟まれ、
前記第4開口部は、前記第4開口部の第11辺と前記基板の第4辺との間に前記第4パッドを挟み、前記第4開口部の前記第11辺と交差し前記基板の第4辺と接する第12辺は、前記基板の第1辺と前記第2パッドとに挟まれるように配置される装置。 - 請求項25において、
前記第1開口部は、前記基板の第1辺と第4辺とに挟まれる角に配置され、
前記第2開口部は、前記基板の第2辺と第3辺とに挟まれる角に配置され、
前記第3開口部は、前記基板の第3辺と第1辺とに挟まれる角に配置され、
前記第4開口部は、前記基板の第4辺と第2辺とに挟まれる角に配置される装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2003/016571 WO2005062356A1 (ja) | 2003-12-24 | 2003-12-24 | 装置とその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2005062356A1 true JPWO2005062356A1 (ja) | 2007-07-19 |
Family
ID=34708610
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005512334A Pending JPWO2005062356A1 (ja) | 2003-12-24 | 2003-12-24 | 装置とその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20070102831A1 (ja) |
JP (1) | JPWO2005062356A1 (ja) |
WO (1) | WO2005062356A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2879183B1 (fr) * | 2004-12-15 | 2007-04-27 | Atmel Grenoble Soc Par Actions | Procede de fabrication collective de microstructures a elements superposes |
JP2008103571A (ja) * | 2006-10-19 | 2008-05-01 | Toshiba Corp | 半導体装置及びその製造方法 |
FR2913529B1 (fr) * | 2007-03-09 | 2009-04-24 | E2V Semiconductors Soc Par Act | Boitier de circuit integre,notamment pour capteur d'image, et procede de positionnement |
JP5446107B2 (ja) * | 2008-03-17 | 2014-03-19 | 三菱電機株式会社 | 素子ウェハおよび素子ウェハの製造方法 |
JP2010071799A (ja) * | 2008-09-18 | 2010-04-02 | Rohm Co Ltd | 加速度センサおよび加速度センサの製造方法 |
CN113697759B (zh) * | 2021-07-09 | 2023-07-21 | 中国电子科技集团公司第十三研究所 | 基于柔性衬底的mems惯性传感器及制备方法 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0626963A (ja) * | 1991-03-28 | 1994-02-04 | Foxboro Co:The | 過圧防止型差圧センサー及びその製造方法 |
JPH08250751A (ja) * | 1995-03-13 | 1996-09-27 | Nec Corp | 半導体加速度センサ |
JPH08316497A (ja) * | 1995-05-18 | 1996-11-29 | Nippondenso Co Ltd | 半導体装置の製造方法 |
JPH1019923A (ja) * | 1996-07-05 | 1998-01-23 | Murata Mfg Co Ltd | 電子部品およびその製造方法 |
JPH10209470A (ja) * | 1997-01-11 | 1998-08-07 | Robert Bosch Gmbh | センサの製造方法並びにウェハステープル |
WO1999013343A1 (fr) * | 1997-09-10 | 1999-03-18 | Matsushita Electric Industrial Co., Ltd. | Capteur d'acceleration et procede de fabrication |
JP2001053178A (ja) * | 1999-06-02 | 2001-02-23 | Japan Radio Co Ltd | 電子回路装置が封止され回路基板に実装される電子部品及びその製造方法 |
JP2003517946A (ja) * | 1999-12-22 | 2003-06-03 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | 微細機械構造の製造方法 |
JP2004017171A (ja) * | 2002-06-12 | 2004-01-22 | Murata Mfg Co Ltd | 電子部品およびその製造方法 |
JP2004309306A (ja) * | 2003-04-07 | 2004-11-04 | Tateyama Kagaku Kogyo Kk | 加速度センサとその製造方法 |
JP2005034987A (ja) * | 2003-07-15 | 2005-02-10 | Hewlett-Packard Development Co Lp | 流体mems装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0228924A (ja) * | 1988-07-19 | 1990-01-31 | Oki Electric Ind Co Ltd | 半導体装置の製造方法およびそれに用いる保護具 |
JPH06163688A (ja) * | 1992-11-20 | 1994-06-10 | Nec Corp | 半導体集積回路装置 |
US6710454B1 (en) * | 2000-02-16 | 2004-03-23 | Micron Technology, Inc. | Adhesive layer for an electronic apparatus having multiple semiconductor devices |
US6630725B1 (en) * | 2000-10-06 | 2003-10-07 | Motorola, Inc. | Electronic component and method of manufacture |
US7307775B2 (en) * | 2000-12-07 | 2007-12-11 | Texas Instruments Incorporated | Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates |
JP3718131B2 (ja) * | 2001-03-16 | 2005-11-16 | 松下電器産業株式会社 | 高周波モジュールおよびその製造方法 |
US6852926B2 (en) * | 2002-03-26 | 2005-02-08 | Intel Corporation | Packaging microelectromechanical structures |
TW569407B (en) * | 2002-05-17 | 2004-01-01 | Advanced Semiconductor Eng | Wafer-level package with bump and method for manufacturing the same |
-
2003
- 2003-12-24 JP JP2005512334A patent/JPWO2005062356A1/ja active Pending
- 2003-12-24 WO PCT/JP2003/016571 patent/WO2005062356A1/ja active Application Filing
- 2003-12-24 US US10/583,862 patent/US20070102831A1/en not_active Abandoned
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0626963A (ja) * | 1991-03-28 | 1994-02-04 | Foxboro Co:The | 過圧防止型差圧センサー及びその製造方法 |
JPH08250751A (ja) * | 1995-03-13 | 1996-09-27 | Nec Corp | 半導体加速度センサ |
JPH08316497A (ja) * | 1995-05-18 | 1996-11-29 | Nippondenso Co Ltd | 半導体装置の製造方法 |
JPH1019923A (ja) * | 1996-07-05 | 1998-01-23 | Murata Mfg Co Ltd | 電子部品およびその製造方法 |
JPH10209470A (ja) * | 1997-01-11 | 1998-08-07 | Robert Bosch Gmbh | センサの製造方法並びにウェハステープル |
WO1999013343A1 (fr) * | 1997-09-10 | 1999-03-18 | Matsushita Electric Industrial Co., Ltd. | Capteur d'acceleration et procede de fabrication |
JP2001053178A (ja) * | 1999-06-02 | 2001-02-23 | Japan Radio Co Ltd | 電子回路装置が封止され回路基板に実装される電子部品及びその製造方法 |
JP2003517946A (ja) * | 1999-12-22 | 2003-06-03 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | 微細機械構造の製造方法 |
JP2004017171A (ja) * | 2002-06-12 | 2004-01-22 | Murata Mfg Co Ltd | 電子部品およびその製造方法 |
JP2004309306A (ja) * | 2003-04-07 | 2004-11-04 | Tateyama Kagaku Kogyo Kk | 加速度センサとその製造方法 |
JP2005034987A (ja) * | 2003-07-15 | 2005-02-10 | Hewlett-Packard Development Co Lp | 流体mems装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2005062356A1 (ja) | 2005-07-07 |
US20070102831A1 (en) | 2007-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8569090B2 (en) | Wafer level structures and methods for fabricating and packaging MEMS | |
US6448109B1 (en) | Wafer level method of capping multiple MEMS elements | |
TWI479578B (zh) | 晶片封裝結構及其製作方法 | |
KR101424298B1 (ko) | 전자 3d 모듈들의 일괄적 제조를 위한 프로세스 | |
JPH1050887A (ja) | 半導体パッケージング装置及び方法 | |
US20070298542A1 (en) | Multiple internal seal ring micro-electro-mechanical system vacuum packaging method | |
KR20140033211A (ko) | 환경에 노출된 부분을 갖는 밀봉 mems 디바이스를 위한 공정 | |
US9327964B2 (en) | Method for manufacturing a die assembly having a small thickness and die assembly relating thereto | |
US20120319220A1 (en) | Method of bonding semiconductor substrate and mems device | |
CN109553065A (zh) | 微机电系统装置与微机电系统的封装方法 | |
CN107963609A (zh) | 一种基于阳极键合的全硅mems圆片级真空封装方法 | |
JP5721742B2 (ja) | ウェハ構造の電気的結合 | |
JP2006247833A (ja) | Mems素子パッケージ及びその製造方法 | |
US20120299128A1 (en) | Method of bonding semiconductor substrate and mems device | |
JPH08316496A (ja) | 半導体装置の製造方法 | |
US9073750B2 (en) | Manufacturing method of micro-electro-mechanical system device and micro-electro-mechanical system device made thereby | |
CN110713165A (zh) | 一种具有tsv结构的mems芯片及其圆片级气密性封装方法 | |
JPWO2005062356A1 (ja) | 装置とその製造方法 | |
US20110065215A1 (en) | Wafer level integration module with interconnects | |
WO2021189817A1 (zh) | 封装结构、半导体器件和封装方法 | |
CN211004545U (zh) | 一种具有tsv结构的mems芯片 | |
CN110002396B (zh) | 一种晶圆级三层结构的封装方法 | |
EP2145855B1 (en) | Substrate bonding method and MEMS component | |
TWI536536B (zh) | 封裝積體電路結構、晶圓層級封裝結構及晶圓封裝方法 | |
US20120306032A1 (en) | Method of bonding semiconductor substrate and mems device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100622 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101102 |