JPH08250751A

JPH08250751A - 半導体加速度センサ

Info

Publication number: JPH08250751A
Application number: JP5297395A
Authority: JP
Inventors: Mitsuhiro Sugimoto; 光弘杉本
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1995-03-13
Filing date: 1995-03-13
Publication date: 1996-09-27
Anticipated expiration: 2013-08-27
Also published as: JP2790168B2

Abstract

(57)【要約】【目的】チップサイズの小型化が可能になり、しかも
量産性に優れた半導体加速度センサを提供する。【構成】センサウエハ１１と上部および下部ストッパ
ウエハ２１および３１が、センサウエハ１１に配列する
隣接した四つのセンサチップ１の対称位置に配置された
四つの電極パッド１３の中心位置と上部ストッパウエハ
２１の電極取り出し用貫通孔２２が対応した位置で接合
されている。これによって、上部ストッパウエハ２１の
電極取り出し用貫通孔２２の数がウエハ毎当り大幅に削
減でき、ストッパ加工プロセスの容易性、チップの小型
化が達成できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体加速度センサに関
し、特に自動車等の加速度検出器として用いられる半導
体加速度センサに関する。

【０００２】

【従来の技術】最初に、従来の半導体加速度センサの製
造工程について詳細に説明する。図７（ａ）は従来の半
導体加速度センサのセンサウエハと上部ストッパウエハ
および下部ストッパウエハとを接合した平面図である。
また、図７（ｂ）は図７（ａ）に示す接合したウエハの
Ａ−Ａ断面を示す断面図である。

【０００３】図７を参照すると、この種の半導体加速度
センサはセンサウエハ１１と、上部ストッパウエハ２１
と、下部ストッパウエハ３１とから構成されている。セ
ンサウエハ１１は、単結晶シリコン基板に異方性エッチ
ングを施し厚肉のおもり部１５と薄肉の梁部１４とそれ
を支えるリム部１６、また外部との電気接続をするため
の電極パッド１３とを備えるセンサチップ１（図８参
照）がアレイ状に配列されている。上部ストッパウエハ
２１は、コーニング＃７７４０（商標名：パイレック
ス）などのガラス基板にサンドブラスト、超音波等の加
工により形成した電極取り出し用貫通孔２２と電極接続
用貫通孔２５（図８参照）、等方性エッチングを施して
得たギャップ４、めっき処理とエッチングにより形成し
た上部ストッパ電極２４とを備える上部ストッパチップ
２（図８参照）がアレイ状に配列されている。下部スト
ッパウエハ３１は、コーニング＃７７４０（商標名：パ
イレックス）などのガラス基板にサンドブラスト、超音
波等の加工により形成した電極接続用貫通孔３５（図８
参照）、等方性エッチングを施して得たギャップ４、め
っき処理とエッチングにより形成した下部ストッパ電極
３４とを備える下部ストッパチップ３（図８参照）がア
レイ状に配列されている。

【０００４】従来の半導体加速度センサの構造につい
て、その製造方法と関連させて説明する。図８（ａ）は
従来の半導体加速度センサのチップ分割後の平面図であ
る。また、図８（ｂ）は図８（ａ）に示すセンサのＡ−
Ａ断面を示す断面図である。

【０００５】図８を参照すると、この半導体加速度セン
サは、加速度を検出するためのセンサチップ１の上下
に、上部ストッパチップ２と下部ストッパチップ３が接
合されている。

【０００６】センサチップ１には、例えば単結晶シリコ
ン基板にアルカリ性溶液による異方性エッチングを施し
て得た厚肉のおもり部１５と薄肉の梁部１４とをそれを
支えるリム部１６、また外部との電気接続をするための
電極パッド１３が構成されている。

【０００７】上部ストッパチップ２には、例えばコーニ
ング＃７７４０（商標名：パイレックス）などのガラス
基板にサンドブラスト、超音波等の加工により形成した
電極取り出し用貫通孔２２と電極接続用貫通孔２５、弗
酸系水溶液による等方性エッチングを施して得たギャッ
プ４、めっき処理とエッチングにより形成した上部スト
ッパ電極２４が構成されている。

【０００８】下部ストッパチップ３には、例えばコーニ
ング＃７７４０（商標名：パイレックス）などのガラス
基板にサンドブラスト、超音波等の加工により形成した
電極接続用貫通孔３５、弗酸系水溶液による等方性エッ
チングを施して得たギャップ４、めっき処理とエッチン
グにより形成した下部ストッパ電極３４が構成されてい
る。

【０００９】いま、このセンサチップ１に図８（ｂ）に
おいて紙面上下方向に成分を持つ加速度が加わると、お
もり部１５は上下に振動し、力学の法則Ｆ＝ｍα（ただ
し、Ｆは力、ｍはおもり部１５の質量、αは加速度）に
よって加速度を力に変換する。薄肉の梁部１４がこの力
によって撓むので、おもり部１５の上面と上部ストッパ
チップ２の上部ストッパ電極２４との間に形成される静
電容量、およびおもり部１５の上面と下部ストッパチッ
プ３の下部ストッパ電極３４との間に形成される静電容
量がそれぞれ変化する。この静電容量の差分を検出する
ことによって、加速度を電気的に検出することができ
る。

【００１０】ここで従来の半導体加速度センサのセンサ
ウエハ１１の特徴は、センサチップ１の配列が図６
（ａ）に示すようにチップ配列が等方向を向いていると
ころにある。また上部ストッパウエハの特徴は、図７
（ａ）に示すようにセンサウエハ１１のセンサチップ１
の電極パッド２３の対応したピッチ位置に対応したピッ
チ位置に電極取り出し用貫通孔２２が一つずつ形成され
ているところにある。センサウエハ１１と上部ストッパ
ウエハ２１および下部ストッパウエハ３１との接合は、
例えば陽極接合により接合する。また完成チップは、接
合後のウエハを横分割ライン５Ｘと縦分割ライン５Ｙに
沿って分割することにより得られる。

【００１１】尚、本発明に関連する先行技術として次に
述べるものが知られている。例えば、特開昭５９−１３
６９４１号公報（以下、先行技術１と呼ぶ）には、ウエ
ハ上に複数個同時に作り込まれる同一パターンのチップ
の配列を２個もしくは４個毎にパッドの形成されていな
い辺同士が接するような配列とし、半導体集積回路ウエ
ハ基板のテスト時間を大幅に短縮することができ、ひい
ては半導体集積回路のなお一層の低価格化および大量生
産化を可能とした「半導体集積回路ウエハ基板」が開示
されている。

【００１２】また、特開昭６１−１８４８４０号公報
（以下、先行技術２と呼ぶ）には、ウエハ上での半導体
集積回路チップの配列の向きを変えることにより、２チ
ップ同時にプローブ検査を行うことを可能とし、検査時
間を短縮できる「半導体装置の製造方法」が開示されて
いる。

【００１３】

【発明が解決しようとする課題】この種の半導体加速度
センサは、近年例えば自動車などの加速度検出に用いら
れ、その用途が広まってきている。そしてそのような用
途の拡大に応じて、量産性を向上させた製品コストが安
く、かつユニットの小型化に対応できる実装部品として
の用件を満たすセンサが求められるようになってきてい
る。

【００１４】従来技術では半導体加速度センサの小型設
計に伴い、ストッパウエハの貫通孔形成工程において、
センサチップの電極パッドに対応したピッチ位置に電極
取り出し用貫通孔が一つずつ形成されているためストッ
パウエハの貫通孔の数が膨大となり加工費が高く、それ
に加えて製造歩留りを低下させる問題が発生していた。
さらに量産に適した現状のストッパウエハの貫通孔加工
プロセスにより形成できる貫通孔のサイズは、ウエハの
板厚程度が限界であり、チップサイズを制約する一要因
となっていた。（板厚については、加工プロセスに耐え
うる厚み、製品として外部応力の影響を受けない厚みが
必要となり、すでに設計の限界値に達している。）従って本発明の目的は、従来のセンサチップに対してさ
らに小型設計に対応でき、しかも量産性に優れた半導体
加速度センサを提供することにある。

【００１５】先行技術１および２のいずれも、テスト時
間を短縮するために、ウエハ内で隣接するチップの電極
位置を線対称や点対称に配置する技術を開示したに過ぎ
ず、チップの小形化を図るために、対称点の位置に電極
取り出し用貫通孔を設ける技術である本発明とは全く異
なる技術思想である。

【００１６】

【課題を解決するための手段】本発明によれば、単結晶
半導体ウエハを加工して、各々が厚肉のおもり部と薄肉
の梁部とを含む隣接配置された複数のセンサチップが対
称点の回りに対称にかつアレイ状に配列されたセンサウ
エハであって、前記対称点の近傍に複数個の電極パッド
が配置された前記センサウエハと；前記センサウエハの
一方の面に固着されて前記おもり部の振動によって前記
おもり部との間に静電容量を形成する上部ストッパチッ
プがアレイ状に配列された上部ストッパウエハと；前記
センサチップの他方の面に固着されて前記おもり部の振
動によって前記おもり部との間に静電容量を形成する下
部ストッパチップがアレイ状に配列された下部ストッパ
ウエハとを有し、前記上部ストッパウエハもしくは前記
下部ストッパウエハの少なくとも一方に設けられた一つ
の貫通孔が、前記対称点を中心として前記複数個の電極
パッドが露出するように形成されていることを特徴とす
る半導体加速度センサが得られる。

【００１７】

【実施例】次に、本発明の実施例について図面を参照し
て詳細に説明する。

【００１８】図１（ａ）は本発明の第１の実施例による
半導体加速度センサの各ウエハの接合、およびその位置
関係を示す平面図、図１（ｂ）は図１（ａ）のＡ−Ａ断
面図である。なお、図１は、簡素化して理解を容易にす
るため、以下の説明で述べるとおり、センサ構成部分の
一部を省略して示してある。

【００１９】図１を参照すると、本発明の第１の実施例
による半導体加速度センサはセンサウエハ１１と、上部
ストッパウエハ２１と、下部ストッパウエハ３１とから
構成されている。センサウエハ１１は、単結晶シリコン
基板に異方性エッチングを施し厚肉のおもり部１５と薄
肉の梁部１４とそれを支えるリム部１６、また外部との
電気接続をするための電極パッド１３とを備えるセンサ
チップ１（図２参照）がアレイ状に配列されている。上
部ストッパウエハ２１は、コーニング＃７７４０（商標
名：パイレックス）などのガラス基板にサンドブラス
ト、超音波等の加工により形成した電極取り出し用貫通
孔２２と電極接続用貫通孔２５（図２参照）、等方性エ
ッチングを施して得たギャップ４、めっき処理とエッチ
ングにより形成した上部ストッパ電極２４とを備える上
部ストッパチップ２（図２参照）がアレイ状に配列され
ている。下部ストッパウエハ３１は、コーニング＃７７
４０（商標名：パイレックス）などのガラス基板にサン
ドブラスト、超音波等の加工により形成した電極接続用
貫通孔３５（図２参照）、等方性エッチングを施して得
たギャップ４、めっき処理とエッチングにより形成した
下部ストッパ電極３４とを備える下部ストッパチップ３
（図２参照）がアレイ状に配列されている。

【００２０】ここで本実施例の半導体加速度センサのセ
ンサウエハ１１の特徴は、センサチップ１の配列が図６
（ｂ）に示すようにチップ配列が隣接する二つのチップ
がセンサチップ対称点６に対し対称に向く方向を一組と
して、それがアレイ状に配置されているところにある。
従って、二つのチップの電極パッド１３は、図６（ｂ）
に示すセンサチップ対称点に対応した位置に形成される
ことになる。ここで本実施例に使用したセンサウエハ１
は、ウエハサイズが４インチφ、厚みが３１５μｍ、セ
ンサチップ１１のサイズが３ｍｍ□、一ウエハ当りのセ
ンサチップ１１の取り数が約４００個である。

【００２１】また上部ストッパウエハ２１の特徴は、図
１（ａ）に示すようにセンサウエハ１１のセンサチップ
１の２つの電極パッド１３に対応したピッチ位置に電極
取り出し用貫通孔２２が一つずつ形成されているところ
にある。さらに本実施例で使用した上部ストッパウエハ
２１は、材質がコーニング＃７７４０（商標名：パイレ
ックス）、サイズが４インチφ、厚みが５００μｍ、電
極取り出し用貫通孔２２が１ｍｍ□、電極接続用貫通孔
２５が４００μｍφである。使用した下部ストッパウエ
ハ３１については、電極取り出し用貫通孔２５がない以
外、上部ストッパウエハと同様である。

【００２２】従って、本実施例における上部ストッパウ
エハ２１においては、電極取り出し用貫通孔２２は従来
に対して半分（１／２）の数で足りることになり、ガラ
ス加工プロセスの容易性、加工コストの低減、チップ設
計の小型化に対応できる。

【００２３】次に、センサウエハ１１と上部ストッパウ
エハ２１および下部ストッパウエハ３１との接合は、陽
極接合により接合する。接合条件は、はじめにセンサウ
エハ１１と上部ストッパウエハ２１を４００℃、ＤＣ４
００Ｖ（センサウエハ側がプラス極側）で接合、次にこ
の接合ウエハと下部ストップウエハ３１を４００℃、Ｄ
Ｃ６００Ｖ（下部ストッパ側がマイナスがマイナス極
側）で接合する。完成チップは、接合後のウエハを横分
割ライン５Ｘと縦分割ライン５Ｙに沿って分割すること
により得られる。

【００２４】図２（ａ）は本発明の第１の実施例による
半導体加速度センサのチップ分割後を示す平面図であ
る。図２（ｂ）は図２（ａ）に示すセンサのＡ−Ａ断面
図である。完成後のチップは、従来では縦×横×厚さが
４．５×４．５×１．５［ｍｍ］のサイズに対して、本
実施例では縦×横×厚さが３×３×１．５［ｍｍ］のサ
イズの小型化を実現できた。また、センサチップ１のお
もり部１５と上部ストッパ電極２４、下部ストッパ電極
３４の静電容量を形成するためのギャップ４の値は、い
ずれも１０μｍの設計となっている。

【００２５】図３（ａ）は本発明の第２の実施例による
半導体加速度センサの各ウエハの接合、およびその位置
関係を示す平面図である。図３（ｂ）は図３（ａ）のＡ
−Ａ断面図である。

【００２６】第２の実施例の第１の実施例と異なる特徴
は、チップセンサ１の配列が、図６（ｃ）に示すよう
に、チップ配列が隣接する四つのチップのセンサチップ
対称点６に対し点対称に向く方向を一組として、それが
アレイ状に配置されているところにある。また、図３に
示す通り上部ストッパウエハ２１の電極取り出し用貫通
孔２２の加工形状は、第１の実施例の角形状に対し、丸
形状となっている。本発明者は加工形状を丸にすること
によって、孔開け加工において発生する欠け、クラック
等の発生が大幅に低減されることを確認した。さらに第
２の実施例における上部ストッパウエハ２１は電極取り
出し用貫通孔２２が従来に対し１／４の数で足りること
になり、第１の実施例よりもガラス加工プロセスの容易
性、チップの小型化が達成できる。第２の実施例では、
チップサイズ（縦×横×厚さ）が２．８×２．８×１．
３［ｍｍ］を達成している。

【００２７】図４（ａ）は本発明の第３の実施例による
半導体加速度センサの各ウエハの接合、およびその位置
関係を示す平面図である。図４（ｂ）は図４（ａ）のＡ
−Ａ断面図である。

【００２８】第３の実施例が第１の実施例および第２の
実施例と異なる特徴は、図４に示すようにセンサウエハ
１１にも電極取り出し用貫通孔１２を形成し、下部スト
ッパウエハ３１に形成した電極パッド３３からの電気接
続取り出しを可能にしたところにある。

【００２９】図５（ａ）は本発明の第３の実施例による
半導体加速度センサのチップ分割後を示す平面図であ
る。図５（ｂ）は図５（ａ）に示すセンサのＡ−Ａ断面
図である。

【００３０】本発明は上述した実施例に限定されず、本
発明の要旨を逸脱しない範囲内で種々の変更が可能であ
るのは勿論である。たとえば、第１の実施例から第３の
実施例に示した半導体加速度センサのストッパウエハの
材質はガラス基板を使用しているが、他の材料として単
結晶シリコン基板を使用してもよい。その際ストッパの
電極取り出し用貫通孔は、異方性エッチングにより形成
する。ただしセンサチップのリム部とストッパチップの
間に寄生するオフセット容量がセンサチップのおもり部
とストッパチップの電極間に形成する静電容量に比較し
て十分小さくする必要があるのは言うまでもない。

【００３１】

【発明の効果】以上説明したように、本発明による半導
体加速度センサは従来のものに比較して、（１）チップ
サイズの小型化が達成できる、（２）ガラス加工（スト
ッパ加工）プロセスが容易になり歩留りが向上する、
（３）ウエハ当りのチップ取り数が増える、という利点
がある。従って、本発明によれば、量産性が高くしかも
ストッパ加工の品質の安定した半導体加速度センサを提
供できる。さらに、チップサイズの小型化ができること
により、チップを実装するモジュールの小型化、高密度
実装に対応できる。

【図面の簡単な説明】

【図１】（ａ）は本発明の第１の実施例による半導体加
速度センサの各ウエハの接合、およびその位置関係を示
す平面図、（ｂ）は（ａ）のＡ−Ａ断面図である。

【図２】（ａ）は図１に示した半導体加速度センサのチ
ップ分割後を示す平面図、（ｂ）は（ａ）のＡ−Ａ断面
図である。

【図３】（ａ）は本発明の第２の実施例による半導体加
速度センサの各ウエハの接合、およびその位置関係を示
す平面図、（ｂ）は（ａ）のＡ−Ａ断面図である。

【図４】（ａ）は本発明の第３の実施例による半導体加
速度センサの各ウエハの接合、およびその位置関係を示
す平面図、（ｂ）は（ａ）のＡ−Ａ断面図である。

【図５】（ａ）は図４に示した半導体加速度センサのチ
ップ分割後を示す平面図、（ｂ）は（ａ）のＡ−Ａ断面
図である。

【図６】（ａ）は従来の半導体加速度センサのセンサウ
エハのセンサチップレイアウトを示す配置図、（ｂ）お
よび（ｃ）は本発明の半導体加速度センサのセンサウエ
ハのセンサチップレイアウトを示す配置図である。

【図７】（ａ）は本発明の従来の半導体加速度センサの
各ウエハの接合、およびその位置関係を示す平面図、
（ｂ）は（ａ）のＡ−Ａ断面図である。

【図８】（ａ）は図７に示した半導体加速度センサのチ
ップ分割後を示す平面図、（ｂ）は（ａ）のＡ−Ａ断面
図である。

【符号の説明】

１センサチップ２上部ストッパチップ３下部ストッパチップ４ギャップ５Ｘ横分割ライン５Ｙ縦分割ライン６センサチップ対称点１１センサウエハ１２電極取り出し用貫通孔１３電極パッド１４梁部１５おもり部１６リム部２１上部ストッパウエハ２２電極取り出し用貫通孔２４上部ストッパ電極２５電極接続用貫通孔３１下部ストッパウエハ３３電極パッド３４下部ストッパ電極３５電極接続用貫通孔

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成７年４月２１日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】００１０

【補正方法】変更

【補正内容】

【００１０】ここで従来の半導体加速度センサのサンサ
ウエハ１１の特徴は、センサチップ１の配列が図６
（ａ）に示すようにチップ配列が等方向を向いていると
ころにある。また上部ストッパウエハの特徴は、図７
（ａ）に示すようにセンサウエハ１１のセンセチップ１
の電極パッド１３に対応したピッチ位置に電極取り出し
用貫通孔２２が一つずつ形成されているところにある。
センサウエハ１１と上部ストッパウエハ２１および下部
ストッパウエハ３１との接合は、例えば陽極接合により
接合する。また完成チップは、接合後のウエハを横分割
ライン５Ｘと縦分割ライン５Ｙに沿って分割することに
より得られる。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】００２３

【補正方法】変更

【補正内容】

【００２３】次に、センサウエハ１１と上部ストッパウ
エハ２１および下部ストッパウエハ３１との接合は、陽
極接合により接合する。接合条件は、はじめにセンサウ
エハ１１と上部ストッパウエハ２１を４００℃、ＤＣ４
００Ｖ（センサウエハ側がプラス極側）で接合、次にこ
の接合ウエハと下部ストッパウエハ３１を４００℃、Ｄ
Ｃ６００Ｖ（下部ストッパウエハ側がマイナス極側）で
接合する。完成チップは、接合後のウエハを横分割ライ
ン５Ｘと縦分割ライン５Ｙに沿って分割することにより
得られる。

【手続補正３】

【補正対象書類名】図面

【補正対象項目名】図１

【補正方法】変更

【補正内容】

【図１】

【手続補正４】

【補正対象書類名】図面

【補正対象項目名】図５

【補正方法】変更

【補正内容】

【図５】

Claims

【特許請求の範囲】

【請求項１】単結晶半導体ウエハを加工して、各々が
厚肉のおもり部と薄肉の梁部とを含む隣接配置された複
数のセンサチップが対称点の回りに対称にかつアレイ状
に配列されたセンサウエハであって、前記対称点の近傍
に複数個の電極パッドが配置された前記センサウエハ
と、前記センサウエハの一方の面に固着されて前記おもり部
の振動によって前記おもり部との間に静電容量を形成す
る上部ストッパチップがアレイ状に配列された上部スト
ッパウエハと、前記センサチップの他方の面に固着されて前記おもり部
の振動によって前記おもり部との間に静電容量を形成す
る下部ストッパチップがアレイ状に配列された下部スト
ッパウエハとを有し、前記上部ストッパウエハもしくは前記下部ストッパウエ
ハの少なくとも一方に設けられた一つの貫通孔が、前記
対称点を中心として前記複数個の電極パッドが露出する
ように形成されていることを特徴とする半導体加速度セ
ンサ。
【請求項２】単結晶半導体ウエハを加工して厚肉のお
もり部と薄肉の梁部とを含むセンサチップが隣接配置さ
れた二つの前記センサチップを対称にかつアレイ状に配
列されたセンサウエハと、前記センサウエハの一方の面に固着されて前記おもり部
の振動によって前記おもり部との間に静電容量を形成す
る上部ストッパチップがアレイ状に配列された上部スト
ッパウエハと、前記センサチップの他方の面に固着されて前記おもり部
の振動によって前記おもり部との間に静電容量を形成す
る下部ストッパチップがアレイ状に配列された下部スト
ッパウエハとを有し、前記上部ストッパウエハもしくは前記下部ストッパウエ
ハの少なくとも一方に設けられた一つの貫通孔が、前記
センサウエハの隣接配置された二つの前記センサチップ
の対称に配置された二つの電極パッドの中心位置に対応
して形成されていることを特徴とする半導体加速度セン
サ。
【請求項３】単結晶半導体ウエハを加工して厚肉のお
もり部と薄肉の梁部とを含むセンサチップが隣接配置さ
れた四つの前記センサチップを対称にかつアレイ状に配
列されたセンサウエハと、前記センサウエハの一方の面に固着されて前記おもり部
の振動によって前記おもり部との間に静電容量を形成す
る上部ストッパチップがアレイ状に配列された上部スト
ッパウエハと、前記センサチップの他方の面に固着されて前記おもり部
の振動によって前記おもり部との間に静電容量を形成す
る下部ストッパチップがアレイ状に配列された下部スト
ッパウエハとを有し、前記上部ストッパウエハもしくは前記下部ストッパウエ
ハの少なくとも一方に設けられた一つの貫通孔が、前記
センサウエハの隣接配置された四つの前記センサチップ
の対称に配置された四つの電極パッドの中心位置に対応
して形成されていることを特徴とする半導体加速度セン
サ。
【請求項４】単結晶半導体ウエハを加工して厚肉のお
もり部と薄肉の梁部とを含むセンサチップが隣接配置さ
れた二つの前記センサチップを対称にかつアレイ状に配
列されたセンサウエハと、前記センサウエハの一方の面に固着されて前記おもり部
の振動によって前記おもり部との間に静電容量を形成す
る上部ストッパチップがアレイ状に配列された上部スト
ッパウエハと、前記センサチップの他方の面に固着されて前記おもり部
の振動によって前記おもり部との間に静電容量を形成す
る下部ストッパチップが隣接配置された二つの前記下部
ストッパチップを対称にかつアレイ状に配列された下部
ストッパウエハとを有し、前記上部ストッパウエハかつ前記センサウエハにそれぞ
れ設けられた一つの貫通孔が、前記センサウエハおよび
前記下部ストッパウエハの隣接配置された二つの前記セ
ンサチップおよび前記下部ストッパチップの対称配置さ
れた四つの電極パッドの中心位置に対応して形成されて
いることを特徴とする半導体加速度センサ。
【請求項５】単結晶半導体ウエハを加工して厚肉のお
もり部と薄肉の梁部とを含むセンサチップが隣接配置さ
れた四つの前記センサチップを対称にかつアレイ状に配
列されたセンサウエハと、前記センサウエハの一方の面に固着されて前記おもり部
の振動によって前記おもり部との間に静電容量を形成す
る上部ストッパチップがアレイ状に配列された上部スト
ッパウエハと、前記センサチップの他方の面に固着されて前記おもり部
の振動によって前記おもり部との間に静電容量を形成す
る下部ストッパチップが隣接配置された四つの前記下部
ストッパチップを対称にかつアレイ状に配列された下部
ストッパウエハとを有し、前記上部ストッパウエハかつ前記センサウエハにそれぞ
れ設けられた一つの貫通孔が、前記センサウエハおよび
前記下部ストッパウエハの隣接配置された四つの前記セ
ンサチップおよび前記下部ストッパチップの対称配置さ
れた八つの電極パッドの中心位置に対応して形成されて
いることを特徴とする半導体加速度センサ。