JPH0228924A - 半導体装置の製造方法およびそれに用いる保護具 - Google Patents

半導体装置の製造方法およびそれに用いる保護具

Info

Publication number
JPH0228924A
JPH0228924A JP63178225A JP17822588A JPH0228924A JP H0228924 A JPH0228924 A JP H0228924A JP 63178225 A JP63178225 A JP 63178225A JP 17822588 A JP17822588 A JP 17822588A JP H0228924 A JPH0228924 A JP H0228924A
Authority
JP
Japan
Prior art keywords
substrate
flat plate
wax
semiconductor substrate
attached
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63178225A
Other languages
English (en)
Inventor
Yukihiro Tominaga
冨永 之廣
Fumio Suzuki
文雄 鈴木
Hiroshi Aoki
浩 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP63178225A priority Critical patent/JPH0228924A/ja
Publication of JPH0228924A publication Critical patent/JPH0228924A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は半導体装置の製造方法、詳しくは、バンプ電
極を表面に有する半導体基板の裏面研磨方法および基板
の分割方法に係り、さらにその時に用いる保護具に関す
るものである。
(従来の技術) 一般的な半田バンプ電極を有する半導体装置を第8図に
示す、この図において、1は半導体基板であり、通常4
インチ基板は525n、5インチおよび6インチ基板は
625 pmの厚さである。この半導体基板1の表面に
絶縁分離のための酸化膜2が形成され、その上にM電極
パッド3が形成される。そして、そのM電極パッド3上
にTi、 PL。
Cuなどからなるバリア金属4を挟んで、Pb−5nか
らなる半田バンプ電極5が形成されており、その高さは
20〜200−である。なお、6は表面保護膜である。
このような半田バンプ電極を有する半導体装置において
、半導体基板1の裏面を機械研磨して該基板1を所定の
厚さとする場合、研磨時の機械的衝撃から基板表面を保
護するため、従来では、第9図に示すように、例えばレ
ジスト7をコートして微細パターンをカバーするととも
に、厚さ20〜200−のポリエチレンフィルム8を張
り付けることにより機械的ダメージから基板を充分に保
護している。
(発明が解決しようとする諜R) しかしながら、高さ20〜200−のバンプ電極5を有
する半導体装置では、レジスト7では表面をカバーでき
ないとともに、ポリエチレンフィルム8張り付は後も第
9図のように大きな凹凸を発生させてしまう。このため
、裏面研磨時の圧力により半田バンプ電極5のつぶれが
発生し、該電極5によるリード端子との接続が不可能と
なってしまう。
この発明は、以上述べた基板裏面研磨時に発生するバン
プ電極のつぶれを防止し、リード端子との良好な接続を
可能とし、しかも前記研磨により薄くなった基板を分割
(ウェハをチップに分割)する工程があっても、その時
基板の割れを防止できる半導体装置の製造方法を提供す
ることを目的とし、さらにはその方法で使用して好適す
る保護具を提供することを目的とする。
(課題を解決するための手段) この発明では、半導体基板表面のバンプ電極に対応して
凹部を一平面に有する平板を用意し、凹部にバンプ電極
を収容して平板を半導体基板の表面に貼り付け、その状
態で半導体基板裏面を研磨し、基板を所定の厚さとする
また、平板にはバンプ電極に対応する凹部とともに、半
導体基板のスクライブラインに対応してカッタからの逃
げ用の凹部を有するようにし、この平板を上記のように
基板の表面に貼り付け、基板裏面の研磨を行った後、平
板を貼り付けたまま、基板裏面側からスクライプライン
部分にてカッタにより基板の分割を行うこともできる。
これらの方法において、保護具としての平板としては透
明板を用いることが好ましい。
また、半導体基板表面に対する平板の貼り付けはワック
スで行われるが、平板には凹部に連通してガス抜きの穴
を有すると良い。
また、基板裏面研磨後、基板の分割を行う方法において
、貼り付は用のワックスとしては、基板側から第1層と
して微小硬質粉を含まないワックスを塗布し、その上に
第2層として微小硬質粉を゛含むワックスを塗布するこ
とが好ましい。
また、保護具である平板の汎用性を考えて、平板には、
半導体基板表面の同一列上のバンプ電極を一括して収容
するように帯状に凹部を形成すると良い。
(作 用) この発明においては、平板の凹部にバンプ電極を収容し
て半導体基板の表面に平板を貼り付けた状態で基板裏面
の研磨を行うことにより、該研磨時、基板の表面側は前
記平板で確実に保護される。
また、この研磨により所定の薄さとなった基板を、平板
を貼り付けたまま分割(ウェハからチプウに分割)する
ようにすれば、この分割時の基板のワレが防止される。
この時、平板にバンプ電極収容用の凹部とともに、カッ
タからの逃げ用の凹部を設けておけば、平板は分割され
ないので、平板は再使用が可能となる。
また、平板に透明板を使用すれば、該平板を基板の表面
に貼り付ける際、平板を通して凹部パターン、バンプ電
極パターン、スクライプラインパターンを観察すること
ができる。
また、平板はワックスにより基板表面に貼り付けられる
が、平板の凹部に連通してガス抜きの穴を平板に設けれ
ば、貼り付は時ワックスから発生するガスは凹部、ガス
抜き穴を通して外部に放出されることになる。
また、ワックスとして微小硬質粉を含むワックスを使用
すれば、前記基板の分割時、ワックスによるカッタの目
詰りがなくなる。その際、まず基板表面に微小硬質粉を
含まないワックスを第1層として塗布し、その上に第2
層として微小硬質粉を含むワックスを塗布すれば、基板
表面に対する微小硬質粉の悪影響が第1層により防止さ
れる。
また、平板にバンプ電極収容用の凹部として帯状の凹部
を形成しておけば、バンプ電極の位置。
数が違っても同一列上であれば、平板を共通使用できる
(実施例) 以下この発明の実施例を図面を参照して説明する。
第1図(a)、(ロ)はこの発明の第1の実施例を示す
工程断面図である。この図において、11は半導体基板
であり、表面部には絶縁用の酸化膜12が形成され、そ
の上にM電極バッド13が設けられ、その上にバリア金
属14を挟んで半田バンプ電極15が形成されている。
また、半田バンプ電極部以外の表面は表面部31M11
6で覆われている。
このような半導体装置の半田バンプ電極側表面には、後
述する透明ガラス板接着用のワックス17が塗布されて
いる。このワックス17は加熱により液状化させて基板
11上に塗布される。
一方、1日は半導体基板11と同一径またはやや大きな
直径の保護具としての厚さ300〜1000nの透明ガ
ラス板(平Fi)であり、一平面には、半田バンプ電極
15に対応して空洞(凹部)19を有する。この空洞1
9の内径φ、は半田バンプ電pi15の直径φ2より1
0〜504大きく、深さdl は半田バンプ電極高さh
より10〜100n深く作製されている。
半導体基板11の裏面の研磨を行う際、その前に半導体
基板11の表面側に第1図(a)に示すように前記透明
ガラス板18を貼り付ける。この時、透明ガラス板1日
の一平面の空洞19に半田バンプ電極15を収容するよ
うにする。また、貼り付けは前記ワックス17で行われ
るが、このワックス17をハロゲンランプなどで加熱し
て軟化させることにより透明ガラス板18と基板11を
接着させることが可能となる。さらに、貼り付は時、透
明ガラス板18によれば、空洞19とは逆の面から空洞
19のパターンが観察できるとともに、ガラス板18を
通して半田バンプ電極パターンも確認することができる
。このため、従来のアライメント技術で充分に半田バン
プ電極15と空洞19との位置合わせができる。
このようにして半導体基板11の表面側に透明ガラス板
18を貼り付けたならば、その状態で半導体基板11の
裏面の研磨を行い、該基板11を所定の厚さとする。そ
の後は有機浴剤中にデイツプすることで透明ガラス板1
8を基板11から剥離し、ワックス17を除去する0以
上により、半導体基板11の厚さが所定の厚さtとなっ
た第1図[有])に示す半導体装置が完成する。
このような方法によれば、半導体基板11の裏面研磨時
、表面側は空洞19を有する透明ガラス板18で確実に
保護されるから、バンプ電極15のつぶれは無くなり、
リード端子との良好な接続をとることができる。
ところで、半導体基板11の表面側に透明ガラス板18
をワックス17の加熱軟化により貼り付ける際、ワック
ス17からガスが発生し、このガスにより半導体基板1
1と透明ガラス板18の位置合わせずれが生じる。
そこで、第2図のこの発明の第2の実施例では、空洞1
9に連通し、該空洞19と反対側の平面に開口するガス
抜きの穴20を透明ガラス板18に設ける。このように
ガス抜き穴20を設ければ、透明ガラス板18貼着時ワ
ックス17から発生するガスは空洞19およびガス抜き
穴20を通して外部に放出される。したがって、ワック
ス17から発生するガスにより透明ガラス板18と半導
体基板11に位置合わせずれが生じるのを防止できる。
また、この位置合わせずれ防止のために予めガス抜きの
ベータを1回行っておくことも考えられるが、このベー
タを省略することができ、工程の簡略化を図ることがで
きる。なお、このガス抜きの穴を設ける技術は、次のこ
の発明の第3の実施例におけるバンプ電極収容用空洞お
よびカッタからの逃げのための溝に対しても適用するこ
とができる。
上記のようにして基板の裏面を研磨し、基板を所定の薄
さとした後、該基板を分割(ウエノ\からチップに分割
)することが行われる。この時、基板が極く薄くなって
いると、該基板にワレが生じる。第3図のこの発明の第
3の実施例は、基板の裏面研磨時に、基板の表面側の保
護として用いた透明ガラス板を表面側に補強用として貼
り付けたまま基板の分割を行うことにより、基板が20
0μ以下と極端に薄くなっていても、基板分割時の基板
のワレを防止したものである。以下詳述する。
第3図(a)に示す半田バンプ電極完成完了後の半導体
装置は第1図(a)に示すものと同一であり、図中同一
部分に同一符号を付してその説明を省略する。ただし、
21は基板11表面が露出したスクライブライン(分割
領域)である。この半導体装置上に液状ワックス(例え
ばスカイリキド、日化精工社製)17aを1〜24の厚
さでコーティングし、さらにその上にドレッシング(石
英粉などの微小硬質粉)入りワックス17bを4〜20
.nコーティングする。そして、それらワックス17a
17bにより、半導体基板11と同一径またはやや大き
めの直径を有する透明ガラス板18を半導体基板11の
表面側に張り合わせるが、この透明ガラス板1Bに半田
バンプ電極15に対応して空洞19を有し、この空洞1
9内に半田バンプ電極15を収容することは第1の実施
例と同一である。
ただし、この透明ガラス板18においては、前記半田バ
ンプ電極収容用の空洞19の外に、基板11のスクライ
ブライン21に対応してカッタからの逃げのための溝(
凹部)22を形成しである。この溝22は、基板分割の
ためのダイヤモンドカッタの幅やスクライブライン21
の幅から100n広く幅をとってあり、深さd、は基板
分割時のダイヤモンドカッタとの間に第3図(b)に示
すように間隙Sができるように設定する。
このような透明ガラス板18を基板11の表面側に貼り
付けた状態で基板11裏面の研磨を行い、基板11を所
定の薄さとする。この時、透明ガラス板18により基板
11の表面側が機械的ダメージから保護されるが、該透
明ガラス板18が補強板としての役目もするので、基板
11を200um以下の極端な薄さにしても基板11の
ワレは生じない。
その後、透明ガラス板18を基板11の表面側に貼り付
けたまま、第3図(ハ)のように、基板11の裏面から
、スクライブライン21部分にて、ダイヤモンドカッタ
23により基板11の分割を行う、この時、ダイヤモン
ドカッタ23の位置合わせは、透明ガラス板18上から
該ガラス板18の溝22を検出し、その検出位置にダイ
ヤモンドカッタ23を移動させるようにする。
この基板分割時、透明ガラス板18の存在により基板1
1がワレることを防止できる。また、透明ガラス板1B
は溝22によりダイヤモンドカッタ23から逃げること
ができ、分割されないから、再使用が可能となる。
また、この基板分割時、ワックスもダイヤモンドカッタ
23でカッティングされ、−i的なワックスをダイヤモ
ンドカッタ23でカッティングすると目詰まりの原因と
なるが、ここではドレッシング入りワックス17bを基
板11と透明ガラス板18の接着に用いたため、目詰ま
りを防止できる。しかし、ドレッシング入りワックス1
7bはドレッシングを含んでいるため、裏面研磨時の圧
力により基板11の表面にキズを発生させてしまう、そ
こで、ここでは、最初に一般的なワックス17aを薄く
塗布し基板11表面を保護し、その後その上にドレッシ
ング入りワックス17bを塗布した。これらワックス1
7a、17bの軟化点は、ドレッシング入りワックス1
7bの方が低くなるように選択する方が透明ガラス板1
日と基板11の接着が良好になるとともに、基板11表
面に及ぼすドレッシングの影響を小さくできることは言
うまでもない。
しかる後、浴剤中にディンブまたは透明ガラス板18を
再加熱することにより第3図(C)に示すように透明ガ
ラス板18を分離し、ワックス17a。
17bを除去し、複数のチップを得る。
第4図ないし第6図は透明ガラスFi1 Bに対するバ
ンプ電極収容用空洞19およびカッタからの逃げのため
の溝22の形成のし方を示す下面図で、この発明の第4
ないし第6の実施例を示す。
第4図の例は、カッタからの逃げのための溝22はスク
ライブラインに対応して格子状に形成し、バンプ電極収
容用の空?F419は個々のバンプ電極に対応して円形
に形成した例である。さらに冬空洞19と溝22に連通
してガス抜き用の穴20が形成されている。
第5図の例は、格子状の溝22に沿って帯状にバンプ電
極収容用の空洞19も形成したものである。この帯状の
空洞19によれば、バンプipiの位置や数が違っても
同一列上で異なるのであれば、この透明ガラス板を共通
使用できる。
第6図は、バンプ電極収容用の空洞とカッタからの逃げ
のための溝を兼ねる幅広の格子状の凹部24をガラス板
に形成した例である。この構造では、カッタからの逃げ
のための溝領域部とバンプ電極収容用空洞領域部との間
に隔壁がないので、第7図(a)に示すように基板11
の分割を行った時、基板シリコンの粉25がバンプ電極
15に付着する恐れがある。これに対して第4図および
第5図の構造では、第7図ら)に示すように隔壁26に
より、バンプ電極15に対する基板シリコンの粉25の
付着を防止できる。しかし、第6図の凹部24によれば
、透明ガラス板の加工が容易となる。また、この凹部2
4によれば、隔壁26がないこと、および凹部24その
ものの幅を広げることにより、バンプ電極15の周囲に
広い空間部を得られるので、バンプ電極15を収容する
際の位置合わせが容易となる。
なお、以上の説明では半導体基板の表面に貼着される平
板として透明ガラス板を使用したが、石英板、半導体ウ
ェハなどでもよい、平面性を有し、凹部(空洞、溝)、
ガス抜きの穴の加工が可能ならば、各種の板体を用いる
ことができる。ただし、ガラス板は安価で透明であるか
ら、上記平板として適している。
(発明の効果) 以上詳述したように、この発明によれば、凹部を有する
平板で表面側が確実に保護された状態で基板裏面の研磨
が行われるので、バンプ電極のつぶれを防止し、リード
端子との良好な接続を可能とする。また、上記研磨によ
り薄くなった基板を、平板を貼り付けたまま分割するこ
とにより、この分割時の基板のワレを防止でき、勿論上
記研磨時の基板のワレも平板の補強により防止できる。
さらに、平板は、基板裏面研磨前の基板の厚い状態で貼
り付けられるのであるから、薄くなった後に補強板を貼
り付ける場合と違って、補強板(平板)貼り付けによる
基板のワレも防止できる。さらに、裏面研磨後基板の分
割を行う場合において、平板にはカッタからの逃げ用の
凹部を設けておくことにより平板は分割されないので、
平板の再使用が可能となる。さらに、平板として透明板
を使用することにより、該平板を通して凹部パターン、
スクライブラインパターン、バンプ電極パターンを観察
することができるので、廖り付ける際の位置合わせが容
易・正確となる。また、貼り付けはワックスにより行わ
れ、貼り付けの際(加熱軟化時)ワックスからガスが発
生するが、平板の凹部に連通してガス抜きの穴を平板に
設けてガスを外部に逃がすようにすることにより、ワッ
クスからのガスによる基板と平板の位置合わせずれを防
止できる。また、ワックスとして微小硬質粉を含むワッ
クスを使用することにより、基板の分割時、ワックスに
よるカッタの目詰りを防止できる。さらに、微小硬質粉
を含むワックスを使用するにしても、まず基板表面に微
小硬質粉を含まないワックスを第1層として塗布し、そ
の上に第2Nとして微小硬質粉を含むワックスを塗布す
ることにより、基板表面に対する微小硬質粉の悪影響を
防止できる。
また、平板のバンプ電極収容用凹部形状として、帯状の
凹部を形成しておけば、バンプ電極の位置。
数が違っても同一列上であれば、平板を共通使用できる
【図面の簡単な説明】
第1図はこの発明の半導体装置の製造方法の第1の実施
例を示す工程断面図、第2図はこの発明の半導体装置の
製造方法の第2の実施例を示す断面図、第3図はこの発
明の半導体装置の製造方法の第3の実施例を示す工程断
面図、第4図ないし第6図はこの発明の保護具(透明ガ
ラス板)の各種の例を示す下面図、第7図は基板分割時
のバンプ電極に対する基板シリコンの付着・付着防止を
示す断面図、第8図は一般的な半田バンプ電極を有する
半導体装置の断面図、第9図は従来の表面保護法を示す
断面図である。 11・・・半導体基板、15・・・半田バンプ電極、1
7・・・ワックス、17a・・・液状ワックス、17b
・・・ドレッシング入りワックス、18・・・透明ガラ
ス板、19・・・空洞、20・・・ガス抜き穴、21・
・・スクライプライン、22・・・溝、23・・・ダイ
ヤモンドカッタ、24・・・凹部。 本発明1こ係る透明ガラス板(その3)第6図 (a) (b) 基板シリコンの粉の付着・付着防止 第7図 本発明1こ係る透明ガラス板(その2)第5図 バンプ電極を有する半導体装置 第8図 従来の表面保護法 第9図

Claims (6)

    【特許請求の範囲】
  1. (1)半導体基板表面のバンプ電極に対応して凹部を一
    平面に有する平板を用意し、凹部にバンプ電極を収容し
    て平板を半導体基板の表面に貼り付ける工程と、 その平板が表面に貼り付けられた状態で半導体基板裏面
    を研磨し、基板を所定の厚さにする工程とを具備してな
    る半導体装置の製造方法。
  2. (2)平板はバンプ電極に対応する凹部とともに、半導
    体基板のスクライブラインに対応してカッタからの逃げ
    用の凹部を有し、 この平板を基板の表面に貼り付けた状態で基板1面の研
    磨を行った後、 平板を貼りつけたまま、基板裏面側からスクライブライ
    ン部分にてカッタにより基板の分割を行うようにしたこ
    とを特徴とする請求項(1)記載の半導体装置の製造方
    法。
  3. (3)半導体基板表面に対する平板の貼り付けはワック
    スで行い、平板には凹部に連通してガス抜きの穴を有す
    ることを特徴とする請求項(1)または(2)記載の半
    導体装置の製造方法。
  4. (4)基板表面に対する平板の貼り付はワックスで行い
    、そのワックスとしては、基板側から第1層として微小
    硬質粉を含まないワックスを塗布し、その上に第2層と
    して微小硬質粉を含むワックスを塗布することを特徴と
    する請求項(2)記載の半導体装置の製造方法。
  5. (5)半導体基板の表面に貼り付け可能な平板であって
    、一平面には、半導体基板表面のバンプ電極およびスク
    ライブラインのうち少なくともバンプ電極に対応して凹
    部を有する保護具。
  6. (6)半導体基板の表面に貼り付け可能な平板であって
    、一平面には、半導体基板表面の同一列上のバンプ電極
    を一括して収容する帯状の凹部を有することを特徴とす
    る保護具。
JP63178225A 1988-07-19 1988-07-19 半導体装置の製造方法およびそれに用いる保護具 Pending JPH0228924A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63178225A JPH0228924A (ja) 1988-07-19 1988-07-19 半導体装置の製造方法およびそれに用いる保護具

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63178225A JPH0228924A (ja) 1988-07-19 1988-07-19 半導体装置の製造方法およびそれに用いる保護具

Publications (1)

Publication Number Publication Date
JPH0228924A true JPH0228924A (ja) 1990-01-31

Family

ID=16044778

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63178225A Pending JPH0228924A (ja) 1988-07-19 1988-07-19 半導体装置の製造方法およびそれに用いる保護具

Country Status (1)

Country Link
JP (1) JPH0228924A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04237149A (ja) * 1991-01-22 1992-08-25 Matsushita Electric Ind Co Ltd 電子チップ部品の製造方法及びボンディング方法
WO2005038894A1 (ja) * 2003-10-16 2005-04-28 Lintec Corporation 表面保護用シートおよび半導体ウエハの研削方法
WO2005062356A1 (ja) * 2003-12-24 2005-07-07 Hitachi, Ltd. 装置とその製造方法
JP2013197228A (ja) * 2012-03-19 2013-09-30 Disco Abrasive Syst Ltd 分割方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04237149A (ja) * 1991-01-22 1992-08-25 Matsushita Electric Ind Co Ltd 電子チップ部品の製造方法及びボンディング方法
WO2005038894A1 (ja) * 2003-10-16 2005-04-28 Lintec Corporation 表面保護用シートおよび半導体ウエハの研削方法
US7438631B2 (en) 2003-10-16 2008-10-21 Lintec Corporation Surface-protecting sheet and semiconductor wafer lapping method
WO2005062356A1 (ja) * 2003-12-24 2005-07-07 Hitachi, Ltd. 装置とその製造方法
JP2013197228A (ja) * 2012-03-19 2013-09-30 Disco Abrasive Syst Ltd 分割方法

Similar Documents

Publication Publication Date Title
TWI479553B (zh) 半導體晶粒分離方法及半導體晶粒區塊或半導體晶粒列的陣列
KR100865458B1 (ko) 칩형 전자 부품들 및 그 제조 방법, 그 제조에 사용하는 의사 웨이퍼 및 그 제조 방법
US3897627A (en) Method for manufacturing semiconductor devices
JPH04129267A (ja) 半導体基板およびその製造方法
JP4057399B2 (ja) 微細孔への金属充填方法
US20080105952A1 (en) Manufacturing method of semiconductor chips and semiconductor device having the semiconductor chips
US8820728B2 (en) Semiconductor wafer carrier
JPH07106285A (ja) 半導体製造方法
JP2004055852A (ja) 半導体装置及びその製造方法
CN107078068B (zh) 晶圆级芯片的封装方法及封装体
JPH0228924A (ja) 半導体装置の製造方法およびそれに用いる保護具
JP2001176898A (ja) 半導体パッケージの製造方法
JP3638250B2 (ja) アライメントマークおよび半導体装置の製造方法
JP2005501420A (ja) 透過性基板上のカラー画像センサ及びその製造方法
JPH10335195A (ja) 張り合わせ基板の製造方法
JPH0237747A (ja) 半導体装置の製造方法
JP2008130705A (ja) 半導体装置の製造方法
KR20000025861A (ko) 반도체 칩 사이즈 패키지 및 그 제조방법
JPH02153527A (ja) 半導体装置の製造方法
JP2007129083A (ja) 半導体光デバイスの製造方法
JPS61156819A (ja) 半導体素子の製造方法
JPH0864557A (ja) メサ型半導体素子の製造方法
JPS598354A (ja) 金属膜配線の形成方法
JPS6030101B2 (ja) パタ−ン形成方法
JPS6148795B2 (ja)