JPS598354A - 金属膜配線の形成方法 - Google Patents
金属膜配線の形成方法Info
- Publication number
- JPS598354A JPS598354A JP11721082A JP11721082A JPS598354A JP S598354 A JPS598354 A JP S598354A JP 11721082 A JP11721082 A JP 11721082A JP 11721082 A JP11721082 A JP 11721082A JP S598354 A JPS598354 A JP S598354A
- Authority
- JP
- Japan
- Prior art keywords
- film
- resist
- groove
- metal film
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、たとえば、アルミニウム膜の微細加工による
配線の形成方法に関する。従来、アルミニウム＜ＡＩと
略す）配線は、フォトレジスト膜を保護膜としてエッチ
するだめ、エッチ液、液温、レジストとの密着性等によ
り、同一幅のレジストを用いても、均一に形成すること
は困難であり、し７かも、段差部で断線する危険性があ
った。
配線の形成方法に関する。従来、アルミニウム＜ＡＩと
略す）配線は、フォトレジスト膜を保護膜としてエッチ
するだめ、エッチ液、液温、レジストとの密着性等によ
り、同一幅のレジストを用いても、均一に形成すること
は困難であり、し７かも、段差部で断線する危険性があ
った。
本発明は、この点を改善したものであり、以下説明する
。第１図は、本発明による実施例の断面図を示すもので
あり、先ず、同図ａに示すように、半導体基板１の上に
シリケートガラス（ＮＳＧ膜と略す）膜等の絶縁膜２を
形成し、フォトレジストを保護膜として、ａの様な溝を
あけるものとする。引き続いて、同図すに示す様に、Ｎ
ＳＣＳＣ上２上Ａｌ 薄膜３を付着形成する。次にＡ
Ｉ蒸着膜３上に、低粘度のフォトレジストを、スピンナ
により塗布すると、図す中の四部に厚く塗布されること
になる。
。第１図は、本発明による実施例の断面図を示すもので
あり、先ず、同図ａに示すように、半導体基板１の上に
シリケートガラス（ＮＳＧ膜と略す）膜等の絶縁膜２を
形成し、フォトレジストを保護膜として、ａの様な溝を
あけるものとする。引き続いて、同図すに示す様に、Ｎ
ＳＣＳＣ上２上Ａｌ 薄膜３を付着形成する。次にＡ
Ｉ蒸着膜３上に、低粘度のフォトレジストを、スピンナ
により塗布すると、図す中の四部に厚く塗布されること
になる。
レジストを固化形成するため、プリベーク加熱処理を十
分性ない、レジストを現像処理すると、第１図Ｃの様に
、Ａｌ配線３の凹部にレジスｌ−４が残る。続いて、Ａ
ｌ膜３を化学的にウエノトエ・ンチング処理すると、第
１図ｄに示す様に、Ａｌ配線３は、ＮＳＧ膜２の溝の周
辺とレジスト４で囲まれた部分のみ残る。
分性ない、レジストを現像処理すると、第１図Ｃの様に
、Ａｌ配線３の凹部にレジスｌ−４が残る。続いて、Ａ
ｌ膜３を化学的にウエノトエ・ンチング処理すると、第
１図ｄに示す様に、Ａｌ配線３は、ＮＳＧ膜２の溝の周
辺とレジスト４で囲まれた部分のみ残る。
この後、レジストを除去し、最終的に、図示しないが、
これを被ってパンベイジョン用絶縁膜を堆積することに
より、配線形成は完成する。
これを被ってパンベイジョン用絶縁膜を堆積することに
より、配線形成は完成する。
本発明の実施例として、配線形成に於て、絶縁膜２とし
て、ＮＳＧ膜の厚さ、２乃至３μｍのものを用い、レジ
ストパターンにより、幅１，０〜１．２７．ｚｍにて、
深さ１．０μｍ程度の溝をあけるものとする。このよう
に形成することにより、第２図に示すＡｌ膜３を、過度
にエッチして、例えば、このＡｌ膜が図中す、ｃに点線
で示す位置まで、エッチされても、ＡＩ配線は、この規
定の厚さ１．０７１ｍより細くなることはなく、一定の
Ａｌ線幅を確保することができる。
て、ＮＳＧ膜の厚さ、２乃至３μｍのものを用い、レジ
ストパターンにより、幅１，０〜１．２７．ｚｍにて、
深さ１．０μｍ程度の溝をあけるものとする。このよう
に形成することにより、第２図に示すＡｌ膜３を、過度
にエッチして、例えば、このＡｌ膜が図中す、ｃに点線
で示す位置まで、エッチされても、ＡＩ配線は、この規
定の厚さ１．０７１ｍより細くなることはなく、一定の
Ａｌ線幅を確保することができる。
次に、本発明の別の実施例を第３図に示す。第３図ａに
、半導体基板１上に形成したＳ Ｌｏ ２等の絶縁膜２
を、例えば、反応性イオンエツチング法などにより、電
極接触用の孔６を形成する。引き続いて同様のエンチン
グ法により、異方性エツチングを行なうことにより、第
３図すに示すように、孔６の形状を維持した″！、−１
絶縁膜２に細溝７を形成する。この後、第１図ｂ−ｄと
同様の工程を行なうことにより、電極及び微細配線を行
なうことができる。この電極配線形成過程に於て、孔６
と溝７のエッヂ部分８を覆うアルミニウム配線は、第１
図で示したと同様に、レジストで凹部が保護されるだめ
、アルミニウム配線形成過程に於るエツチング工程で断
線を生じることはない。
、半導体基板１上に形成したＳ Ｌｏ ２等の絶縁膜２
を、例えば、反応性イオンエツチング法などにより、電
極接触用の孔６を形成する。引き続いて同様のエンチン
グ法により、異方性エツチングを行なうことにより、第
３図すに示すように、孔６の形状を維持した″！、−１
絶縁膜２に細溝７を形成する。この後、第１図ｂ−ｄと
同様の工程を行なうことにより、電極及び微細配線を行
なうことができる。この電極配線形成過程に於て、孔６
と溝７のエッヂ部分８を覆うアルミニウム配線は、第１
図で示したと同様に、レジストで凹部が保護されるだめ
、アルミニウム配線形成過程に於るエツチング工程で断
線を生じることはない。
また、本発明は、Ｓｉ基板上にＮＳＧ膜あるいはＳ ｉ
０２膜を形成した場合、を例として説明したが、この様
な例に限られるものでなく、基板は多結晶膜でも良く、
マた、ＮＳＧ膜の代わりに、リンシリケートガラス（Ｐ
ＳＧ）、ボロンシリケートガラス（ＢＳＧ）窒化膜（Ｓ
ｉ３Ｎ４）環上に溝を形成した場合に於ても、同様に実
施することができる。
０２膜を形成した場合、を例として説明したが、この様
な例に限られるものでなく、基板は多結晶膜でも良く、
マた、ＮＳＧ膜の代わりに、リンシリケートガラス（Ｐ
ＳＧ）、ボロンシリケートガラス（ＢＳＧ）窒化膜（Ｓ
ｉ３Ｎ４）環上に溝を形成した場合に於ても、同様に実
施することができる。
第１図Ｂ ｓ−ｄ 、第２図、第３図ａ、 ｂは、本発
明の実施例を適用した半導体装置の断面図である。 １・・・・・・半導体基板、２・・・・・・ＮＳＧ膜、
３゜６■・Φ・・アルミニウム膜、４・・・ゆ・−レジ
スト０代理人の氏名 弁理士 中 尾 敏 男 ほか１
名第１図 第２図 ？ 第３図 （α）
明の実施例を適用した半導体装置の断面図である。 １・・・・・・半導体基板、２・・・・・・ＮＳＧ膜、
３゜６■・Φ・・アルミニウム膜、４・・・ゆ・−レジ
スト０代理人の氏名 弁理士 中 尾 敏 男 ほか１
名第１図 第２図 ？ 第３図 （α）
Claims (1)
- 半導体基板上に形成した溝を有する絶縁膜上に金属膜を
形成し、レジストを用いて、前記金属膜の前記溝に沿っ
て形成された凹部にのみ、レジストを残すことにより、
前記溝部分に金属膜の配線を形成することを特徴とする
金属膜配線の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11721082A JPS598354A (ja) | 1982-07-06 | 1982-07-06 | 金属膜配線の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11721082A JPS598354A (ja) | 1982-07-06 | 1982-07-06 | 金属膜配線の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS598354A true JPS598354A (ja) | 1984-01-17 |
| JPS6343891B2 JPS6343891B2 (ja) | 1988-09-01 |
Family
ID=14706111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11721082A Granted JPS598354A (ja) | 1982-07-06 | 1982-07-06 | 金属膜配線の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS598354A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62225341A (ja) * | 1986-03-27 | 1987-10-03 | 住友金属工業株式会社 | 接着用塗装鋼板 |
| WO2006080322A1 (en) * | 2005-01-28 | 2006-08-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| WO2010001541A1 (ja) * | 2008-07-04 | 2010-01-07 | パナソニック株式会社 | インダクタ及びその製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5025310A (ja) * | 1973-03-01 | 1975-03-18 |
-
1982
- 1982-07-06 JP JP11721082A patent/JPS598354A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5025310A (ja) * | 1973-03-01 | 1975-03-18 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62225341A (ja) * | 1986-03-27 | 1987-10-03 | 住友金属工業株式会社 | 接着用塗装鋼板 |
| WO2006080322A1 (en) * | 2005-01-28 | 2006-08-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US8749063B2 (en) | 2005-01-28 | 2014-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US9728631B2 (en) | 2005-01-28 | 2017-08-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| WO2010001541A1 (ja) * | 2008-07-04 | 2010-01-07 | パナソニック株式会社 | インダクタ及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6343891B2 (ja) | 1988-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5819129B2 (ja) | ハンドウタイソウチノ セイゾウホウホウ | |
| US3692574A (en) | Method of forming seeding sites on a semiconductor substrate | |
| JP2822430B2 (ja) | 層間絶縁膜の形成方法 | |
| JPS598354A (ja) | 金属膜配線の形成方法 | |
| US4067100A (en) | Method of making a semiconductor device | |
| JP2597396B2 (ja) | シリコーンゴム膜のパターン形成方法 | |
| US3953266A (en) | Process for fabricating a semiconductor device | |
| US3979238A (en) | Etchant for silicon nitride and borosilicate glasses and method of using the etchant | |
| TW411514B (en) | Method of defining passivation pattern | |
| JPH0837233A (ja) | 半導体装置の製造方法 | |
| JP3033171B2 (ja) | 半導体装置の製造方法 | |
| JP2912002B2 (ja) | 半導体装置の製造方法 | |
| JPS58216443A (ja) | 半導体装置の製造方法 | |
| JPS59926A (ja) | アルミニウム膜の選択エツチング法 | |
| JP2660024B2 (ja) | 半導体装置の製造方法 | |
| JPS6226843A (ja) | 電極金属配線パタ−ンの形成方法 | |
| JPS6059737A (ja) | 半導体装置の製造方法 | |
| JPH02125422A (ja) | 半導体装置の製造方法 | |
| JPS596560A (ja) | 半導体装置の製造方法 | |
| JPS5950221B2 (ja) | 半導体装置の製造方法 | |
| JPS6218034A (ja) | 半導体装置の製造方法 | |
| JPS60154539A (ja) | アルミ配線の形成方法 | |
| JPS61276324A (ja) | 半導体装置の製造方法 | |
| JPS61287146A (ja) | 多層配線の形成方法 | |
| JPS5984442A (ja) | 半導体装置の製造方法 |