JP2912002B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2912002B2 JP2912002B2 JP2281206A JP28120690A JP2912002B2 JP 2912002 B2 JP2912002 B2 JP 2912002B2 JP 2281206 A JP2281206 A JP 2281206A JP 28120690 A JP28120690 A JP 28120690A JP 2912002 B2 JP2912002 B2 JP 2912002B2
- Authority
- JP
- Japan
- Prior art keywords
- interlayer insulating
- insulating film
- forming
- photoresist
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
- Formation Of Insulating Films (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に層間絶縁
膜としてポリイミド系樹脂膜を用い、かつこの層間絶縁
膜に上縁にテーパを有するビアホールを有する半導体装
置の製造方法に関する。
膜としてポリイミド系樹脂膜を用い、かつこの層間絶縁
膜に上縁にテーパを有するビアホールを有する半導体装
置の製造方法に関する。
従来、層間絶縁膜としてポリイミド系樹脂膜を用いた
半導体装置において、この層間絶縁膜に上縁にテーパを
有するビアホールを開設する方法として、第４図または
第５図に示す方法が用いられている。
半導体装置において、この層間絶縁膜に上縁にテーパを
有するビアホールを開設する方法として、第４図または
第５図に示す方法が用いられている。
第４図はポジレジストをエッチングマスクとして、テ
ーパ形成のための等方性エッチングと異方性エッチング
を行う方法である。
ーパ形成のための等方性エッチングと異方性エッチング
を行う方法である。
先ず、第４図（ａ）のようにシリコン基板１上にフィ
ールド酸化膜やゲート酸化膜を構成するシリコン熱酸化
膜２と、ゲート電極や配線を構成する多結晶シリコン膜
３を形成し、ボロン・リンガラス膜４でこれらを被覆し
た後、コンタクトホールを開設し、金属配線５を形成す
る。そして、この上に層間絶縁膜としてポリイミド系樹
脂膜７を約２μｍ塗布し、かつ焼き締めた後、テーパ形
成のためにポジレジスト９を塗布し、ポジレジストのパ
ターンニングを行う。
ールド酸化膜やゲート酸化膜を構成するシリコン熱酸化
膜２と、ゲート電極や配線を構成する多結晶シリコン膜
３を形成し、ボロン・リンガラス膜４でこれらを被覆し
た後、コンタクトホールを開設し、金属配線５を形成す
る。そして、この上に層間絶縁膜としてポリイミド系樹
脂膜７を約２μｍ塗布し、かつ焼き締めた後、テーパ形
成のためにポジレジスト９を塗布し、ポジレジストのパ
ターンニングを行う。
次いで、第４図（ｂ）のように等方性ドライエッチン
グ技術を用いてポリイミド系樹脂膜７の表面にテーパ10
を形成する。
グ技術を用いてポリイミド系樹脂膜７の表面にテーパ10
を形成する。
次に、前記ポジレジスト９を剥離した後、第４図
（ｃ）に示すように再度ポジレジスト９を塗布してビア
ホールのパターンニングを行う。
（ｃ）に示すように再度ポジレジスト９を塗布してビア
ホールのパターンニングを行う。
そして、第４図（ｄ）のように異方性ドライエッチン
グを行ってビアホール11を形成する。その後、第４図
（ｅ）に示すようにポジレジスト９を剥離すれば、ポリ
イミド系樹脂膜７にテーパ10を有するビアホール11が形
成される。
グを行ってビアホール11を形成する。その後、第４図
（ｅ）に示すようにポジレジスト９を剥離すれば、ポリ
イミド系樹脂膜７にテーパ10を有するビアホール11が形
成される。
また、第５図は無機薄膜をエッチングマスクとして、
等方性エッチングと異方性エッチングを行う方法であ
る。
等方性エッチングと異方性エッチングを行う方法であ
る。
先ず、第５図（ａ）のようにシリコン基板１上に金属
配線５までの工程を施した後、シリコン窒化膜６を2000
Å程度プラズマCVD法にて形成し、その上にポリイミド
系樹脂膜７を約２μｍ塗布して焼き締め、さらにその上
に無機薄膜としてチタン薄膜８を1000〜2000Å程度スパ
ッタリング法にて堆積する。その上で、チタン薄膜８の
エッチング用にポジレジスト９を塗布してパターンニン
グする。
配線５までの工程を施した後、シリコン窒化膜６を2000
Å程度プラズマCVD法にて形成し、その上にポリイミド
系樹脂膜７を約２μｍ塗布して焼き締め、さらにその上
に無機薄膜としてチタン薄膜８を1000〜2000Å程度スパ
ッタリング法にて堆積する。その上で、チタン薄膜８の
エッチング用にポジレジスト９を塗布してパターンニン
グする。
次いで、第５図（ｂ）のようにチタン薄膜８をドライ
エッチングし、このドライエッチングされたチタン薄膜
８をエッチングマスクとして第５図（ｃ）のようにポリ
イミド系樹脂膜７の等方性ドライエッチングを行ってテ
ーパ10を形成する。
エッチングし、このドライエッチングされたチタン薄膜
８をエッチングマスクとして第５図（ｃ）のようにポリ
イミド系樹脂膜７の等方性ドライエッチングを行ってテ
ーパ10を形成する。
次に、第５図（ｄ）に示すように、さらに同一のチタ
ン薄膜をマスクとして異方性ドライエッチングを実施し
て、ビアホール11を形成する。その後、第５図（ｅ）の
ように、チタン薄膜８をウエットエッチングにて除去し
た後、ビアホール11直下のシリコン窒化膜６を異方性ド
ライエッチングにて除去することでビアホールが形成さ
れる。
ン薄膜をマスクとして異方性ドライエッチングを実施し
て、ビアホール11を形成する。その後、第５図（ｅ）の
ように、チタン薄膜８をウエットエッチングにて除去し
た後、ビアホール11直下のシリコン窒化膜６を異方性ド
ライエッチングにて除去することでビアホールが形成さ
れる。
このような第４図または第５図に示した従来のビアホ
ールの形成方法では、次のような問題が生じている。
ールの形成方法では、次のような問題が生じている。
すなわち、第４図に示したように、ポリイミド系樹脂
膜７のエッチングマスクにポジレジスト９を用いる場
合、ポジレジスト９とポリイミド系樹脂膜７のエッチン
グ用の選択比が1.0以下であるために、等方性ドライエ
ッチングによってポジレジスト９の開口が広げられるこ
とになり、このため等方性エッチングと異方性ドライエ
ッチングの各ドライエッチングを一つのポジレジスト９
をマスクとしてし行うことができず、フォトリソグラフ
ィ工程が２回必要となる。このため、工期が長くなる上
に、両フォトリソグラフィの工程間の目合わせ露光時の
目ズレも考慮しなければならないという問題がある。
膜７のエッチングマスクにポジレジスト９を用いる場
合、ポジレジスト９とポリイミド系樹脂膜７のエッチン
グ用の選択比が1.0以下であるために、等方性ドライエ
ッチングによってポジレジスト９の開口が広げられるこ
とになり、このため等方性エッチングと異方性ドライエ
ッチングの各ドライエッチングを一つのポジレジスト９
をマスクとしてし行うことができず、フォトリソグラフ
ィ工程が２回必要となる。このため、工期が長くなる上
に、両フォトリソグラフィの工程間の目合わせ露光時の
目ズレも考慮しなければならないという問題がある。
また、第５図に示したように、チタン薄膜８のような
無機薄膜をエッチングマスクに用いる場合は、ポリイミ
ド系樹脂膜７中に吸着されている水分が無機薄膜（今回
の例ではチタン薄膜８）に抑えられてポリイミド系樹脂
膜７表面から放出できず、僅かに開孔したビアホール11
に集中するため、孤立したビアホールパターンと集中し
たビアホールパターン間のエッチングレートにパターン
効果が発生してエッチングレートが大きく変わり、各ビ
アホールを高精度に形成することが難しいという問題が
ある。
無機薄膜をエッチングマスクに用いる場合は、ポリイミ
ド系樹脂膜７中に吸着されている水分が無機薄膜（今回
の例ではチタン薄膜８）に抑えられてポリイミド系樹脂
膜７表面から放出できず、僅かに開孔したビアホール11
に集中するため、孤立したビアホールパターンと集中し
たビアホールパターン間のエッチングレートにパターン
効果が発生してエッチングレートが大きく変わり、各ビ
アホールを高精度に形成することが難しいという問題が
ある。
本発明の目的は、これらの問題を解消し、１回のフォ
トリソグラフィ工程で所望のビアホールを高精度に開設
することを可能とした半導体装置の製造方法を提供する
ことにある。
トリソグラフィ工程で所望のビアホールを高精度に開設
することを可能とした半導体装置の製造方法を提供する
ことにある。
本発明の半導体装置の製造方法は、半導体基板上に第
１の層間絶縁膜としてのポリイミド系樹脂膜を形成する
工程と、第１の層間絶縁膜がフォトレジストの現像液で
エッチングされなくなる200℃以上の温度で、第１の層
間絶縁膜を焼き締める工程と、第１の層間絶縁膜上に第
２の層間絶縁膜としてのポリイミド系樹脂膜を形成する
工程と、130℃より高く200℃より低い温度でかつ第２の
層間絶縁膜が現像液で容易にエッチングされる温度で、
第２の層間絶縁膜を焼き締める工程と、第２の層間絶縁
膜上にフォトレジストを形成する工程と、現像液でフォ
トレジストを現像して所定の大きさのビアホールパター
ンを形成すると同時に、フォトレジストをマスクにして
第２の層間絶縁膜を現像液で等方性エッチングしてテー
パ状断面の開口を形成する工程と、所定の大きさのビア
ホールパターンを有するフォトレジストをマスクにし
て、第１の層間絶縁膜を異方性エッチングしてビアホー
ルを形成する工程とを有し、テーパが上縁に付いたビア
ホールを開設できる。
１の層間絶縁膜としてのポリイミド系樹脂膜を形成する
工程と、第１の層間絶縁膜がフォトレジストの現像液で
エッチングされなくなる200℃以上の温度で、第１の層
間絶縁膜を焼き締める工程と、第１の層間絶縁膜上に第
２の層間絶縁膜としてのポリイミド系樹脂膜を形成する
工程と、130℃より高く200℃より低い温度でかつ第２の
層間絶縁膜が現像液で容易にエッチングされる温度で、
第２の層間絶縁膜を焼き締める工程と、第２の層間絶縁
膜上にフォトレジストを形成する工程と、現像液でフォ
トレジストを現像して所定の大きさのビアホールパター
ンを形成すると同時に、フォトレジストをマスクにして
第２の層間絶縁膜を現像液で等方性エッチングしてテー
パ状断面の開口を形成する工程と、所定の大きさのビア
ホールパターンを有するフォトレジストをマスクにし
て、第１の層間絶縁膜を異方性エッチングしてビアホー
ルを形成する工程とを有し、テーパが上縁に付いたビア
ホールを開設できる。
また本発明の半導体装置の別な製造方法は、半導体基
板上に第１の層間絶縁膜としてのポリイミド系樹脂膜を
形成する工程と、第１の層間絶縁膜がフォトレジストの
現像液でエッチングされなくなる温度で、第１の層間絶
縁膜を焼き締める工程と、第１の層間絶縁膜上に第２の
層間絶縁膜としてのポリイミド系樹脂膜を形成する工程
と、温度より低い温度でかつ第２の層間絶縁膜が現像液
で容易にエッチングされる温度で、第２の層間絶縁膜を
焼き締める工程と、第２の層間絶縁膜上にフォトレジス
トを形成する工程と、現像液でフォトレジストを現像し
て所定の大きさのビアホールパターンを形成すると同時
に、フォトレジストをマスクにして第２の層間絶縁膜を
現像液で等方性エッチングしてテーパ状断面の開口を形
成する工程と、所定の大きさのビアホールパターンを有
するフォトレジストをマスクにして第１の層間絶縁膜を
異方性エッチングしてビアホールを形成すると共に、フ
ォトレジストを異方性エッチングによりフォトレジスト
がなくなるまでエッチングする工程と、フォトレジスト
が無くなった後に異方性エッチングにより露出している
第１の層間絶縁膜の表面及び第２の層間絶縁膜の表面の
エッチングを進行して、第１の層間絶縁膜及び第２の層
間絶縁膜からなる層間膜の全体の厚さを所要の厚さにす
る工程とを有し、テーパが上縁に付いたビアホールを開
設できる。
板上に第１の層間絶縁膜としてのポリイミド系樹脂膜を
形成する工程と、第１の層間絶縁膜がフォトレジストの
現像液でエッチングされなくなる温度で、第１の層間絶
縁膜を焼き締める工程と、第１の層間絶縁膜上に第２の
層間絶縁膜としてのポリイミド系樹脂膜を形成する工程
と、温度より低い温度でかつ第２の層間絶縁膜が現像液
で容易にエッチングされる温度で、第２の層間絶縁膜を
焼き締める工程と、第２の層間絶縁膜上にフォトレジス
トを形成する工程と、現像液でフォトレジストを現像し
て所定の大きさのビアホールパターンを形成すると同時
に、フォトレジストをマスクにして第２の層間絶縁膜を
現像液で等方性エッチングしてテーパ状断面の開口を形
成する工程と、所定の大きさのビアホールパターンを有
するフォトレジストをマスクにして第１の層間絶縁膜を
異方性エッチングしてビアホールを形成すると共に、フ
ォトレジストを異方性エッチングによりフォトレジスト
がなくなるまでエッチングする工程と、フォトレジスト
が無くなった後に異方性エッチングにより露出している
第１の層間絶縁膜の表面及び第２の層間絶縁膜の表面の
エッチングを進行して、第１の層間絶縁膜及び第２の層
間絶縁膜からなる層間膜の全体の厚さを所要の厚さにす
る工程とを有し、テーパが上縁に付いたビアホールを開
設できる。
本発明方法によれば、上層のポリイミド系樹脂膜は、
フォトリソグラフィ工程の現像時に現像液によってエッ
チングされてテーパが形成されるため、その後のエッチ
ング工程でビアホールを開設することで、上縁にテーパ
のあるビアホールを１回のフォトリソグラフィ工程で完
成することが可能となる。
フォトリソグラフィ工程の現像時に現像液によってエッ
チングされてテーパが形成されるため、その後のエッチ
ング工程でビアホールを開設することで、上縁にテーパ
のあるビアホールを１回のフォトリソグラフィ工程で完
成することが可能となる。
次に、本発明を図面を参照して説明する。
第１図は本発明の第一の実施例の半導体装置の製造方
法の各工程の基板断面図である。
法の各工程の基板断面図である。
先ず、第１図（ａ）のように、シリコン基板１上にフ
ィールド酸化膜やゲート酸化膜を構成するシリコン熱酸
化膜２と、ゲート電極や配線を構成する多結晶シリコン
膜３を形成し、ボロン・リンガラス膜４でこれらを被覆
した後、コンタクトホールを開設し、金属配線５を形成
する。そして、この上に第１層ポリイミド系樹脂膜7aを
約１μｍ塗布し、400℃程度の温度で30分以上焼き締め
る。次に、この上に第２層ポリイミド系樹脂膜7bを約１
μｍ塗布し、160℃位の温度で40分程度焼き締める。
ィールド酸化膜やゲート酸化膜を構成するシリコン熱酸
化膜２と、ゲート電極や配線を構成する多結晶シリコン
膜３を形成し、ボロン・リンガラス膜４でこれらを被覆
した後、コンタクトホールを開設し、金属配線５を形成
する。そして、この上に第１層ポリイミド系樹脂膜7aを
約１μｍ塗布し、400℃程度の温度で30分以上焼き締め
る。次に、この上に第２層ポリイミド系樹脂膜7bを約１
μｍ塗布し、160℃位の温度で40分程度焼き締める。
次いで、第１図（ａ）のようにポジレジスト９を約2.
5μｍ塗布してフォトリソグラフィ工程を経てポジレジ
スト９にビアホールパターンを形成する。この時、同時
に第２層ポリイミド系樹脂膜7bは現像液により等方性ウ
ェットエッチングされ、テーパ10を形成する。
5μｍ塗布してフォトリソグラフィ工程を経てポジレジ
スト９にビアホールパターンを形成する。この時、同時
に第２層ポリイミド系樹脂膜7bは現像液により等方性ウ
ェットエッチングされ、テーパ10を形成する。
その後、第１図（ｃ）のようにビアホールパターンが
形成されたポジレジスト９をエッチングマスクとして第
１層ポリイミド系樹脂膜7aを異方性ドライエッチングし
てビアホール11を開孔する。
形成されたポジレジスト９をエッチングマスクとして第
１層ポリイミド系樹脂膜7aを異方性ドライエッチングし
てビアホール11を開孔する。
しかる後、第１図（ｄ）のようにポジレジスト９を剥
離し、その後、再度400℃で30分以上の焼き締めを実施
することで上縁がテーパ状をしたビアホールが完成され
る。
離し、その後、再度400℃で30分以上の焼き締めを実施
することで上縁がテーパ状をしたビアホールが完成され
る。
なお、第２層ポリイミド系樹脂膜7bの異方性ドライエ
ッチングは、酸素および弗化物の混合ガスを用いること
で容易に行なうことができる。また、ポジレジスト９の
剥離はドライエッチング中に硬化した表面を酸素プラズ
マで軽く除去した後、フェノール酸を成分とした一般的
剥離液を用いて剥離温度を90℃以下の低温で行えば、第
２層ポリイミド系樹脂膜7bの剥離液によるエッチングを
極力抑えることができる。
ッチングは、酸素および弗化物の混合ガスを用いること
で容易に行なうことができる。また、ポジレジスト９の
剥離はドライエッチング中に硬化した表面を酸素プラズ
マで軽く除去した後、フェノール酸を成分とした一般的
剥離液を用いて剥離温度を90℃以下の低温で行えば、第
２層ポリイミド系樹脂膜7bの剥離液によるエッチングを
極力抑えることができる。
さらに、第２層ポリイミド系樹脂膜7bの現像液による
等方性ウエットエッチングを、第１層ポリイミド系樹脂
膜7aで深さ方向がエッチングストップされるまで行って
いるが、これは焼き締め時の温度および時間を適正に選
択することで、第２層ポリイミド系樹脂膜7bの膜中で停
止するような条件の選定もできる。
等方性ウエットエッチングを、第１層ポリイミド系樹脂
膜7aで深さ方向がエッチングストップされるまで行って
いるが、これは焼き締め時の温度および時間を適正に選
択することで、第２層ポリイミド系樹脂膜7bの膜中で停
止するような条件の選定もできる。
この場合、焼き締め条件としては、130℃以下では第
２層ポリイミド系樹脂膜7bのウエットエッチングレート
が極端に速すぎてポジレジスト９のリフトオフが発生
し、また200℃以上ではウエットエッチングレート≒０
でテーパの形成ができないので、この間の温度で時間と
の組合わせによりウエットエッチング量をコントロール
しなければならない。
２層ポリイミド系樹脂膜7bのウエットエッチングレート
が極端に速すぎてポジレジスト９のリフトオフが発生
し、また200℃以上ではウエットエッチングレート≒０
でテーパの形成ができないので、この間の温度で時間と
の組合わせによりウエットエッチング量をコントロール
しなければならない。
本発明の第２の実施例を第２図を用いて説明する。
先ず、第２図（ａ）のように、シリコン基板１に金属
配線５までの工程を施したのち、第一層ポリイミド系樹
脂膜7aを約1.2μｍ塗布し、400℃程度の温度で30分以上
焼き締める。次に、この上に第２層ポリイミド系樹脂膜
7bを約１μｍ塗布し、160℃位の温度で40分程度焼き締
める。
配線５までの工程を施したのち、第一層ポリイミド系樹
脂膜7aを約1.2μｍ塗布し、400℃程度の温度で30分以上
焼き締める。次に、この上に第２層ポリイミド系樹脂膜
7bを約１μｍ塗布し、160℃位の温度で40分程度焼き締
める。
次いで、第２図（ｂ）のように、ポジレジスト９を約
１μｍ塗布してフォトリソグラフィ工程を経てポジレジ
スト９にビアホールパターンを形成する。この時、同時
に第２層ポリイミド系樹脂膜7bも現像液により等方性ウ
エットエッチングされ、テーパ10を形成する。
１μｍ塗布してフォトリソグラフィ工程を経てポジレジ
スト９にビアホールパターンを形成する。この時、同時
に第２層ポリイミド系樹脂膜7bも現像液により等方性ウ
エットエッチングされ、テーパ10を形成する。
その後、第２図（ｃ）のように、ビアホールパターン
が形成されたポジレジスト９をエッチングマスクとして
第１層ポリイミド系樹脂膜7aの異方性ドライエッチング
を開始し、エッチングマスクとしてのポジレジスト９が
完全になくなるまでエッチングを行った後、400℃の温
度で30分以上の焼き締めを行う。
が形成されたポジレジスト９をエッチングマスクとして
第１層ポリイミド系樹脂膜7aの異方性ドライエッチング
を開始し、エッチングマスクとしてのポジレジスト９が
完全になくなるまでエッチングを行った後、400℃の温
度で30分以上の焼き締めを行う。
この異方性ドライエッチングの状況を第３図に示す。
すなわち、第３図（ａ）のように、ポジレジスト９をマ
スクに、第２層ポリイミド系樹脂膜7bを現像液によりエ
ッチングしてテーパ10を形成した後、そのまま異方性エ
ッチングすることで、第３図（ｂ）のように、ポジレジ
スト９の厚さが徐々に低減され、同時に第１層ポリイミ
ド系樹脂膜7aが異方性エッチングされる。そして、第３
図（ｃ）のように、ポジレジスト９が完全になくなった
後もエッチングを進行することで、ビアホール11が完成
される。
すなわち、第３図（ａ）のように、ポジレジスト９をマ
スクに、第２層ポリイミド系樹脂膜7bを現像液によりエ
ッチングしてテーパ10を形成した後、そのまま異方性エ
ッチングすることで、第３図（ｂ）のように、ポジレジ
スト９の厚さが徐々に低減され、同時に第１層ポリイミ
ド系樹脂膜7aが異方性エッチングされる。そして、第３
図（ｃ）のように、ポジレジスト９が完全になくなった
後もエッチングを進行することで、ビアホール11が完成
される。
この場合、ポジレジスト９が無くなった後には、第２
層ポリイミド系樹脂膜7b表面のエッチングも進行してそ
の厚さが薄くなるが、第１層ポリイミド系樹脂膜7aの塗
布膜厚を予め厚くしておくことで、層間膜の全体厚さを
所要厚さに確保でき、寄生容量の増大は抑制できる。
層ポリイミド系樹脂膜7b表面のエッチングも進行してそ
の厚さが薄くなるが、第１層ポリイミド系樹脂膜7aの塗
布膜厚を予め厚くしておくことで、層間膜の全体厚さを
所要厚さに確保でき、寄生容量の増大は抑制できる。
この第２の実施例では、ポジレジスト９の剥離工程を
必要とせず、その分第１の実施例よりもプロセス的に簡
単になっている。
必要とせず、その分第１の実施例よりもプロセス的に簡
単になっている。
以上説明したように本発明は、層間絶縁膜としてのポ
リイミド系樹脂膜を二層構造とし、上層のポリイミド系
樹脂膜の塗布後の焼き締めを、フォトリソグラフィ工程
の現像時に現像液によってエッチングされる程度の温度
と時間で行うので、ポリイミド系樹脂膜に１回のフォト
リソグラフィ工程を施すだけで上縁にテーパのあるビア
ホールを開設することができ、しかもテーパとビアホー
ル間の目ずれを解消し、かつパターン効果による寸法誤
差等を解消することができる。
リイミド系樹脂膜を二層構造とし、上層のポリイミド系
樹脂膜の塗布後の焼き締めを、フォトリソグラフィ工程
の現像時に現像液によってエッチングされる程度の温度
と時間で行うので、ポリイミド系樹脂膜に１回のフォト
リソグラフィ工程を施すだけで上縁にテーパのあるビア
ホールを開設することができ、しかもテーパとビアホー
ル間の目ずれを解消し、かつパターン効果による寸法誤
差等を解消することができる。
第１図（ａ）ないし（ｂ）は本発明の製造方法の第１実
施例を製造工程順に示す断面図、第２図（ａ）ないし
（ｃ）は本発明の第２実施例を製造工程順に示す断面
図、第３図（ａ）ないし（ｃ）は第２実施例の工程一部
を詳細に示す断面図、第４図（ａ）ないし（ｅ）および
第５図（ａ）ないし（ｅ）はそれぞれ異なる従来の製造
方法を工程順に示す断面図である。 １……シリコン基板、２……シリコン熱酸化膜、３……
多結晶シリコン膜、４……ボロン・リンガラス膜、５…
…金属配線、６……シリコン窒化膜、７……ポリイミド
系樹脂膜、7a……第一層ポリイミド系樹脂膜、7b……第
二層ポリイミド膜、８……チタン薄膜、９……ポジレジ
スト、10……テーパ、11……ビアホール。
施例を製造工程順に示す断面図、第２図（ａ）ないし
（ｃ）は本発明の第２実施例を製造工程順に示す断面
図、第３図（ａ）ないし（ｃ）は第２実施例の工程一部
を詳細に示す断面図、第４図（ａ）ないし（ｅ）および
第５図（ａ）ないし（ｅ）はそれぞれ異なる従来の製造
方法を工程順に示す断面図である。 １……シリコン基板、２……シリコン熱酸化膜、３……
多結晶シリコン膜、４……ボロン・リンガラス膜、５…
…金属配線、６……シリコン窒化膜、７……ポリイミド
系樹脂膜、7a……第一層ポリイミド系樹脂膜、7b……第
二層ポリイミド膜、８……チタン薄膜、９……ポジレジ
スト、10……テーパ、11……ビアホール。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/3213 Ｈ０１Ｌ 21/306 Ｄ
Claims (2)
- 【請求項１】半導体基板上に第１の層間絶縁膜としての
ポリイミド系樹脂膜を形成する工程と、前記第１の層間
絶縁膜がフォトレジストの現像液でエッチングされなく
なる200℃以上の温度で、前記第１の層間絶縁膜を焼き
締める工程と、前記第１の層間絶縁膜上に第２の層間絶
縁膜としてのポリイミド系樹脂膜を形成する工程と、13
0℃より高く200℃より低い温度でかつ前記第２の層間絶
縁膜が前記現像液で容易にエッチングされる温度で、前
記第２の層間絶縁膜を焼き締める工程と、前記第２の層
間絶縁膜上に前記フォトレジストを形成する工程と、前
記現像液で前記フォトレジストを現像して所定の大きさ
のビアホールパターンを形成すると同時に、前記フォト
レジストをマスクにして前記第２の層間絶縁膜を前記現
像液で等方性エッチングしてテーパ状断面の開口を形成
する工程と、前記所定の大きさのビアホールパターンを
有する前記フォトレジストをマスクにして、前記第１の
層間絶縁膜を異方性エッチングしてビアホールを形成す
る工程とを有し、前記テーパが上縁に付いた前記ビアホ
ールを開設できることを特徴とする半導体装置の製造方
法。 - 【請求項２】半導体基板上に第１の層間絶縁膜としての
ポリイミド系樹脂膜を形成する工程と、前記第１の層間
絶縁膜がフォトレジストの現像液でエッチングされなく
なる温度で、前記第１の層間絶縁膜を焼き締める工程
と、前記第１の層間絶縁膜上に第２の層間絶縁膜として
のポリイミド系樹脂膜を形成する工程と、前記温度より
低い温度でかつ前記第２の層間絶縁膜が前記現像液で容
易にエッチングされる温度で、前記第２の層間絶縁膜を
焼き締める工程と、前記第２の層間絶縁膜上に前記フォ
トレジストを形成する工程と、前記現像液で前記フォト
レジストを現像して所定の大きさのビアホールパターン
を形成すると同時に、前記フォトレジストをマスクにし
て前記第２の層間絶縁膜を前記現像液で等方性エッチン
グしてテーパ状断面の開口を形成する工程と、前記所定
の大きさのビアホールパターンを有する前記フォトレジ
ストをマスクにして前記第１の層間絶縁膜を異方性エッ
チングしてビアホールを形成すると共に、前記フォトレ
ジストを前記異方性エッチングにより前記フォトレジス
トがなくなるまでエッチングする工程と、前記フォトレ
ジストが無くなった後に前記異方性エッチングにより露
出している前記第１の層間絶縁膜の表面及び前記第２の
層間絶縁膜の表面のエッチングを進行して、前記第１の
層間絶縁膜及び前記第２の層間絶縁膜からなる層間膜の
全体の厚さを所要の厚さにする工程とを有し、テーパが
上縁に付いた前記ビアホールを開設できることを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2281206A JP2912002B2 (ja) | 1990-10-19 | 1990-10-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2281206A JP2912002B2 (ja) | 1990-10-19 | 1990-10-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04155851A JPH04155851A (ja) | 1992-05-28 |
| JP2912002B2 true JP2912002B2 (ja) | 1999-06-28 |
Family
ID=17635838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2281206A Expired - Lifetime JP2912002B2 (ja) | 1990-10-19 | 1990-10-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2912002B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5313372A (en) * | 1976-07-22 | 1978-02-06 | Fujitsu Ltd | Formation of electrode window |
| JPS62221119A (ja) * | 1986-03-24 | 1987-09-29 | Hitachi Ltd | 透孔形成方法 |
-
1990
- 1990-10-19 JP JP2281206A patent/JP2912002B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04155851A (ja) | 1992-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4523976A (en) | Method for forming semiconductor devices | |
| JP2519819B2 (ja) | コンタクトホ―ルの形成方法 | |
| JPS61171132A (ja) | 貫通孔の形成方法 | |
| JP2822430B2 (ja) | 層間絶縁膜の形成方法 | |
| JPH0729846A (ja) | 半導体装置の電極形成方法 | |
| JP2912002B2 (ja) | 半導体装置の製造方法 | |
| JPH06275577A (ja) | 半導体装置のコンタクトホール形成方法 | |
| JP2842405B2 (ja) | 半導体装置の製造方法 | |
| JP2785752B2 (ja) | 半導体装置の製造方法 | |
| JP3225676B2 (ja) | 半導体装置の製造方法 | |
| JPS6387741A (ja) | 半導体装置の製造方法 | |
| JPS6059737A (ja) | 半導体装置の製造方法 | |
| JPH10247661A (ja) | ボンディング用構造の形成方法 | |
| JP3109506B2 (ja) | パターン形成方法 | |
| JP2594572B2 (ja) | リフトオフ平坦化法 | |
| JPH0237707A (ja) | 半導体装置の製造方法 | |
| JP2903594B2 (ja) | 半導体装置の製造方法 | |
| JPS62166523A (ja) | 半導体装置の製造方法 | |
| JP2570493B2 (ja) | 半導体装置の製造方法 | |
| JP2000260765A (ja) | 有機絶縁膜のパターン形成方法 | |
| JPS58100434A (ja) | リフトオフ用スペ−サ−の形成方法 | |
| JPH0821574B2 (ja) | パタ−ン形成方法 | |
| JP2589471B2 (ja) | 半導体装置の製造方法 | |
| KR930006133B1 (ko) | 모스소자의 콘택트홀 형성방법 | |
| JP2785474B2 (ja) | 金属突起形成基板への開口部の形成方法 |