JPS62221119A - 透孔形成方法 - Google Patents

透孔形成方法

Info

Publication number
JPS62221119A
JPS62221119A JP6410586A JP6410586A JPS62221119A JP S62221119 A JPS62221119 A JP S62221119A JP 6410586 A JP6410586 A JP 6410586A JP 6410586 A JP6410586 A JP 6410586A JP S62221119 A JPS62221119 A JP S62221119A
Authority
JP
Japan
Prior art keywords
film body
layer
film
hole
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6410586A
Other languages
English (en)
Inventor
Ryoichi Ono
小野 良一
Sakae Matsuzaki
栄 松崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP6410586A priority Critical patent/JPS62221119A/ja
Publication of JPS62221119A publication Critical patent/JPS62221119A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は膜体、特にポリイミド系樹脂のごとき有機樹脂
のN体に微小の透孔(スルーホール)を形成する技術に
関し、たとえば半導体装置の層間絶縁膜にスルーホール
を形成する場合に利用して有効な技術に関する。
〔従来の技術〕
ICやLSIの多層配線技術において、層間絶縁膜にポ
リイミド系樹脂を使用する技術については、(株)工業
調査会発行の電子材料1982年3月p38〜44等に
記載されている。その概要は配線パターン上にグレボリ
マー液を回転塗布し、これをベーキングすることにより
重合を進めポリイミド膜を形成して表面形状が滑らかな
ほぼ平坦化した層間絶縁膜をうるものである。
このようなポリイミド系樹脂膜に上下の配線を接続する
ためのスルーホールをあける場合、ホトレジスト(感光
耐食性樹脂)をマスクとして、ウェットエッチ又はドラ
イエッチにより行っている。
ポリイミド系樹脂のウェットエッチを行うには、第10
図に示すようにポリイミド系樹脂膜2上に形成したホト
レジスト4をマスクにしてヒドラジン(40〜80%溶
液)などの有機性溶剤を用いるかプラズマエッチ(PE
)による等方性エッチ技術では同図のよ5にスルーホー
ル6の側壁面はテーパー状となり、ポリイミド樹脂層2
が厚いと上下面のホール径に差が生じる。ウェットエッ
チによる最小のホール径aの限界は4μm8度である。
一方、ドライエッチでは、異方性エツチング技術である
反応性イオンエツチング(RIE)法により第11図に
示すように微細で(b=0.8μm)垂直な側面をもつ
スルーホールエッチが実現できる力t、必然的に段差が
急峻となり、第12図に示すように段差部分で上層人!
配線7を形成する場合に、lのステップカバレッジがわ
るく断線不良を生じるという問題をさけられない。
さらに基体表面で段差を有する下地上に形成されたポリ
イミド膜に対して従来の方法でスルーホールをあげる場
合K、段差の左右でポリイミド膜の厚さが異なるため、
1層のレジストマスクを使用するエツチングでは均一な
深さにホールをあけることは困難である。
このような諸問題の対策として本発明者は下記のような
3層レジスト法を応用した技術を検討している。これは
公知とされた技術ではないが、その概要は次のとおりで
ある。
すなわち、ポリイミド系樹脂を下層とし、中層にクリコ
ン窒化物(si、N、)膜又はポリSi膜などの無機物
の膜を介してその上にホトレジスト膜ハを重ねて3層と
する。上層のホトレジストはドラ・2′ 一イエッチでマスクパターニングした後、中層、下層を
ウェットエッチ又はドライエッチによりスルーホールを
あける。
このほかに、下層ポリイミド樹脂の上に3L入りのホト
レジストによるマスクを形成し、このマスク表ガをO,
ガスを用いた反応性イオンエツチング技術により5in
s膜を形成して耐ドライエツチ性を付与する特殊な2層
レジスト法を応用した技術が考えられている。
〔発明が解決しようとする問題点〕
しかし、前記の3層レジストの形成にあたっては、中間
層の生成にはCVD法が用いられるのに下層、上層の有
機物は回転塗布法を用いるので全く異なるプロセスを重
ねる連続作業であるため、作業が複雑でコスト高になる
こと、中間層のエツチングも必要なこと、形状制御が困
難であることなどの問題がある。
また、前記の2層しジスト法応用技術では、ポリイミド
のドライエツチング時に上層のレジストが変質すること
、処理条件が難しく量産むきではないこと及びレジスト
除去が困難であることなどの問題がある。
本発明は上記した諸問題を克服するためになされたもの
であり、その主たる目的は、多層配線プロセスで、ポリ
イミド系樹脂上のマスク形成工程を簡略化し、しかも精
度よいスルーホールを得る方法を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は1
本明細書の記述及び添付図面からあきらかになろう。
〔問題点を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記のとおりである。
すなわち、第1の膜体であるポリイミド樹脂の上に第2
の膜体としてポリイミド・シラン系樹脂膜を介在させこ
の上に第3の膜体として感光性のオートレジストを形成
し、この第3の膜体を部分的に露光現像してマスクを形
成し、このマスクを通してウェットエッチ又は及びドラ
イエッチを行うことにより第1の膜体にスルーホールを
あけるものである。
〔作 用〕
上記した手段によれば、3層とも樹脂性の層であること
により連続形成が容易であり、エッチの種類の選ぶこと
によりスルーホールの形状の制御が容易で微小径のスル
ーホールを実現でき、前記目的を達成できるものである
〔実施例〕
第1図乃至第9図は本発明の一実施例を示すものであっ
て、ポリイミド系膜体にスルーホールをあけるプロセス
の工程断面図である。以下図面にそって工程順に説明す
る。
+11  基体1の上に3膚の樹脂膜を形成する。すな
わち、第1図に示すように、基体1、たとえば半導体基
板に第1層のAA配線(図示しない)を形成したものを
用意し、第1の膜体としてポリイミド系樹脂2を適度の
厚さに形成し、キュア処理し。
@2の膜体としてポリイミドシラン3を塗布したのちベ
ータし、さらに第3の膜体4としてホトレジスト4を塗
布する。
第1の膜体であるポリイミド系樹脂2は、たとえば芳香
族シアンと芳香族テトラカルボン無水物を反応して得ら
れるポリイミド系樹脂のプレポリマー溶液をスピンナ塗
布したのち溶媒成分を蒸発させ200〜300Cで熱処
理して重合硬化するものである。
第2の膜体のポリイミドシラン3はホトレジスト下層に
塗布する反射防止材を使用する。この第2の膜体は薄く
、たとえば2000〜3000人程度の膜厚にスピ/す
塗布し、ベークは第3の膜体の現像液でサイドエツチン
グがコントロールできる範囲で処理する。
第3の膜体としてのホトレジスト4は、たとえばポジ型
レジストを用いることができる。
(2)第2図に示すようにメタルマスク5を用いて第3
の膜体4を部分的に露光する。
(3)第3の膜体(ホトレジスト)を露光後現像を行う
。この現像に引きつづいて第2層のポリイミドシラン樹
脂も現像液によりエツチングされ第3図に示すようにア
ンダカット又はサイドエツチングされる。このあとスル
ーホール形成のためのエツチングはエツチング方式およ
びその順序を選ぶことによって下記(4A)(4B)(
4C)のようにエッチ態様が変ってくる。
(4人) 上記ホトレジストをマスクに反応性イオンエ
ッチ(RIEと称す。)を行い、ひきつづいてプラスマ
エッチ(PEと称す。)を行うことによりポリイミド系
樹脂にスルーホールをあける。
まず、第4図に示すようにRIEを行うことによって、
第2の膜体のポリイミドシラン樹脂3がマスクになり【
第1の膜体2のポリイミド樹脂が異方性エッチされて垂
直の側面をもつホール6があけられる。このRIE時に
第3の膜体ホトレジスト(点線で示す)4がエッチされ
て消滅する。
次いでPEを行うことにより第5図に示すように第1膜
体のポリイミド樹脂2は等方性エッチされて上部が広く
、下部が狭いスルーホール8があけられる。
(4B) 前記工程(3)のあと(4人)とは逆に、P
E→RIEの順序でエッチを行うことによりポリイミド
樹脂に異なる形状のスルーホールを形成することになる
。すなわち、先にPEを行うことにより、第6図に示す
ようにポリイミド樹脂が等方性エッチされ℃テーパの側
面をもち上部が広く底部がせまいホール9があけられる
。ひきつづいてRIEを行うことにより第7図に示すよ
うに、ホールのせまい底部にならって垂直な下部側面を
もつスルーホール10が得らtLる。
(4C) 前記工程(3)のあと、RIEのみを行うこ
とによりポリイミド樹脂に階段形状のスルーホールを形
成することができる。
まず第1段階で、第8図に示すように第3の膜体ホトレ
ジスト4のある状態でRIEを行うことによりせまい面
積で垂直なホール11があけられる。このRIEの際に
第3の膜体ホトレジストはエッチされて消滅する。
次いでさらにRIEを継続することにより、こんどは第
2の膜体3がマスクとなって、第1の膜体ポリイミド2
が垂直方向に均一にエッチされて第9図に示すように階
段形状のスルーホール12が完成する。
以上の各実施例で述べた本発明によれば次のような作用
効果が生じる。
(1)積層した3層のいずれも有機性材料であり、それ
ぞれ回転塗布法により形成することができ、無機性材料
を介在させないから、一つの装置を使用して連続的に処
理することができ、膜厚のコントロールも容易であり、
コストも低減できる。
(2)ポリイミド樹脂のドライエツチング(RIE)で
中間層の材料を上層のレジストの現像液に可溶であるこ
とKより、酸素プラズマ中では下層のマスクとなるよう
に選択することができる。
13+  中間層(ポリイミドシラン)のエツチング工
程は実質上ないも同然であり、その材質上オーバーハン
グの形状が得られ、それにより、スルーホールの形状を
コントロールできる。
(4)  エツチングの方式を変えることでスルーホー
ルの形状を任意に選ぶことができる。
゛(5)上記作用効果によって、多層配線形成工程にポ
リイミド樹脂を用いたLSIのスルーホール径の縮小化
が容易となるとともにスルーホールにテーパを形成する
ことにより、上層配線の断切れ防止ができるという相乗
効果が得られる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能である。
たとえば、中間層のポリイミドシランにはアルカリに回
答な金属又はシリコンを含む他の有機物を用いてもよい
本発明はリニアICに適用した場合もつとも効果がある
〔発明の効果〕
本願において開示された発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
すなわち、多層配線の眉間膜に使用されるポリイミド膜
を簡易化したプロセスで微小にして精度第1図乃至第5
図は本発明の一実施例を示す屠体にスルーホールをあけ
るプロセスの工程断面図である。第6囚乃至第7図及び
第8図乃至第9図は本発明の変形実施例を示す工程断面
図である。
第10図乃至第12図は従来法によるスルーホール形成
の状態を示す断面図である。
1・・・基体、2・・・第1の膜体(ポリイミド系樹脂
χ3・・・第2の膜体(ポリイミドシラン系樹脂)、4
・・・第3の膜体(ホトレジスト)、5・・・セメタル
マスク、6・・・スルーホール、7・・・AJ配線、8
.9゜10.11.12・・・スルーホール。
第  4  図 7          第  S  同第  6  図 第  8  図 i         第  9  図 第12図

Claims (1)

  1. 【特許請求の範囲】 1、樹脂性の第1の膜体上に第2の膜体を介して感光耐
    食樹脂からなる第3の膜体を積層し、第3の膜体を部分
    的に露光現像することによりマスクを形成し、このマス
    クを通してウェットエッチ又は及びドライエッチにより
    第1の膜体に透孔を形成するにあたって、第2の膜体は
    第3の膜体によるマスク形成のための現像液に可溶の樹
    脂性材質であり、かつ、ドライエッチの際に第1の膜体
    のマスクとして機能しうる材質を使用することを特徴と
    する透孔形成方法。 2、第1の膜体はポリイミド系樹脂であり、第2の膜体
    はポリイミド・シラン系樹脂である特許請求の範囲第1
    項に記載の透孔形成方法。 3、ポリイミド系樹脂からなる第1の膜体上に第2の膜
    体を介して感光耐食性の第3の膜体を積層し、この第3
    の膜体を部分的に露光現像することによりマスクを形成
    し、このマスクを通して第1の膜体に透孔をあけるにあ
    たって、第2の膜体はポリイミド・シラン系樹脂を使用
    するとともに、第1の膜体への透孔をあけるためのウェ
    ットエッチ、又は、及びドライエッチのエッチ順序を選
    択することによって上記透孔の形状を制御することを特
    徴とする透孔形成方法。
JP6410586A 1986-03-24 1986-03-24 透孔形成方法 Pending JPS62221119A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6410586A JPS62221119A (ja) 1986-03-24 1986-03-24 透孔形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6410586A JPS62221119A (ja) 1986-03-24 1986-03-24 透孔形成方法

Publications (1)

Publication Number Publication Date
JPS62221119A true JPS62221119A (ja) 1987-09-29

Family

ID=13248462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6410586A Pending JPS62221119A (ja) 1986-03-24 1986-03-24 透孔形成方法

Country Status (1)

Country Link
JP (1) JPS62221119A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01321634A (ja) * 1988-06-22 1989-12-27 Nec Corp 半導体装置の製造方法
JPH04155851A (ja) * 1990-10-19 1992-05-28 Nec Corp 半導体装置の製造方法
US5639389A (en) * 1994-02-21 1997-06-17 Dyconex Patente Ag Process for the production of structures

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01321634A (ja) * 1988-06-22 1989-12-27 Nec Corp 半導体装置の製造方法
JPH04155851A (ja) * 1990-10-19 1992-05-28 Nec Corp 半導体装置の製造方法
US5639389A (en) * 1994-02-21 1997-06-17 Dyconex Patente Ag Process for the production of structures

Similar Documents

Publication Publication Date Title
JPS62221119A (ja) 透孔形成方法
JPS6342144A (ja) 多層配線構造体
JPH04338630A (ja) 半導体装置の製造方法
JPH08298369A (ja) 銅配線上のポリイミド膜及びその形成方法
JPH0289318A (ja) 多層配線半導体集積回路装置の製造方法
JPH04332118A (ja) パターンの形成方法
JPS6334928A (ja) スル−ホ−ルの形成方法
JPS55150254A (en) Semiconductor device
JPH02235359A (ja) 多層配線形成方法
JPS62247523A (ja) 半導体装置の製造方法
KR100252757B1 (ko) 금속패턴 형성방법
JPH02156538A (ja) 半導体装置の製造方法
JPS6281732A (ja) 絶縁膜の平坦化方法
JPH0468556A (ja) 半導体デバイスの製造方法
JPH04155851A (ja) 半導体装置の製造方法
JPH01309054A (ja) 微細パターン形成方法
JPS62286230A (ja) 薄膜の選択食刻方法
JPH03201530A (ja) 微細孔の形成方法
JPH0334321A (ja) 半導体装置の製造方法
JPH0821574B2 (ja) パタ−ン形成方法
JPS59148348A (ja) 半導体装置およびその製造方法
JPS5861648A (ja) 複合絶縁膜およびそのエツチング方法
JPH022619A (ja) 半導体装置の製造方法
JPS61271838A (ja) 半導体装置の製造方法
JPH0484430A (ja) 半導体装置の製造方法