JPH04155851A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に層間絶縁膜
としてポリイミド系樹脂膜を用い、かつこの層間絶縁膜
に上縁にテーパを有するビアホールを有する半導体装置
の製造方法に関する。

〔従来の技術〕

従来、層間絶縁膜としてポリイミド系樹脂膜を用いた半
導体装置において、この層間絶縁膜に上縁にテーパを有
するビアホールを開設する方法として、第４図または第
５図に示す方法が用いられている。

第４図はポジレジストをエツチングマスクとして、テー
パ形成のための等方性エツチングと異方性エツチングを
行う方法である。

先ず、第４図（ａ）のようにシリコン基板１上にフィー
ルド酸化膜やゲート酸化膜を構成するシリコン熱酸化膜
２と、ゲート電極や配線を構成する多結晶シリコン膜３
を形成し、ボロン・リンガラス膜４でこれらを被覆した
後、コンタクトホールを開設し、金属配線５を形成する
。そして、この上に層間絶縁膜としてポリイミド系樹脂
膜７を約２μｍ！！！布し、かつ焼き締めた後、テーバ
形成のためにポジレジスト９を塗布し、ポジレジストの
パターンニングを行う。

次いで、第４図（ｂ）のように等方性ドライエツチング
技術を用いてポリイミド系樹脂膜７０表面にテーパ１０
を形成する。

次に、前記ポジレジスト９を剥離した後、第４図（Ｃ）
に示すように再度ポジレジスト９を塗布してビアホール
のパターンニングを行う。

そして、第４図（ｄ）のように異方性ドライエツチング
を行ってビアホール１１を形成する。その後、第４図（
ｅ）に示すようにポジレジスト９を剥離すれば、ポリイ
ミド系樹脂膜７にテーバ１０を有するビアホール１１が
形成される。

また、第５図は無機薄膜をエツチングマスクとして、等
方性エツチングと異方性エツチングを行う方法である。

先ず、第５図（ａ）のようにシリコン基板１上に金属配
線５までの工程を施した後、シリコン窒化膜６を２００
０人程度ゲラズマＣＶＤ法にて形成し、その上にポリイ
ミド系樹脂膜７を約２μｍＷＪ布して焼き締め、さらに
その上に無機薄膜としてチタン薄膜８を１０００〜２０
００人程度スパッタリ形成法にて堆積する。その上で、
チタン薄膜８のエツチング用にポジレジスト９を塗布し
てパターンニングする。

次いで、第５図（ｂ）のようにチタン薄膜８をドライエ
ツチングし、このドライエツチングされたチタン薄膜８
をエツチングマスクとして第５図（ｃ）のようにポリイ
ミド系樹脂膜７の等方性ドライエツチングを行ってテー
パ１０を形成する。

次に、第５図（ｄ）に示すように、さらに同一のチタン
薄膜をマスクとして異方性ドライエツチングを実施して
、ビアホール１１を形成する。その後、第５図（ｅ）の
ように、チタン薄膜８をウェットエツチングにて除去し
た後、ビアホール１１直下のシリコン窒化膜６を異方性
ドライエツチングにて除去することでビアホールが形成
される。

〔発明が解決しようとする課題〕

このような第４図または第５図に示した従来のビアホー
ルの形成方法では、次のような問題が生じている。

すなわち、第４図に示したように、ポリイミド系樹脂膜
７のエツチングマスクにポジレジスト９を用いる場合、
ポジレジスト９とポリイミド系樹脂膜７のエツチング用
の選択比が１．０以下であるために、等方性ドライエツ
チングによってポジレジスト９の開口が広げられること
になり、このため等方性エツチングと異方性ドライエツ
チングの各ドライエツチングを一つのポジレジスト９を
マスクとしてし行うことができず、フォトリソグラフィ
工程が２回必要となる。このため、工期が長くなる上に
、両フォトリソグラフイエ程間の目合わせ露光時の目ズ
レも考慮しなければならないという問題がある。

また、第５図に示したように、チタン薄膜８のような無
機薄膜をエツチングマスクに用いる場合は、ポリイミド
系樹脂膜７中に吸着されている水分が無機薄膜（今回の
例ではチタンｆｌｌｉ１８）に抑えられてポリイミド系
樹脂膜７表面から放出できず、僅かに開孔したビアホー
ル１１に集中するため、孤立したビアホールパターンと
集中したビアホールパターン間のエツチングレートにパ
ターン効果が発生してエツチングレートが大きく変わり
、各ビアホールを高精度に形成することが難しいという
問題がある。

本発明の目的は、これらの問題を解消し、１回のフォト
リソグラフィ工程で所望のビアホールを高精度に開設す
ることを可能とした半導体装置の製造方法を提供するこ
とにある。

〔課題を解決するための手段〕 本発明の製造方法は、半導体基板上に形成した配線上に
第１層間絶縁膜としてのポリイミド系樹脂膜を塗布しか
つ焼き締める工程と、この上に第２層間絶縁膜としての
ポリイミド系樹脂膜を塗布しかつ前記第１層間絶縁膜と
は異なる条件で焼き締める工程と、前記第１および第２
の層間絶縁膜を１回のフォトリソグラフィ工程で等方性
および異方性エツチングし、これらの絶縁膜にわたって
上縁にテーパの付いたビアホールを開設する工程とを含
んでいる。

この場合、第２層間絶縁膜を形成するポリイミド系樹脂
膜は、ビアホールの開設工程で使用するポジレジストの
現像と同時に容易にエツチングされる程度の温度および
時間で焼き締めることが必要とされる。

〔作用］ 本発明方法によれば、上層のポリイミド系樹脂膜は、フ
ォトリソグラフィ工程の現像時に現像液によってエツチ
ングされてテーパが形成されるため、その後のエツチン
グ工程でビアホールを開設することで、上縁にテーパの
あるビアホールを１回のフォトリソグラフィ工程で完成
することが可能となる。

〔実施例〕

次に、本発明を図面を参照して説明する。

第１図は本発明の第一の実施例の半導体装置の製造方法
の各工程の基板断面図である。

先ず、第１図（ａ）のように、シリコン基板１上にフィ
ールド酸化膜やゲート酸化膜を構成するシリコン熱酸化
膜２と、ゲート電極や配線を構成する多結晶シリコン膜
３を形成し、ボロン・リンガラス膜４でこれらを被覆し
た後、コンタクトホールを開設し、金属配線５を形成す
る。そして、この上に第１層ポリイミド系樹脂膜７ａを
約１μｍ塗布し、４００℃程度の温度で３０分以上焼き
締める。次に、この上に第２層ポリイミド系樹脂膜７ｂ
を約１ａｍ塗布し、１６０℃位の温度で４０分程度焼き
締める。

次いで、第１図（ｂ）のようにポジレジスト９を約２．
５μｍ塗布してフォトリソグラフィ工程を経てポジレジ
スト９にビアホールパターンを形成する。この時、同時
に第２層ポリイミド系樹脂膜７ｂは現像液により等方性
ウェットエツチングされ、テーパ１０を形成する。

その後、第１図（Ｃ）のようにビアホールパターンが形
成されたポジレジスト９をエツチングマスクとして第１
層ポリイミド系樹脂膜７ａを異方性ドライエツチングし
てビアホール１１を開孔する。

しかる後、第１図（ｄ）のようにポジレジスト９を剥離
し、その後、再度４００°Ｃで３０分以上の焼き締めを
実施することで上縁がテーバ状をしたビアホールが完成
される。

なお、第２層ポリイミド系樹脂膜７ｂの異方性ドライエ
ツチングは、酸素および弗化物の混合ガスを用いること
で容易に行なうことができる。また、ポジレジスト９の
剥離はドライエツチング中に硬化した表面を酸素プラズ
マで軽く除去した後、フェノール酸を成分とした一般的
剥離液を用いて剥離温度を９０°Ｃ以下の低温で行えば
、第２層ポリイミド系樹脂膜７ｂの剥離液によるエツチ
ングを極力抑えることができる。

さらに、第２層ポリイミド系樹脂膜７ｂの現像液による
等方性ウェットエツチングを、第１層ポリイミド系樹脂
膜７ａで深さ方向がエツチングストップされるまで行っ
ているが、これは焼き締め時の温度および時間を適正に
選択することで、第２層ポリイミド系樹脂膜７ｂの膜中
で停止するような条件の選定もできる。

この場合、焼き締め条件としては、１３０°Ｃ以下では
第２層ポリイミド系樹脂膜７ｂのウェットエツチングレ
ートが極端に速すぎてポジレジスト９のリフトオフが発
生し、また２００°Ｃ以上ではウェットエツチングレー
ト′、０でテーパの形成ができないので、この間の温度
で時間との組合わせによりウェットエツチング量をコン
トロールしなければならない。

本発明の第２の実施例を第２図を用いて説明する。

先ず、第２図（ａ）のように、シリコン基板１に金属配
線５までの工程を施したのち、第−層ポリイミド系樹脂
膜７ａを約１．２μｍｌ布し、４００°Ｃ程度の温度で
３０分以上焼き締める。次に、この上に第２層ポリイミ
ド系樹脂膜７ｂを約１．ｃｚｍ塗布し、１６０°Ｃ位の
温度で４０分程度焼き締める。

次いで、第２図（ｂ）のように、ポジレジスト９を約１
μｍ塗布１布してフォトリソグラフィ工程を経てポジレ
ジスト９にビアホールパターンを形成する。この時、同
時に第２層ポリイミド系樹脂膜７ｂも現像液により等方
性ウェットエツチングされ、テーパ１０を形成する。

その後、第２図（Ｃ）のように、ビアホールパターンが
形成されたポジレジスト９をエツチングマスクとして第
１層ポリイミド系樹脂膜７ａの異方性ドライエツチング
を開始し、エツチングマスクとしてのポジレジスト９が
完全になくなるまでエツチングを行った後、４００°Ｃ
の温度で３０分以上の焼き締めを行う。

この異方性ドライエツチングの状況を第３図に示す、す
なわち、第３図（ａ）のように、ポジレジスト９をマス
クに、第２層ポリイミド系樹脂膜７ｂを現像液によりエ
ツチングしてテーパ１０を形成した後、そのまま異方性
エツチングすることで、第３図（ｂ）のように、ポジレ
ジスト９の厚さが徐々に低減され、同時に第１層ポリイ
ミド系樹脂膜７ａが異方性エツチングされる。そして、
第３図（Ｃ）のように、ポジレジスト９が完全になくな
った後もエツチングを進行することで、ビアホール１１
が完成される。

この場合、ポジレジスト９が無くなった後には、第２層
ポリイミド′系樹脂膜７ｂ表面のエツチングも進行して
その厚さが薄くなるが、第１層ポリイミド系樹脂膜７ａ
の塗布膜厚を予め厚くしておくことで、層間膜の全体厚
さを所要厚さに確保でき、寄生容量の増大は抑制できる
。

この第２の実施例では、ポジレジスト９の剥離工程を必
要とせず、その分第１の実施例よりもプロセス的に簡単
になっている。

〔発明の効果〕

以上説明したように本発明は、層間絶縁膜としてのポリ
イミド系樹脂膜を二層構造とし、上層のポリイミド系樹
脂膜の塗布後の焼き締めを、フォトリソグラフィ工程の
現像時に現像液によってエツチングされる程度の温度と
時間で行うので、ポリイミド系樹脂膜に１回のフォトリ
ソグラフィ工程を施すだけで上縁にテーパのあるビアホ
ールを開設することができ、しかもテーパとビアホール
間の目ずれを解消し、かつパターン効果による寸法誤差
等を解消することができる。

【図面の簡単な説明】

第１図（ａ）ないしくｄ）は本発明の製造方法の第１実
施例を製造工程順に示す断面図、第２図（ａ）ないしく
ｃ）は本発明の第２実施例を製造工程順に示す断面図、
第３図（ａ）ないしくＣ）は第２実施例の工程一部を詳
細に示す断面図、第４図（ａ）ないしくｅ）および第５
図（ａ）ないしくｅ）はそれぞれ異なる従来の製造方法
を工程順に示す断面図である。 １・・・シリコン基板、２・・・シリコン熱酸化膜、３
・・・多結晶シリコン膜、４・・・ボロン・リンガラス
膜、訃・・金属配線、６・・・シリコン窒化膜、７・・
・ポリイミド系樹脂膜、７ａ・・・第−層ポリイミド系
樹脂膜、７ｂ・・・第二層ポリイミド膜、８・・・チタ
ン薄膜、９・・・ポジレジスト、１０・・・テーパ、１
１・・・ビアホール。 第２図 第４図 城 Φ　　　　　ｉｆ’）　　　　　　” 綜

Claims (1)

1. 【特許請求の範囲】 １、半導体基板上に形成した配線上に第１層間絶縁膜と
   してのポリイミド系樹脂膜を塗布しかつ焼き締める工程
   と、この上に第２層間絶縁膜としてのポリイミド系樹脂
   膜を塗布しかつ前記第１層間絶縁膜とは異なる条件で焼
   き締める工程と、前記第１および第２の層間絶縁膜を１
   回のフォトリソグラフィ工程で等方性および異方性エッ
   チングし、これらの絶縁膜にわたって上縁にテーパの付
   いたビアホールを開設する工程とを含むことを特徴とす
   る半導体装置の製造方法。 ２、第２層間絶縁膜を形成するポリイミド系樹脂膜は、
   ビアホールの開設工程で使用するポジレジストの現像と
   同時に容易にエッチングされる程度の温度および時間で
   焼き締めてなる特許請求の範囲第１項記載の半導体装置
   の製造方法。