JPH02142162A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH02142162A JPH02142162A JP29667488A JP29667488A JPH02142162A JP H02142162 A JPH02142162 A JP H02142162A JP 29667488 A JP29667488 A JP 29667488A JP 29667488 A JP29667488 A JP 29667488A JP H02142162 A JPH02142162 A JP H02142162A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- layer
- polyimide
- cvd oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000010410 layer Substances 0.000 claims abstract description 36
- 238000000576 coating method Methods 0.000 claims abstract description 20
- 239000011248 coating agent Substances 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 4
- 239000011229 interlayer Substances 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 abstract description 18
- 239000004642 Polyimide Substances 0.000 abstract description 16
- 239000002904 solvent Substances 0.000 abstract description 8
- 238000004544 sputter deposition Methods 0.000 abstract description 7
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract description 4
- 238000000059 patterning Methods 0.000 abstract 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000003960 organic solvent Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- POAOYUHQDCAZBD-UHFFFAOYSA-N 2-butoxyethanol Chemical compound CCCCOCCO POAOYUHQDCAZBD-UHFFFAOYSA-N 0.000 description 1
- SECXISVLQFMRJM-UHFFFAOYSA-N N-Methylpyrrolidone Chemical compound CN1CCCC1=O SECXISVLQFMRJM-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は配線の接続に関し特に金属アルミニウム配線間
の接続に関する。
の接続に関する。
従来の多層配線を有する半導体装置においては、配線層
の平坦化を図るために絶縁塗布膜を用いて配線層の少な
くとも周囲を被覆している。たとえば、アルミニウムの
（Ａ７）配線間の接続は第３図に示すように第１層Ａｆ
ｌ配線３を形成した後ＣＶＤ法により酸化膜４を被着し
、塗布膜としてスピンコードで形成したポリイミド膜５
を被着して、下地段差を緩和した後、第２層配線の接続
の為のコンタクト穴６を開孔して、第２層配線のＡｌ１
をスパッタ法等で被着して所望の形状にパターニングし
ていた。
の平坦化を図るために絶縁塗布膜を用いて配線層の少な
くとも周囲を被覆している。たとえば、アルミニウムの
（Ａ７）配線間の接続は第３図に示すように第１層Ａｆ
ｌ配線３を形成した後ＣＶＤ法により酸化膜４を被着し
、塗布膜としてスピンコードで形成したポリイミド膜５
を被着して、下地段差を緩和した後、第２層配線の接続
の為のコンタクト穴６を開孔して、第２層配線のＡｌ１
をスパッタ法等で被着して所望の形状にパターニングし
ていた。
上述した従来のＡｕ配線間の接続部では２層目のＡ６７
をスパッタ被着する時に層間膜であるポリイミド層５が
露出している。このポリイミド層はスピンコードにより
被着する場合、−殻内にはｎ−メチル・ピロリドン等の
有機溶剤に溶がした状態で被着し、その後熱処理により
溶媒を飛ばしてポリイミド層を形成する。しかし下層に
第１層目のＡｆｆｌ配線１０３が存在する為、３００℃
〜４００℃程度の熱処理しか施すことが出来ない為、溶
媒のごく一部がポリイミド膜中に残ってしまう。この溶
媒が２層目Ａｎをスパッタ８で被着する時基板に加わる
熱によって第４図に示すように気体９となって発生し、
第１層Ａ、ｆｆと第２層Ａβの界面に絶縁膜１０を形成
してしまうコンタクト導通不良を起こしてしまうという
欠点がある。
をスパッタ被着する時に層間膜であるポリイミド層５が
露出している。このポリイミド層はスピンコードにより
被着する場合、−殻内にはｎ−メチル・ピロリドン等の
有機溶剤に溶がした状態で被着し、その後熱処理により
溶媒を飛ばしてポリイミド層を形成する。しかし下層に
第１層目のＡｆｆｌ配線１０３が存在する為、３００℃
〜４００℃程度の熱処理しか施すことが出来ない為、溶
媒のごく一部がポリイミド膜中に残ってしまう。この溶
媒が２層目Ａｎをスパッタ８で被着する時基板に加わる
熱によって第４図に示すように気体９となって発生し、
第１層Ａ、ｆｆと第２層Ａβの界面に絶縁膜１０を形成
してしまうコンタクト導通不良を起こしてしまうという
欠点がある。
本発明の目的は、上記欠点を除去し、良好な配線間コン
タクトを実現する配線接続構造とその製造方法を提供す
るものである。
タクトを実現する配線接続構造とその製造方法を提供す
るものである。
〔課題を解決するための手段〕
本発明の半導体装置は、絶縁塗布膜を平坦化材料に用い
る半導体装置において配線層間に塗布形成される絶縁塗
布膜がＣＶＤ酸化膜等の化学成長法で形成された絶縁膜
で覆われていることを特徴とする。このような構成によ
り配線層間の接続が行われる開孔部において絶縁塗布膜
は露出せず配線の良好な接続が得られる。
る半導体装置において配線層間に塗布形成される絶縁塗
布膜がＣＶＤ酸化膜等の化学成長法で形成された絶縁膜
で覆われていることを特徴とする。このような構成によ
り配線層間の接続が行われる開孔部において絶縁塗布膜
は露出せず配線の良好な接続が得られる。
以下本明細書中では有機溶剤を溶媒として塗布される絶
縁膜を絶縁塗布膜と記し、この絶縁塗布膜を覆う化学成
長法で形成される絶縁膜としてＣＶＤ酸化膜例に説明す
る。
縁膜を絶縁塗布膜と記し、この絶縁塗布膜を覆う化学成
長法で形成される絶縁膜としてＣＶＤ酸化膜例に説明す
る。
また、本発明の半導体装置の製造方法は、半導体基板上
に第１層の配線を形成する工程と、該基板上に第１の絶
縁膜を形成する工程と、該第１の絶縁膜上に絶縁膜を塗
布形成する工程と、該塗布膜上に第２の絶縁膜を形成す
る工程と、該第２の絶縁膜、塗布間および第１の絶縁膜
を開孔し、第１層の配線を露出させる工程と、全面に第
３の絶縁膜を形成する工程と、前記開孔部側面以外の第
３絶縁膜をエツチング除去する工程と、該開孔部を埋め
て第２層の配線を形成する工程とを含んでいる。このよ
うな製造方法により第２層の配線の形成時に開孔部には
絶縁塗布膜が露出せず、良好な接続を有する接続部を形
成できる。
に第１層の配線を形成する工程と、該基板上に第１の絶
縁膜を形成する工程と、該第１の絶縁膜上に絶縁膜を塗
布形成する工程と、該塗布膜上に第２の絶縁膜を形成す
る工程と、該第２の絶縁膜、塗布間および第１の絶縁膜
を開孔し、第１層の配線を露出させる工程と、全面に第
３の絶縁膜を形成する工程と、前記開孔部側面以外の第
３絶縁膜をエツチング除去する工程と、該開孔部を埋め
て第２層の配線を形成する工程とを含んでいる。このよ
うな製造方法により第２層の配線の形成時に開孔部には
絶縁塗布膜が露出せず、良好な接続を有する接続部を形
成できる。
次に、本発明について図面を参照して説明する。
第１図（ａ）〜（ｄ）は本発明の一実施例の製造方法の
縦断面図である。第１図（ａ）のように従来と同じ方法
により半導体基板１に下地の装置を作成した後、絶縁酸
化膜２を介して第１層目のＡβ配線３をたとえば膜厚８
，０００人形成する。その後プラズマＣＶＤ法等により
第１のＣＶＤ酸化膜４を３０００人形成し、スピンコー
ド法によりポリイミド５を厚さ１．５μｍ被着し、熱処
理を４００℃３０分行ってポリイミド５中の溶剤を飛ば
し、焼き固める。そしてプラズマＣＶＤ法により第２の
ＣＶＤ酸化膜６を３０００人形成し、フォトレジスト法
を用いて所定の位置にコンタクト穴を開孔する。次に第
１図（ｂ）のように全面にプラズマＣＶＤ法により第３
のＣＶＤ酸化膜７をたとえば１０００人〜２０００人形
成する。その後第１図（ｃ）のように第３のＣＶＤ酸化
膜７を異方性エツチングにより全面エツチングしてコン
タクト穴側面にのみ第３のＣＶＤ酸化膜７を残す。この
ようにしてポリイミド５上面は第２のＣＶＤ酸化膜６で
覆われ、コンタクト開孔部側面は第３のＣＶＤ酸化膜７
′で覆われて、ポリイミド５が露出しない構成が得られ
る。最後に第１図（ｄ）のように第２層目の、／１８を
スパッタ法で８０００人被着計重バターニングする。
縦断面図である。第１図（ａ）のように従来と同じ方法
により半導体基板１に下地の装置を作成した後、絶縁酸
化膜２を介して第１層目のＡβ配線３をたとえば膜厚８
，０００人形成する。その後プラズマＣＶＤ法等により
第１のＣＶＤ酸化膜４を３０００人形成し、スピンコー
ド法によりポリイミド５を厚さ１．５μｍ被着し、熱処
理を４００℃３０分行ってポリイミド５中の溶剤を飛ば
し、焼き固める。そしてプラズマＣＶＤ法により第２の
ＣＶＤ酸化膜６を３０００人形成し、フォトレジスト法
を用いて所定の位置にコンタクト穴を開孔する。次に第
１図（ｂ）のように全面にプラズマＣＶＤ法により第３
のＣＶＤ酸化膜７をたとえば１０００人〜２０００人形
成する。その後第１図（ｃ）のように第３のＣＶＤ酸化
膜７を異方性エツチングにより全面エツチングしてコン
タクト穴側面にのみ第３のＣＶＤ酸化膜７を残す。この
ようにしてポリイミド５上面は第２のＣＶＤ酸化膜６で
覆われ、コンタクト開孔部側面は第３のＣＶＤ酸化膜７
′で覆われて、ポリイミド５が露出しない構成が得られ
る。最後に第１図（ｄ）のように第２層目の、／１８を
スパッタ法で８０００人被着計重バターニングする。
本実施例によれば第２層目のＡＡ８をスパッタ法で被着
する際、ポリイミド５は露出していない為、ポリイミド
５から溶媒が気化してくる事がない。従って接続面に絶
縁物が形成されることもなく、良好な接続を得ることが
できる。
する際、ポリイミド５は露出していない為、ポリイミド
５から溶媒が気化してくる事がない。従って接続面に絶
縁物が形成されることもなく、良好な接続を得ることが
できる。
第２図には前述したポリイミド層のかわりに同じくスピ
ンコード法で塗布した酸化膜系塗布膜（ＳＯＧ）５’を
使用する場合を示す。このＳＯＧ膜５′もエテルアルコ
ール等の有機溶剤を溶媒としている為、前述したような
欠点をもつが、本発明により第２層目Ａβを被着する際
は、ＳＯＧ膜５は完全にＣＶＤ酸化膜７で覆われ露出し
ている部分はないので、第１図に示したような実施例と
同様の効果がある。
ンコード法で塗布した酸化膜系塗布膜（ＳＯＧ）５’を
使用する場合を示す。このＳＯＧ膜５′もエテルアルコ
ール等の有機溶剤を溶媒としている為、前述したような
欠点をもつが、本発明により第２層目Ａβを被着する際
は、ＳＯＧ膜５は完全にＣＶＤ酸化膜７で覆われ露出し
ている部分はないので、第１図に示したような実施例と
同様の効果がある。
以上説明したように本発明はポリイミド等の塗布膜系膜
を使用している層間膜の上面及びコンタクト穴側面部を
ＣＶＤ酸化膜で覆うことにより第２層目のＡＡをスパッ
タ法で被着する際に塗布膜系膜から溶媒の気体が発生す
ることを防止出来る為、良好なコンタクト接続を行なう
ことが出来るという効果がある。
を使用している層間膜の上面及びコンタクト穴側面部を
ＣＶＤ酸化膜で覆うことにより第２層目のＡＡをスパッ
タ法で被着する際に塗布膜系膜から溶媒の気体が発生す
ることを防止出来る為、良好なコンタクト接続を行なう
ことが出来るという効果がある。
ｌ・・・・・・半導体基板、２・・・・・・絶縁膜、３
，８・・・・・・アルミニウム配Ｌ４，６，７．７’・
・・・・・ＣＶＤ酸化膜、５・・・・・・ポリイミド、
５′・・・・・・酸化膜系塗布膜、１０・・・・・・絶
縁膜。
，８・・・・・・アルミニウム配Ｌ４，６，７．７’・
・・・・・ＣＶＤ酸化膜、５・・・・・・ポリイミド、
５′・・・・・・酸化膜系塗布膜、１０・・・・・・絶
縁膜。
Claims (1)
- 【特許請求の範囲】 １、絶縁塗布膜を層間絶縁膜として用いた多層配線を有
する半導体装置において、第１層配線と第２層配線間に
形成される絶縁塗布膜が化学成長法により形成される絶
縁膜で被覆されていることを特徴とする半導体装置。 ２、半導体基板上に第１の配線層を形成する工程と、該
半導体基板の全面に第１の絶縁膜を形成する工程と、該
第１の絶縁膜上に絶縁塗布膜を塗布形成する工程と、該
絶縁塗布膜上に第２の絶縁膜を形成する工程と、該第２
の絶縁膜、前記絶縁塗布膜および第１の絶縁膜に所望の
開孔部を形成し、前記第１の配線層を露出させる工程と
、全面に第３の絶縁膜を形成する工程と、前記開孔部の
側面以外の該第３の絶縁膜をエッチング除去する工程と
、少なくとも該開孔部を埋めて第２の配線層を形成する
工程とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29667488A JPH02142162A (ja) | 1988-11-22 | 1988-11-22 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29667488A JPH02142162A (ja) | 1988-11-22 | 1988-11-22 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02142162A true JPH02142162A (ja) | 1990-05-31 |
Family
ID=17836605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29667488A Pending JPH02142162A (ja) | 1988-11-22 | 1988-11-22 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02142162A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04239748A (ja) * | 1991-01-14 | 1992-08-27 | Samsung Electron Co Ltd | 半導体装置の多層配線形成方法 |
| JPH05190682A (ja) * | 1992-01-10 | 1993-07-30 | Nec Corp | 半導体装置 |
| JPH05211144A (ja) * | 1991-12-27 | 1993-08-20 | Nec Corp | 半導体装置及びその製造方法 |
| KR100333562B1 (ko) * | 1998-05-28 | 2002-04-24 | 가네꼬 히사시 | 저유전율막의 열화를 감소시킬 수 있는 반도체 장치 및 그 제조방법 |
| KR100494648B1 (ko) * | 1997-12-30 | 2005-09-30 | 주식회사 하이닉스반도체 | 스텝커버리지가향상된알루미늄증착방법 |
-
1988
- 1988-11-22 JP JP29667488A patent/JPH02142162A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04239748A (ja) * | 1991-01-14 | 1992-08-27 | Samsung Electron Co Ltd | 半導体装置の多層配線形成方法 |
| JPH05211144A (ja) * | 1991-12-27 | 1993-08-20 | Nec Corp | 半導体装置及びその製造方法 |
| JPH05190682A (ja) * | 1992-01-10 | 1993-07-30 | Nec Corp | 半導体装置 |
| KR100494648B1 (ko) * | 1997-12-30 | 2005-09-30 | 주식회사 하이닉스반도체 | 스텝커버리지가향상된알루미늄증착방법 |
| KR100333562B1 (ko) * | 1998-05-28 | 2002-04-24 | 가네꼬 히사시 | 저유전율막의 열화를 감소시킬 수 있는 반도체 장치 및 그 제조방법 |
| US6624061B2 (en) | 1998-05-28 | 2003-09-23 | Nec Electronics Corporation | Semiconductor device and method of manufacturing the same capable of reducing deterioration of low dielectric constant film |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2518435B2 (ja) | 多層配線形成法 | |
| JPS5828736B2 (ja) | 平坦な薄膜の形成方法 | |
| JPS6350860B2 (ja) | ||
| JPH02142162A (ja) | 半導体装置およびその製造方法 | |
| JPS62295437A (ja) | 多層配線形成法 | |
| JPS6373648A (ja) | 多層配線の製造方法 | |
| KR950006343B1 (ko) | 반도체 장치의 제조방법 | |
| JPH0330992B2 (ja) | ||
| JPH0435047A (ja) | 半導体装置の多層配線形成方法 | |
| JPS61222235A (ja) | 半導体装置の製造方法 | |
| JPH04165651A (ja) | 半導体装置の製造方法 | |
| JPS5932153A (ja) | 半導体装置の製造方法 | |
| JPH02156538A (ja) | 半導体装置の製造方法 | |
| JPS62115746A (ja) | 半導体集積回路装置 | |
| JPH03291936A (ja) | 半導体装置の製造方法 | |
| JP2636753B2 (ja) | 半導体装置の製造方法 | |
| JPH03149826A (ja) | 半導体装置の製造方法 | |
| JPS6197946A (ja) | 半導体装置の製造方法 | |
| JPH02237137A (ja) | 半導体装置の製造方法 | |
| JPH0319228A (ja) | 半導体集積回路装置の製造方法 | |
| JPS63226041A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6334928A (ja) | スル−ホ−ルの形成方法 | |
| JPS6134956A (ja) | 配線層の形成方法 | |
| JPS6322067B2 (ja) | ||
| JPH04326553A (ja) | 半導体装置の製造方法 |